JP2008165980A - 不揮発性メモリにおけるステアリングゲートとビットラインとのセグメンテーション - Google Patents
不揮発性メモリにおけるステアリングゲートとビットラインとのセグメンテーション Download PDFInfo
- Publication number
- JP2008165980A JP2008165980A JP2008031258A JP2008031258A JP2008165980A JP 2008165980 A JP2008165980 A JP 2008165980A JP 2008031258 A JP2008031258 A JP 2008031258A JP 2008031258 A JP2008031258 A JP 2008031258A JP 2008165980 A JP2008165980 A JP 2008165980A
- Authority
- JP
- Japan
- Prior art keywords
- lines
- steering
- memory
- segments
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/18—Bit line organisation; Bit line lay-out
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0491—Virtual ground arrays
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
- G11C16/0458—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates comprising two or more independent floating gates which store independent data
Abstract
【解決手段】ステアリングラインとビットラインとはメモリセルアレイの列に沿ってセグメント化される。1つの実施形態では、セグメントのうちの1つのステアリングラインとビットラインは、それぞれのグローバルなステアリングラインとビットラインと一度に接続される。個々のステアリングゲートセグメントに含まれるメモリセルの行数は、より少ない数のステアリングゲートセグメントを持つように個々のビットラインセグメントに含まれる行数の倍数となる。これにより、より高い電圧を処理するためにビットラインセグメント選択に使用されるトランジスタよりもこれらのトランジスタの方を大きくする必要があるため、ステアリングゲートに必要なセグメント選択用トランジスタ数の減少により少なからぬ回路領域が節減される。
【選択図】図6
Description
Claims (6)
- メモリセル・ステアリングゲートと接触してメモリセルの列に沿って延在する第1の組の平行な導電ラインと、メモリセル・ソース領域とドレイン領域と接触してメモリセルの列に沿って延在する第2の組の平行な導電ラインと、メモリセルの選択トランジスタゲートと接触してメモリセルの行に沿って延在する第3の組の平行な導電ラインとを含む、行と列で配向された不揮発性メモリセルからなるアレイにおいて、方法であって、
第1の数の行の両端にわたって個々に延在する第1の組のセグメントの上記第1の組のラインを処理して、上記行に沿うN番目毎の各セグメントの上記第1の組のラインが共通のグローバルなラインと一体に接続され、それにより、N本のグローバルなラインが各セグメントと関連づけられるようにするステップと、
メモリアレイ向けのアドレスを復号化した結果として、上記セグメントのうちの1つのセグメントの上記グローバルなラインに適当な電圧を同時に印加するステップと、
を有することを特徴とする方法。 - 上記第1の数の行に等しい第2の数の行の両端にわたって個々に延在する上記第2の組のラインをセグメントで処理するステップと、
第2の組の複数のグローバルなラインのうちの対応する1つのラインと、上記第2の組のラインの上記セグメントを選択トランジスタを介して個々に接続するステップと、
をさらに有することを特徴とする請求項1記載の方法。 - 基板上に形成されるデータメモリにおいて、
列方向に細長く、かつ、行方向に隔置された複数のビットラインであって、上記列方向および行方向が互いに直交し、上記基板に形成されるソース領域およびドレイン領域と接続されるように構成されるビットラインと、
行と列で配向された不揮発性メモリセルからなるアレイであって、上記セルが、隣接ソース拡散部とドレイン拡散部に接して配置されたフローティングゲートと、上記フローティングゲート上に配置されたステアリングゲートとを各々が備える第1と第2のメモリトランジスタと、上記第1のメモリトランジスタと第2のメモリトランジスタとの間に選択トランジスタを個々に備えるように構成されるアレイと、
上記行方向に細長く、かつ、上記列方向に隔置された複数のワード線であって、1つの行内の上記メモリセルの選択トランジスタのゲートと接続される各ワード線と、
上記列方向に細長く、かつ、上記行方向に隔置された複数のステアリングゲートラインであって、上記ステアリングゲートラインの各々が、隣接メモリセルのステアリングゲートの2つの隣接列と接続されるように構成されるステアリングゲートラインとを有し、
上記ステアリングゲートラインが、上記行に沿う第1の数の行の範囲にわたって複数のセグメントに個々に分割され、各セグメントの上記ステアリングゲートラインのN番目毎のラインが、共通のグローバルなラインと一体に接続可能であり、それによって、アドレス復号器と直接接続される各セグメントについてN本のグローバルなラインが形成されることを特徴とするデータメモリ。 - 上記ビットラインを電気的に分離して、第2の数の行を個々に含むセグメントにし、そのような1本のビットラインを対応する組のグローバルなビットラインと選択的に一度に接続するようになす手段をさらに有することを特徴とする請求項3記載のメモリ。
- 上記第1および第2の行数が等しいことを特徴とする請求項4記載のメモリ。
- Nが4に等しいことを特徴とする請求項3記載のメモリ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/871,333 US6532172B2 (en) | 2001-05-31 | 2001-05-31 | Steering gate and bit line segmentation in non-volatile memories |
US09/871,333 | 2001-05-31 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003502834A Division JP4173800B2 (ja) | 2001-05-31 | 2002-03-29 | 不揮発性メモリにおけるステアリングゲートとビットラインとのセグメンテーション |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008165980A true JP2008165980A (ja) | 2008-07-17 |
JP4750809B2 JP4750809B2 (ja) | 2011-08-17 |
Family
ID=25357217
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003502834A Expired - Lifetime JP4173800B2 (ja) | 2001-05-31 | 2002-03-29 | 不揮発性メモリにおけるステアリングゲートとビットラインとのセグメンテーション |
JP2008031258A Expired - Fee Related JP4750809B2 (ja) | 2001-05-31 | 2008-02-13 | 不揮発性メモリにおけるステアリングゲートとビットラインとのセグメンテーション |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003502834A Expired - Lifetime JP4173800B2 (ja) | 2001-05-31 | 2002-03-29 | 不揮発性メモリにおけるステアリングゲートとビットラインとのセグメンテーション |
Country Status (9)
Country | Link |
---|---|
US (1) | US6532172B2 (ja) |
EP (3) | EP1610338B1 (ja) |
JP (2) | JP4173800B2 (ja) |
KR (1) | KR100896221B1 (ja) |
CN (1) | CN1329915C (ja) |
AT (2) | ATE306711T1 (ja) |
DE (2) | DE60229076D1 (ja) |
TW (1) | TW556227B (ja) |
WO (1) | WO2002099808A1 (ja) |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7071060B1 (en) | 1996-02-28 | 2006-07-04 | Sandisk Corporation | EEPROM with split gate source side infection with sidewall spacers |
US6936887B2 (en) * | 2001-05-18 | 2005-08-30 | Sandisk Corporation | Non-volatile memory cells utilizing substrate trenches |
US6894343B2 (en) * | 2001-05-18 | 2005-05-17 | Sandisk Corporation | Floating gate memory cells utilizing substrate trenches to scale down their size |
KR100432884B1 (ko) * | 2001-08-28 | 2004-05-22 | 삼성전자주식회사 | 공유된 행 선택 구조를 갖는 불 휘발성 반도체 메모리 장치 |
US6552932B1 (en) * | 2001-09-21 | 2003-04-22 | Sandisk Corporation | Segmented metal bitlines |
US6654283B1 (en) * | 2001-12-11 | 2003-11-25 | Advanced Micro Devices Inc. | Flash memory array architecture and method of programming, erasing and reading thereof |
US6795349B2 (en) * | 2002-02-28 | 2004-09-21 | Sandisk Corporation | Method and system for efficiently reading and programming of dual cell memory elements |
US6950348B2 (en) | 2003-06-20 | 2005-09-27 | Sandisk Corporation | Source controlled operation of non-volatile memories |
US6888758B1 (en) * | 2004-01-21 | 2005-05-03 | Sandisk Corporation | Programming non-volatile memory |
US7068539B2 (en) * | 2004-01-27 | 2006-06-27 | Sandisk Corporation | Charge packet metering for coarse/fine programming of non-volatile memory |
US7139198B2 (en) * | 2004-01-27 | 2006-11-21 | Sandisk Corporation | Efficient verification for coarse/fine programming of non-volatile memory |
US7002843B2 (en) * | 2004-01-27 | 2006-02-21 | Sandisk Corporation | Variable current sinking for coarse/fine programming of non-volatile memory |
US7020026B2 (en) * | 2004-05-05 | 2006-03-28 | Sandisk Corporation | Bitline governed approach for program control of non-volatile memory |
US7023733B2 (en) * | 2004-05-05 | 2006-04-04 | Sandisk Corporation | Boosting to control programming of non-volatile memory |
US7307884B2 (en) * | 2004-06-15 | 2007-12-11 | Sandisk Corporation | Concurrent programming of non-volatile memory |
US7173859B2 (en) * | 2004-11-16 | 2007-02-06 | Sandisk Corporation | Faster programming of higher level states in multi-level cell flash memory |
US7092290B2 (en) * | 2004-11-16 | 2006-08-15 | Sandisk Corporation | High speed programming system with reduced over programming |
US7313023B2 (en) * | 2005-03-11 | 2007-12-25 | Sandisk Corporation | Partition of non-volatile memory array to reduce bit line capacitance |
US7206235B1 (en) | 2005-10-14 | 2007-04-17 | Sandisk Corporation | Apparatus for controlled programming of non-volatile memory exhibiting bit line coupling |
US7286406B2 (en) * | 2005-10-14 | 2007-10-23 | Sandisk Corporation | Method for controlled programming of non-volatile memory exhibiting bit line coupling |
US7486561B2 (en) * | 2006-06-22 | 2009-02-03 | Sandisk Corporation | Method for non-real time reprogramming of non-volatile memory to achieve tighter distribution of threshold voltages |
US7489549B2 (en) * | 2006-06-22 | 2009-02-10 | Sandisk Corporation | System for non-real time reprogramming of non-volatile memory to achieve tighter distribution of threshold voltages |
US8750041B2 (en) * | 2006-09-05 | 2014-06-10 | Semiconductor Components Industries, Llc | Scalable electrically erasable and programmable memory |
US7450426B2 (en) * | 2006-10-10 | 2008-11-11 | Sandisk Corporation | Systems utilizing variable program voltage increment values in non-volatile memory program operations |
US7474561B2 (en) * | 2006-10-10 | 2009-01-06 | Sandisk Corporation | Variable program voltage increment values in non-volatile memory program operations |
US7599224B2 (en) * | 2007-07-03 | 2009-10-06 | Sandisk Corporation | Systems for coarse/fine program verification in non-volatile memory using different reference levels for improved sensing |
US7508715B2 (en) * | 2007-07-03 | 2009-03-24 | Sandisk Corporation | Coarse/fine program verification in non-volatile memory using different reference levels for improved sensing |
US7940572B2 (en) | 2008-01-07 | 2011-05-10 | Mosaid Technologies Incorporated | NAND flash memory having multiple cell substrates |
WO2009105282A1 (en) * | 2008-02-20 | 2009-08-27 | Rambus, Inc. | Multiple interface memory with segmented i/o columns reconfigurable with respect to the interfaces |
US8130528B2 (en) | 2008-08-25 | 2012-03-06 | Sandisk 3D Llc | Memory system with sectional data lines |
US8027209B2 (en) | 2008-10-06 | 2011-09-27 | Sandisk 3D, Llc | Continuous programming of non-volatile memory |
US8279650B2 (en) | 2009-04-20 | 2012-10-02 | Sandisk 3D Llc | Memory system with data line switching scheme |
US8760957B2 (en) | 2012-03-27 | 2014-06-24 | SanDisk Technologies, Inc. | Non-volatile memory and method having a memory array with a high-speed, short bit-line portion |
KR20180001074U (ko) | 2016-10-11 | 2018-04-19 | 박상규 | 이중구조의 보온용기 |
WO2019044960A1 (ja) | 2017-08-31 | 2019-03-07 | 雪印メグミルク株式会社 | 腸内環境改善用組成物及びその製造法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002313090A (ja) * | 2001-04-13 | 2002-10-25 | Seiko Epson Corp | 不揮発性半導体記憶装置 |
JP2002334588A (ja) * | 2001-05-11 | 2002-11-22 | Seiko Epson Corp | 不揮発性半導体記憶装置のプログラム方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5095344A (en) | 1988-06-08 | 1992-03-10 | Eliyahou Harari | Highly compact eprom and flash eeprom devices |
US5343063A (en) | 1990-12-18 | 1994-08-30 | Sundisk Corporation | Dense vertical programmable read only memory cell structure and processes for making them |
US6222762B1 (en) | 1992-01-14 | 2001-04-24 | Sandisk Corporation | Multi-state memory |
US5712180A (en) * | 1992-01-14 | 1998-01-27 | Sundisk Corporation | EEPROM with split gate source side injection |
US5313421A (en) | 1992-01-14 | 1994-05-17 | Sundisk Corporation | EEPROM with split gate source side injection |
US5315541A (en) | 1992-07-24 | 1994-05-24 | Sundisk Corporation | Segmented column memory array |
US5661053A (en) | 1994-05-25 | 1997-08-26 | Sandisk Corporation | Method of making dense flash EEPROM cell array and peripheral supporting circuits formed in deposited field oxide with the use of spacers |
US5579259A (en) | 1995-05-31 | 1996-11-26 | Sandisk Corporation | Low voltage erase of a flash EEPROM system having a common erase electrode for two individually erasable sectors |
US5963465A (en) | 1997-12-12 | 1999-10-05 | Saifun Semiconductors, Ltd. | Symmetric segmented memory array architecture |
US6151248A (en) | 1999-06-30 | 2000-11-21 | Sandisk Corporation | Dual floating gate EEPROM cell array with steering gates shared by adjacent cells |
US6103573A (en) | 1999-06-30 | 2000-08-15 | Sandisk Corporation | Processing techniques for making a dual floating gate EEPROM cell array |
US6091633A (en) | 1999-08-09 | 2000-07-18 | Sandisk Corporation | Memory array architecture utilizing global bit lines shared by multiple cells |
US6512263B1 (en) | 2000-09-22 | 2003-01-28 | Sandisk Corporation | Non-volatile memory cell array having discontinuous source and drain diffusions contacted by continuous bit line conductors and methods of forming |
-
2001
- 2001-05-31 US US09/871,333 patent/US6532172B2/en not_active Expired - Lifetime
-
2002
- 2002-03-29 JP JP2003502834A patent/JP4173800B2/ja not_active Expired - Lifetime
- 2002-03-29 AT AT02715220T patent/ATE306711T1/de not_active IP Right Cessation
- 2002-03-29 AT AT05076921T patent/ATE409348T1/de not_active IP Right Cessation
- 2002-03-29 EP EP05076921A patent/EP1610338B1/en not_active Expired - Lifetime
- 2002-03-29 CN CNB028022645A patent/CN1329915C/zh not_active Expired - Lifetime
- 2002-03-29 WO PCT/US2002/009535 patent/WO2002099808A1/en active IP Right Grant
- 2002-03-29 DE DE60229076T patent/DE60229076D1/de not_active Expired - Lifetime
- 2002-03-29 KR KR1020037001363A patent/KR100896221B1/ko not_active IP Right Cessation
- 2002-03-29 EP EP08014274A patent/EP2009643A1/en not_active Withdrawn
- 2002-03-29 EP EP02715220A patent/EP1397808B3/en not_active Expired - Lifetime
- 2002-03-29 DE DE60206624T patent/DE60206624T3/de not_active Expired - Lifetime
- 2002-04-03 TW TW091106736A patent/TW556227B/zh not_active IP Right Cessation
-
2008
- 2008-02-13 JP JP2008031258A patent/JP4750809B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002313090A (ja) * | 2001-04-13 | 2002-10-25 | Seiko Epson Corp | 不揮発性半導体記憶装置 |
JP2002334588A (ja) * | 2001-05-11 | 2002-11-22 | Seiko Epson Corp | 不揮発性半導体記憶装置のプログラム方法 |
Also Published As
Publication number | Publication date |
---|---|
KR100896221B1 (ko) | 2009-05-07 |
US6532172B2 (en) | 2003-03-11 |
US20020181266A1 (en) | 2002-12-05 |
TW556227B (en) | 2003-10-01 |
EP2009643A1 (en) | 2008-12-31 |
DE60229076D1 (de) | 2008-11-06 |
DE60206624T3 (de) | 2009-07-16 |
JP4173800B2 (ja) | 2008-10-29 |
WO2002099808A1 (en) | 2002-12-12 |
CN1329915C (zh) | 2007-08-01 |
EP1397808B1 (en) | 2005-10-12 |
EP1610338A1 (en) | 2005-12-28 |
ATE306711T1 (de) | 2005-10-15 |
JP2004522249A (ja) | 2004-07-22 |
EP1397808A1 (en) | 2004-03-17 |
DE60206624D1 (de) | 2006-02-23 |
EP1610338B1 (en) | 2008-09-24 |
ATE409348T1 (de) | 2008-10-15 |
JP4750809B2 (ja) | 2011-08-17 |
KR20030020949A (ko) | 2003-03-10 |
DE60206624T2 (de) | 2006-07-13 |
CN1465072A (zh) | 2003-12-31 |
EP1397808B3 (en) | 2008-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4750809B2 (ja) | 不揮発性メモリにおけるステアリングゲートとビットラインとのセグメンテーション | |
US10109351B2 (en) | Program and read trim setting | |
US9959931B2 (en) | Programming a memory device in response to its program history | |
US6963501B2 (en) | Nonvolatile memory | |
US7450422B2 (en) | NAND architecture memory devices and operation | |
US7551467B2 (en) | Memory device architectures and operation | |
KR100323970B1 (ko) | 비휘발성메모리구조 | |
KR930000869B1 (ko) | 페이지 소거 가능한 플래쉬형 이이피롬 장치 | |
KR20130060197A (ko) | 적응형 워드라인 활성화 회로와 함께 짝수/홀수 조합 인터리브 블록 디코딩을 구비한 비휘발성 메모리 및 방법 | |
JP6929906B2 (ja) | メモリ装置におけるプログラム禁止 | |
JP2004013993A (ja) | 不揮発性半導体記憶装置およびその駆動方法 | |
KR100639827B1 (ko) | Eeprom 응용을 위한 1 트랜지스터 셀 | |
JP2004013989A (ja) | 不揮発性半導体記憶装置およびその駆動方法 | |
KR19990013057A (ko) | 단일 비트 데이터와 다중 비트 데이터를 동일한 칩에 선택적으로 저장하는 플래시 메모리 장치의 독출 및 기입 방법 | |
JP2005519419A (ja) | デュアルセル記憶要素の効率的な読み出しおよびプログラミングを行う方法およびシステム | |
US6373742B1 (en) | Two side decoding of a memory array |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100810 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101102 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110426 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110519 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4750809 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |