JP2005519419A - デュアルセル記憶要素の効率的な読み出しおよびプログラミングを行う方法およびシステム - Google Patents

デュアルセル記憶要素の効率的な読み出しおよびプログラミングを行う方法およびシステム Download PDF

Info

Publication number
JP2005519419A
JP2005519419A JP2003573647A JP2003573647A JP2005519419A JP 2005519419 A JP2005519419 A JP 2005519419A JP 2003573647 A JP2003573647 A JP 2003573647A JP 2003573647 A JP2003573647 A JP 2003573647A JP 2005519419 A JP2005519419 A JP 2005519419A
Authority
JP
Japan
Prior art keywords
memory
adjacent
cell
read
elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003573647A
Other languages
English (en)
Other versions
JP2005519419A5 (ja
Inventor
ラウル エイ． サーナ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SanDisk Corp
Original Assignee
SanDisk Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk Corp filed Critical SanDisk Corp
Publication of JP2005519419A publication Critical patent/JP2005519419A/ja
Publication of JP2005519419A5 publication Critical patent/JP2005519419A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
    • G11C16/0458—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates comprising two or more independent floating gates which store independent data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/16—Flash programming of all the cells in an array, sector or block simultaneously
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/22—Nonvolatile memory in which reading can be carried out from one memory bank or array whilst a word or sector in another bank or array is being erased or programmed simultaneously

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

デュアルセルメモリ要素の読み出しおよびプログラミング（書き込み）の密度が向上されるメモリシステム（１０）（例えばメモリカード）を提供する。本発明のある局面によれば、メモリシステム（１０）の全てのビットラインは、読み出しまたはプログラミング中に生産的に用いられえ、それにより読み出しおよび／またはプログラム動作の改良された（例えば最大限の）並列性を達成する。本メモリシステムは、典型的にはバイナリまたはマルチステートデータ記憶を行う不揮発性メモリ製品またはデバイスである。

Description

本発明は、不揮発性データ記憶のメモリシステムに関し、より具体的には高密度で読み出しおよびプログラミングを提供するメモリシステムに関する。
メモリカードは、さまざまな製品（例えば電子製品）と共に用いるためにディジタルデータを記憶するのに用いられる。典型的にはこれらメモリカードは、非常によく使われ、有用である不揮発性メモリであるが、これは電源を落とした後もデータを保持するからである。メモリカードの例は、フラッシュタイプつまりＥＥＰＲＯＭタイプのメモリセルを用いてデータを記憶するフラッシュカードである。フラッシュカードは、比較的小さいフォームファクタを有し、カメラ、ハンドヘルドコンピュータ、セットトップボックス、携帯のまたは他のオーディオプレーヤ／レコーダ（例えばＭＰ３デバイス）、および医療用モニタのような製品のためにディジタルデータを記憶するのに用いられてきた。フラッシュカードの大手供給元は、カリフォルニア州、サニーベールのサンディスク社である。
これらメモリカードは、ますます大量のデータを記憶するよう求められている。その結果、これらメモリカード内の個々の記憶要素は、効果的に複数ビットのデータを記憶するためにマルチレベルをサポートするよう開発されてきた。従来の記憶要素は、２つの状態しか記憶しないが、マルチレベルつまり高密度記憶要素は２状態より多い状態を記憶する（例えば４状態）。
メモリカードの記憶容量を増す他にも、より高いパフォーマンス動作を提供する要求が引き続いてある。つまり、メモリカードから読み出し、書き込める速度を改善する要求がある。メモリ内のメモリセルの読み出しまたはプログラミングは、ある程度、パラレルに実行されえるので、改良されたパフォーマンスは、並列性と共に実現されえる。しかし、並列性が進むということは、単にハードウェア要素が増えることだけではなく、正確なセル制御およびビットライン間干渉の管理が考慮されなければならない。しかし、並列性を増やすためには、正確なセル制御およびビットライン間干渉のようなメモリカードの多くの複雑な特性が考慮されなければならない。
よってより並列性を多くしたメモリアレイにデータを読み出したり書き込んだりするための改良されたアプローチのニーズがある。
本発明は、デュアルセルメモリ要素の読み出しおよびプログラミング（書き込み）の密度が向上されるメモリシステム（例えばメモリカード）に関する。本発明のある局面によれば、メモリシステムの全てのビットラインは、読み出しまたはプログラミング中に生産的に用いられえ、それにより読み出しおよび／またはプログラム動作の改良された（例えば最大限の）並列性（parallelism）を達成する。本メモリシステムは、典型的にはバイナリまたはマルチステートデータ記憶を行う不揮発性メモリ製品またはデバイスである。
本発明はさまざまなやりかたで実現されえる。例えば、本発明はシステム、デバイス、または方法として実現されえる。本発明のいくつかの実施形態が後述される。
不揮発性半導体メモリデバイスとして、本発明のある実施形態は、少なくとも、複数のビットライン、複数のワードライン、および複数のデュアルセル記憶要素を含む。前記デュアルセル記憶要素のそれぞれは少なくともソースデバイス、ドレインデバイスおよび選択デバイスを含む。好ましくは、前記ワードラインのうちの特定の１つに沿った３つの隣接デュアルセルメモリユニット内の全部で６つの前記ソースデバイスおよび前記ドレインデバイスのうちの２つが同時にプログラミングまたは読み出しされることが可能である。
携帯メモリカードとして、本発明のある実施形態は、少なくとも、データ記憶アレイおよびコントローラを含む。データ記憶アレイは、少なくとも複数のビットライン、複数のワードラインおよび複数のデュアルセル記憶要素を含む。デュアルセル記憶要素のそれぞれは少なくともソースデバイス、ドレインデバイス、および選択デバイスを含む。コントローラは、前記データ記憶アレイへの読み出しおよび書き込みを制御するよう動作する。ワードラインのうちの特定のものに沿った３つの隣接するメモリ要素内のソースデバイスおよびドレインデバイスのうちの２つは、同時にプログラミングまたは読み出しが可能である。
不揮発性メモリからデータを読み出しする方法として、本発明のある実施形態は、少なくとも特定のワードラインに沿って３つの隣接するメモリ要素を特定することであって、前記３つの隣接するメモリ要素のそれぞれは、ビットラインの隣接ペアの間に結合され、前記３つの隣接するメモリ要素のそれぞれは、少なくともメモリセルのペアを含む、特定すること、読み出しされるべきメモリセルを有する前記３つ隣接するメモリ要素のうちの２つのそれぞれを囲む前記ビットラインの前記隣接ペアのそれぞれの前記ビットラインの１つを低電位に結合すること、読み出し電圧を、読み出しされるべきメモリセルを有する前記３つの隣接するメモリ要素のうちの２つのそれぞれの中の読み出しされるべき前記メモリセルに結合すること、前記３つ隣接するメモリセル内の前記他のメモリセルにオーバドライブ電圧を結合すること、およびその後、読み出しされるべきメモリセルを有する前記３つの隣接するメモリ要素のうちの前記２つの中の前記２つのメモリセルのうちの１つからデータを、読み出しされるべきメモリセルを有する前記３つの隣接するメモリ要素のうちの２つのそれぞれを囲む前記ビットラインの前記隣接するペアのそれぞれの中の前記ビットラインの他のものを介して同時に読み出すことを含む。
不揮発性メモリからデータを読み出しする他の方法として、本発明のある実施形態は、少なくとも、メモリ要素のアレイ、複数のビットライン、複数のワードライン、および複数のゲート制御信号を有する不揮発性メモリを提供すること、特定のワードラインに沿って互いに隣接する第１、第２、および第３メモリ要素を特定することであって、前記第１、第２、および第３メモリ要素のそれぞれは少なくともメモリセルのペアおよび選択ゲートを含む、特定すること、前記特定のワードラインに沿って互いに隣接する第１、第２、第３、および第４ビットラインを特定することであって、前記第１メモリ要素は前記第１ビットラインおよび前記第２ビットライン間に設けられ、前記第２メモリ要素は前記第２ビットラインおよび前記第３ビットライン間に設けられ、前記第３メモリ要素は前記第３ビットラインおよび前記第４ビットライン間に設けられる、特定すること、読み出しされるべき第１メモリ要素中の第１メモリセルおよび第３メモリ要素中の第２メモリ要素を特定すること、第１ビットラインおよび第４ビットラインを低電位に結合すること、第１および第２メモリセル以外の第１、第２、および第３メモリ要素中の他のメモリセルを高電位に結合すること、特定のワードラインを第１、第２、および第３メモリ要素のそれぞれについての選択ゲートに結合すること、読み出し電圧を読み出しされるべき第１および第２メモリセルに結合すること、およびその後、第１および第２メモリセルのうちの一つから第２および第３ビットラインを介して同時にデータ読み出しすることを含む。
不揮発性メモリにデータをプログラミングする方法として、本発明のある実施形態は、少なくとも特定のワードラインに沿って３つの隣接するメモリ要素を特定することであって、前記３つの隣接するメモリ要素のそれぞれは、ビットラインの隣接ペアの間に結合され、前記３つの隣接するメモリ要素のそれぞれは、少なくともメモリセルのペアを含む、特定すること、プログラミングされるべきメモリセルを有する前記３つ隣接するメモリ要素のうちの２つのそれぞれを囲む前記ビットラインの前記隣接ペアのそれぞれの前記ビットラインの一方をプログラムレベル電位に結合すること、読み出しされるべきメモリセルを有する前記３つ隣接するメモリ要素のうちの２つのそれぞれを囲む前記ビットラインの前記隣接ペアのそれぞれの前記ビットラインの他方を低電位に結合すること、プログラムゲート電圧を、読み出しされるべきメモリセルを有する前記３つの隣接するメモリ要素のうちの２つのそれぞれの中の読み出しされるべき前記メモリセルに結合すること、 前記３つ隣接するメモリセル内の前記他のメモリセルにオーバドライブ電圧を結合すること、およびその後、プログラミングされるべきメモリセルを有する前記３つの隣接するメモリ要素のうちの前記２つの中の前記２つのメモリセルのうちの１つにデータを同時にプログラミングすることを含む。
不揮発性メモリからデータを読み出しする他の方法として、本発明のある実施形態は、少なくとも、メモリ要素のアレイ、複数のビットライン、複数のワードライン、および複数のゲート制御信号を有する不揮発性メモリを提供すること、特定のワードラインに沿って互いに隣接する第１、第２、および第３メモリ要素を特定することであって、前記第１、第２、および第３メモリ要素のそれぞれは少なくともメモリセルのペアおよび選択ゲートを含む、特定すること、前記特定のワードラインに沿って互いに隣接する第１、第２、第３、および第４ビットラインを特定することであって、前記第１メモリ要素は前記第１ビットラインおよび前記第２ビットライン間に設けられ、前記第２メモリ要素は前記第２ビットラインおよび前記第３ビットライン間に設けられ、前記第３メモリ要素は前記第３ビットラインおよび前記第４ビットライン間に設けられる、特定すること、プログラミングされるべき第１メモリ要素中の第１メモリセルおよび第３メモリ要素中の第２メモリ要素を特定すること、第１ビットラインおよび第４ビットラインをプログラムレベル電位に結合すること、第１および第２メモリセル以外の第１、第２、および第３メモリ要素中の他のメモリセルを高電位に結合すること、特定のワードラインを第１、第２、および第３メモリ要素のそれぞれについての選択ゲートに結合すること、プログラム電圧をプログラミングされるべき第１および第２メモリセルに結合すること、およびその後、第１および第２メモリセルに同時にデータをプログラミングすることを含む。
本発明の他の局面および優位性は、本発明の原理を例示的に示す添付の図面と併せれば、以下の詳細な説明から明らかになろう。
本発明は、添付の図面を参照して以下の詳細な説明によって容易に理解されよう。ここで同様の参照番号は同様の構成要素を表す。
本発明は、デュアルセルメモリ要素の読み出しおよびプログラミング（書き込み）の、密度が向上したメモリシステム（例えばメモリカード）に関する。本発明のある局面によれば、メモリシステムの全てのビットラインは、読み出しまたはプログラミング中に生産的に用いられえ、それにより読み出しおよび／またはプログラム動作の改良された（例えば最大限の）並列性（parallelism）を達成する。本メモリシステムは、典型的にはバイナリまたはマルチステートデータ記憶を行う不揮発性メモリ製品またはデバイスである。
本発明のこの局面の実施形態は、図１から６を参照して説明される。しかし当業者なら、これら図についてここで挙げた詳細な説明は例示目的であって、本発明はこれらの限られた実施形態を超えることが理解できるだろう。
図１は、本発明のある実施形態によるメモリシステム１０の機能ブロック図である。メモリシステム１０は、メモリシステム１０の動作（例えば、読み出し、消去、プログラム）を制御し、データバス１３上でホストと通信するメモリコントローラ１２を含む。またメモリシステム１０は、不揮発性データ記憶を提供するメモリアレイ１４を含む。本発明によれば、メモリアレイについての読み出しおよびプログラム動作は、読み出しまたはプログラミング中に全てのビットラインをアクティブに用いることによって最大化された並列性で実行されえる。メモリコントローラ１２は、高度な並列性でメモリアレイ１４を効率的に読み出しまたはプログラムできる。
メモリアレイ１４は、データ記憶を行うバイナリまたはマルチステートデータ記憶要素を含む。マルチステート（またはマルチレベル）データ記憶要素は、データのより高密度な記憶を行うが、それはそのようなデータ記憶要素は、２つの状態（つまりレベル）より多い状態を記憶できるからである。言い換えれば、それぞれのマルチステートデータ記憶要素は１より多いビットのデータを記憶でき、一方、それぞれのバイナリデータ記憶要素は、単一ビットのデータしか記憶できない。データ記憶要素は典型的にはブロックで構成され、これはある実施形態では最も小さい書き込みユニットである。さらにそれぞれのデータ記憶要素はデュアルセルメモリ要素であり、すなわちそれぞれのデータ記憶要素は２つのメモリセルを含む。
本発明によって提供される改良された並列性により、読み出しまたはプログラミングのユニットは、３つの隣接データ記憶要素に関する。言い換えれば、読み出しまたはプログラミングのユニットの密度は、３つの隣接メモリ要素である。それぞれのデータ記憶要素はデュアルセルデバイスなので、３つの隣接メモリ要素内には６つのメモリセルが存在する。３つの隣接メモリ要素内の６つのメモリセルのうち２つは、同時に読み出しまたはプログラミングされえる。したがって３つパスまたはフェーズで、全てのデータは、３つの隣接デュアルセルデータ記憶要素内に設けられたメモリセルのそれぞれから読み出され、またはそれぞれにプログラミングされえる。メモリアレイ１４またはそのブロック内の全ての３つの隣接データ記憶要素は、このようにして読み出しされえるので、全てのデータは、３つパスまたはフェーズで、メモリアレイ１４またはその中のブロックから読み出し、またはそれにプログラミングされえる。
センスアンプは典型的には、メモリアレイに設けられて、メモリ要素からデータを読み出しする。改良された並列性でデータを読み出すためには、一つの（１の）センスアンプが、仮想グラウンドアレイアーキテクチャ中の１．５（１・１／２）ビットライン相当について提供される。
メモリ１０は、例えば、メモリカード（プラグインカードのような）、メモリスティック、または他の半導体メモリ製品と共に用いられえる。メモリカードの例には、ＰＣカード（以前のＰＣＭＣＩＡデバイス）、フラッシュカード、フラッシュディスク、マルチメディアカード、およびＡＴＡカードが含まれる。
図２は、本発明のある実施形態によるメモリブロック２００の概略図である。図２に示されるメモリブロック２００は、データ記憶デバイスとしてデータを記憶するのに利用されるメモリアレイ（例えば図１のメモリアレイ１４）の小さな部分に関する。
メモリブロック２００は、複数のデュアルセルメモリ要素２０２を含む。図２に示されるメモリブロック２００の部分は、３つの隣接デュアルセルメモリ要素２０２を示す。デュアルセルメモリ要素２０２のそれぞれは、メモリセル（Ｃ）２０４および選択ゲート（Ｓ）２０６のペアを含む。より具体的にはデュアルセルメモリ要素２０２ー１は、メモリセル（Ｃ1）２０４−１、メモリセル（Ｃ2）２０４−２、および選択ゲート（Ｓ1）２０６−１を含む。デュアルセルメモリ要素２０２ー２は、メモリセル（Ｃ3）２０４−３、メモリセル（Ｃ4）２０４−４、および選択ゲート（Ｓ2）２０６−２を含む。デュアルセルメモリ要素２０２ー３は、メモリセル（Ｃ5）２０４−５、メモリセル（Ｃ6）２０４−６、および選択ゲート（Ｓ3）２０６−３を含む。
メモリブロック２００は、ビットライン（ＢＬ）、ワードライン（ＷＬ）、および制御信号（ＣＳ）によってメモリセル（Ｃ）に供給される電気信号を用いてデータがメモリセル（Ｃ）にプログラムされ、またはメモリセル（Ｃ）から読み出しされるのを可能にする。これら電気信号は、選択されたメモリセル（Ｃ）をプログラムし、読み出し、または絶縁するために、メモリセル（Ｃ）をバイアスするよう動作する。加えて、これ以上説明されないが、電気信号は、また以前にプログラムされたデータをメモリセル（Ｃ）から、個別に、グループ毎に、またはバルクで消去しえる。ふつう電気信号はメモリコントローラ（例えばメモリコントローラ１２）によって供給される。
図２に示されるメモリブロック２００の構成によれば、４つの隣接ビットライン（ＢＬ1〜ＢＬ4）および単一のワードライン（ＷＬ）が示される。ワードライン（ＷＬ）は、選択ゲート２０６−１、２０６−２および２０６−３の制御端子に結合する。デュアルセルメモリ要素２０２−１は、ビットラインＢＬ1およびＢＬ2の間に設けられ、それらに結合される。デュアルセルメモリ要素２０２−２は、ビットラインＢＬ2およびＢＬ3の間に設けられ、それらに結合される。デュアルセルメモリ要素２０２−３は、ビットラインＢＬ3およびＢＬ4の間に設けられ、それらに結合される。
メモリブロック２００の動作は、図２に示されるデュアルセルメモリ要素２０２−１、２０２−２、および２０２−３のような３つの隣接デュアルセルメモリ要素内で、読み出し動作は、３つの隣接デュアルセルメモリ要素２０２内で２つのメモリセル（Ｃ）を同時に読み出しできる。したがって３つのデュアルセルメモリ要素にわたって、６つのメモリセルを読み出しまたはプログラムするためには３つのパスが必要である。しかし従来は、この種のメモリ要素は、このような効率および密度で読み出しまたはプログラムされえなかった。したがって本発明によれば読み出しまたはプログラムする機能は３つのパスしか必要とせず、一方、従来は４以上のパスが必要だった。よって本発明は、読み出しおよび書き込み効率については少なくとも３３％のパフォーマンス向上をおおまかには提供する。
図３は、本発明のある実施形態によるメモリブロック３００の詳細な概略図である。メモリブロック３００は例えば、図２に示されるメモリブロック２００の詳細設計を表す。
メモリブロック３００は、図２に示されるデュアルセルメモリ要素２０２を実現するためのデュアルセルメモリ要素３０２を含む。デュアルセルメモリ要素３０２は、特定のワードライン（ＷＬ）に結合し、隣接ビットライン（ＢＬ）間に設けられる。デュアルセルメモリ３０２は、デュアルフローティングゲートセルと呼ばれえる。デュアルセルメモリ要素３０２のそれぞれは、第１フローティングゲートセル３０４、第２フローティングゲートセル３０６、および選択ゲート３０８を含む。第１フローティングゲートセル３０４、第２フローティングゲートセル３０６、および選択ゲート３０８のそれぞれは、第１、第２、および第３端子を含む。典型的には、第１および第２端子は、第１および第２チャネル端子（例えばドレインおよびソース端子）に対応し、第３端子は、制御端子（例えばゲート端子）に対応する。
デュアルセルメモリ要素３０２−１の相互接続は以下のようである。フローティングゲートセル３０４−１の第１端子は、ビットラインＢＬ1に結合され、フローティングゲートセル３０４−１の第２端子は、選択ゲート３０８ー１の第１端子に結合され、フローティングゲートセル３０４−１の第３端子は、制御信号ＣＳ1に結合される。フローティングゲートセル３０６−１の第１端子は、ビットラインＢＬ2に結合され、フローティングゲートセル３０６−１の第２端子は、選択ゲート３０８ー１の第２端子に結合され、フローティングゲートセル３０６−１の第３端子は、制御信号ＣＳ2に結合される。選択ゲート３０８−１の第３端子は、特定のワードライン（ＷＬ）に結合される。
デュアルセルメモリ要素３０２−２の相互接続は以下のようである。フローティングゲートセル３０４−２の第１端子は、ビットラインＢＬ2に結合され、フローティングゲートセル３０４−２の第２端子は、選択ゲート３０８ー２の第１端子に結合され、フローティングゲートセル３０４−２の第３端子は、制御信号ＣＳ2に結合される。フローティングゲートセル３０６−２の第１端子は、ビットラインＢＬ3に結合され、フローティングゲートセル３０６−２の第２端子は、選択ゲート３０８ー２の第２端子に結合され、フローティングゲートセル３０６−２の第３端子は、制御信号ＣＳ3に結合される。選択ゲート３０８−２の第３端子は、特定のワードライン（ＷＬ）に結合される。
デュアルセルメモリ要素３０２−３の相互接続は以下のようである。フローティングゲートセル３０４−３の第１端子は、ビットラインＢＬ3に結合され、フローティングゲートセル３０４−３の第２端子は、選択ゲート３０８ー３の第１端子に結合され、フローティングゲートセル３０４−３の第３端子は、制御信号ＣＳ3に結合される。フローティングゲートセル３０６−３の第１端子は、ビットラインＢＬ4に結合され、フローティングゲートセル３０６−３の第２端子は、選択ゲート３０８ー３の第２端子に結合され、フローティングゲートセル３０６−３の第３端子は、制御信号ＣＳ4に結合される。選択ゲート３０８−３の第３端子は、特定のワードライン（ＷＬ）に結合される。
メモリブロック３００内に設けられたデュアルセルメモリ要素の相互接続は、図３に示される３つの隣接デュアルメモリ要素３０２−１、３０２−２、および３０２−３と同様である。したがって、図３では示されないが、メモリブロック３００は、特定のワードライン（ＷＬ）だけでなく、他のワードラインに沿って同様に構成されるデュアルセルメモリ要素をさらに含むことがわかる。
図４Ａは、仮想グラウンドアレイアーキテクチャで読み出しモードに置かれた図２に示されるメモリブロック２００を表すメモリブロック４００の概略図である。メモリブロック４００によって表される具体的な読み出しモードにおいて、メモリセルＣ1およびＣ6は同時に読み出しされる。この点で、Ｃ1およびＣ6が同時に読み出しされるように与えられるメモリセル３つの隣接メモリ要素２０２−１、２０２−２、および２０２−３に印加されるバイアス電圧は、以下のようである。ワードライン（ＷＬ）がアクティブにされる。ビットラインＢＬ1およびＢＬ4はグラウンドされ、隣接メモリブロック４００と共有される。制御信号ＣＳ1およびＣＳ4は、読み出し電圧Ｖｐｇ１およびＶｐｇ６がそれぞれ与えられる。制御信号ＣＳ2およびＣＳ3は、オーバドライブ電圧（ＯＤ）が与えられる。それからデータは、メモリセルＣ1からビットラインＢＬ2を通して読み出しされ、メモリセルＣ6からビットラインＢＬ3を通して読み出しされる。これらのメモリセルＣ1およびＣ6から読み出しされているデータは、Ｄａｔａ1およびＤａｔａ6とそれぞれ呼ばれえる。データは、ビットラインに結合するそれぞれのセンスアンプによってふつう決定される。センスアンプは、ビットライン上の電流を評価し、それぞれのメモリセル内に記憶されたデータ値を検出する。上述の電圧レベルは応用例に応じて変化しえるが、ある実施形態においては、代表的な電圧レベルは以下の通り。デコーディング要件に依存してＶｐｇ＝０〜３Ｖ、ＯＤ＝ほぼ４Ｖ（Ｖｐｇより大きくなければならない）、ＢＬ＝ほぼ１Ｖ、およびＷＬはＢＬ＋Ｖth（スレッショルド電圧）より大きくはない。
図４Ｂは、メモリセルＣ1およびＣ6から同時にデータを読み出しするための読み出しモード動作中のメモリブロック４５０の概略図である。言い換えれば、図４Ｂに示されるメモリブロック４５０は、読み出しモード中の図４Ａのメモリブロック４００を表す。したがって、デュアルセルメモリ要素２０２−１は、メモリセルＣ1から記憶されたデータを読み出しするためにワードライン（ＷＬ）、ビットラインＢＬ1および制御信号ＣＳ1およびＣＳ2によって構成される。メモリセルＣ1に記憶されたデータは、ビットラインＢＬ2を通って第１センスアンプ（不図示）に流れる電流ｉ1を作るために利用され、第１センスアンプは、Ｄａｔａ1と呼ばれるメモリセルＣ1に記憶されたデータを区別または決定する。ここで選択ゲート２０６−１は、「オン」（導電状態）にバイアスされ、メモリセル２０４−２も「オン」（およびオーバドライブされた状態）にバイアスされ、それによりメモリセルＣ1２０４−１からの電流（Ｄａｔａ1に依存）は、選択ゲートＳ1２０６−１およびメモリセルＣ2２０４−２を通って流れ、ビットラインＢＬ2に結合されえる。デュアルセルメモリ要素２０２−３は、ビットラインＢＬ3を通って第２センスアンプ（不図示）に流れる電流ｉ6を作るために同様にして動作し、第２センスアンプは、Ｄａｔａ6と呼ばれるメモリセルＣ6に記憶されたデータを区別または決定する。ここで電流選択ゲート２０６−３は、「オン」（導電状態）にバイアスされ、メモリセル２０４−５も「オン」（およびオーバドライブされた状態）にバイアスされ、それによって、もしメモリセルＣ6２０４−６の状態がバイアスされ導電状態であるなら、メモリセルＣ6２０４−６からの電流は、選択ゲートＳ3２０６−３およびメモリセルＣ6２０４−６を通って流れ、ビットラインＢＬ3に結合されえる。
しかしデュアルセルメモリ要素２０２−２は、メモリセルＣ1およびＣ6が読み出しされている読み出しモードのあいだ、デュアルセルメモリ要素２０２−１をデュアルセルメモリ２０２−３から効果的に絶縁するよう動作する。ここでＢＬ2およびＢＬ3について選択ゲートＳ2２０６−２のバイアスは、選択ゲートＳ2２０６−２が「オフ」（非導電状態）（Ｓ2は高ボディバイアスを有する）であるようにされる。その結果、選択ゲートＳ2２０６−２を電流は流れない。したがって電流ｉ1およびｉ6は、デュアルセルメモリ要素２０２−２内に蓄えられているかもしれない電荷、またはそうでなければビットラインＢＬ2およびＢＬ3間でデュアルセルメモリ要素２０２−２を通って流れるかもしれない電流によって破壊されない。
したがって、３つの隣接デュアルセルメモリ要素の６つのメモリセルのうちの２つのメモリセルは、同時に読み出しされえる。さらに３つのパスまたはフェーズで、３つの隣接デュアルセルメモリ要素内の６つの全てのメモリセルが読み出しされえる。実際、３つのパスまたはフェーズで、特定のワードラインに関連付けられた全てのメモリセルが読み出しされえるが、これは６つの隣接メモリセルのうちの２つがそれぞれのパスまたはフェーズで読み出しされえるからである。
図５Ａは、プログラムモードに置かれている図２に示されるメモリブロック２００を表すメモリブロック５００の概略図である。プログラムモードは、書き込みモードとも呼ばれえる。
図５Ａに示されるプログラムモードの具体的な構成において、メモリセルＣ1およびＣ6は、同時にプログラミングされる。この点で、Ｃ1およびＣ6が同時にプログラミングされるように与えられるメモリセル３つの隣接メモリ要素２０２−１、２０２−２、および２０２−３に印加されるバイアス電圧は、以下のようである。ワードライン（ＷＬ）がアクティブにされる。ビットラインＢＬ2およびＢＬ3はグラウンド電位に結合されるか、または低電位にプルダウンされる。加えて、プログラム電圧（Ｖｐｐ）がビットラインＢＬ1およびＢＬ4上に与えられる。さらに、制御信号ＣＳ1およびＣＳ4は、プログラム電圧Ｖｐｇ１およびＶｐｇ６がそれぞれ与えられる。制御信号ＣＳ2およびＣＳ3は、オーバドライブ電圧が与えられる。このようにバイアスされたメモリセル（Ｃ）および選択ゲート（Ｓ）で、メモリブロック５００は、メモリセルＣ1およびＣ6のプログラミングのための書き込みモードに置かれる。
したがって、３つの隣接デュアルセルメモリ要素の６つのメモリセルのうちの２つのメモリセルは、同時にプログラミングされえる。したがって、３つのパスまたはフェーズで、３つの隣接デュアルセルメモリ要素内の６つの全てのメモリセルがプログラミングされえる。例えば、もし、メモリセルＣ1およびＣ6が図５Ａに示されるように、特定のワードライン（ＷＬ）が３００個のメモリセルをサポートするなら、それぞれのパスにおいて１００個のメモリセルがプログラミングされえ、３つのパスまたはフェーズの後には、全ての３００個のメモリセルがプログラミングされている。しかし場合によっては、全てのメモリセルがプログラミングされるべきであるのではない。対応するメモリセルのプログラミングは、関連するビットライン（ＢＬ）を高電位にすることによって防ぎえる。例えばもしビットラインＢＬ3がグラウンドまたは低電位の代わりにある高電位にされるなら、メモリセルＣ6はプログラミングされない。
メモリブロック５００のプログラムモードをさらに詳細に示すために、図５Ｂは、プログラムモードの動作を提供するようバイアスされたメモリブロック５２０を示す。図５Ｂに示されるメモリブロック５２０の具体的な構成において、メモリセルＣ1およびＣ6はプログラミングされるべきで、メモリセルＣ7はプログラミングされるべきではない。プログラミング密度の単位は３つの隣接デュアルセルメモリ要素についてではあるが、図５Ｂのメモリブロック５２０は、４番目のデュアルセルメモリ要素２０２−４を示し、これは実際には３つの隣接メモリ要素の次のグループ内の第１デュアルセルメモリ要素を表す。メモリセル（Ｃ）のバイアスは図５Ａと同様である。すなわち、ワードライン（ＷＬ）がアクティブにされる。ビットラインＢＬ1およびＢＬ4はプログラム電位に結合される。ビットラインＢＬ2およびＢＬ3は低電位に結合されるが、これはメモリセルＣ1およびＣ6がプログラミングされるべきだからである。しかしビットラインＢＬ5は高電位に結合され、これはメモリセルＣ7がプログラミングされるべきではないからである。加えて、制御信号ＣＳ1およびＣＳ4は、ゲート電位Ｖｐｇ１およびＶｐｇ６をそれぞれ与えられる。制御信号ＣＳ2、ＣＳ3、およびＣＳ5は、オーバドライブ電圧が与えられる。
図５Ｃは、図５Ｂに示されるメモリブロック５２０へのバイアスによって与えられるプログラムモード動作中のメモリブロック５４０を示す。メモリブロック５４０の具体的な構成において、メモリセルＣ1およびＣ6は同時にプログラムされ、メモリセルＣ7はプログラムされない。図５Ｃに示されるように、メモリセルＣ1は、電流ｉ1を用いることによってデータ値を記憶するようプログラミングされることが可能である。電流ｉ1は、メモリセルＣ1を通してビットラインＢＬ1に結合されたプログラム電圧（Ｖｐｐ）源から流れ、それによってそのフローティングゲートをプログラミングし、それから「オン」である選択ゲートＳ1を通り、また「オン」であるメモリセルＣ2を通って、それからビットラインＢＬ2に結合された低電位に流れる。同様にして、メモリセルＣ6は、電流ｉ6を用いることによってプログラミングされる。しかしメモリセルＣ7については、ビットラインＢＬ5が高電位に結合されるので、選択ゲートＳ4のためのバイアスは、選択ゲートＳ4が「オフ」であり、よって選択ゲートＳ4を通って実際には電流が流れないようになっている。したがってプログラミング電流ｉ7は、メモリセルＣ7を通って流れる。その結果、図５Ｃに示されるメモリブロック５４０の具体的な書き込みモードは、メモリセルＣ7をプログラミングするよう動作しない。
図６は、代表的なデュアルセル記憶要素６００を実現する半導体構造の断面図を示す。デュアルセル記憶要素６００は、基板６０２上に、基板６０２内に拡散されたドレイン６０４およびソース６０６と共に形成される。デュアルセル記憶要素６００は、チャネル６１１上にドレイン６０４およびソース６０６の間に形成されたフローティングゲート６０８および６１０を含む。ある実施形態において、フローティングゲート６０８および６１０は、ポリシリコンの第１レイヤと共に基板上に形成される。デュアルセル記憶要素６００はまた、フローティングゲート６０８および６１０上にそれぞれ形成されたステアリングゲート６１２および６１４を含む。ある実施形態において、ステアリングゲート６１２および６１４は、ポリシリコンの第２レイヤと共に基板上に形成される。ステアリングゲート６１２および６１４はまた制御ゲートとも呼ばれえる。さらにデュアルセル記憶要素６００は、選択ゲート６１２および６１４上に形成され、ステアリングゲート６１２および６１４だけでなく、フローティングゲート６０８および６１０の間でチャネル６１１に向かって下にさらに伸びる選択ゲート６１６を含む。
さらに本発明は、上述のメモリシステムを含む電子システムにも関する。メモリシステム（すなわちメモリカード）は、さまざまな電子製品と共に用いるのにディジタルデータを記憶するためにふつう用いられる。しばしばメモリシステムは、電子システムから取り外し可能であり、それにより記憶されたディジタルデータも携帯可能である。本発明によるメモリシステムは、比較的小さいフォームファクタを持ちえ、カメラ、ハンドヘルドまたはノートブックコンピュータ、ネットワークカード、ネットワーク機器、セットトップボックス、携帯のまたは他の小型オーディオプレーヤ／レコーダ（例えばＭＰ３デバイス）、および医療用モニタのような電子製品のためにディジタルデータを記憶するのに用いられえる。
本発明の優位性は数多い。異なる実施形態または実現例は、以下の優位性のうちの１つ以上を生じえる。本発明のある優位性は、向上したパフォーマンス（すなわち向上した並列性）でメモリアレイについて読み出しおよび／またはプログラミングが実行されえることである。本発明の他の優位性は、読み出しおよび／またはプログラミング中のビットライン間の分離が改善されることである。本発明のさらなる優位性は、寄生電流が制御され、それによって高確度な動作が可能になるので、読み出しおよび／またはプログラミング中に隣接ビットライン間の電流が実質的にゼロになりえることである。
本発明の多くの特徴および優位性は、記載から明らかであり、よって添付のクレームは、本発明の全てのそのような特徴および優位性をカバーするよう意図される。さらに、多くの改変および変更が当業者には容易になされるので、本発明は図示され記載されるのとまったく同じ構成および動作に限定されるようにみなされるべきではない。したがって全ての適切な改変および等価物は本発明の範囲内に含まれる。
本発明のある実施形態によるメモリシステムの機能ブロック図である。 本発明のある実施形態によるメモリブロックの概略図である。 本発明のある実施形態によるメモリブロックの詳細な概略図である。 読み出しモードに置かれた図２に示されたメモリブロックを表すメモリブロックの概略図である。 ２つのメモリセルからデータを同時に読み出しする読み出しモード中のメモリブロックの概略図である。 プログラムモードに置かれた図２に示されたメモリブロックを表すメモリブロックの概略図である。 プログラムモードの動作を提供するようバイアスされたメモリブロックの概略図である。 図５Ｂに示されるメモリブロックにバイアスすることによって提供されるプログラムモード中のメモリブロックの概略図である。 代表的なデュアルセル記憶要素を実現する半導体構造の断面図である。

Claims (24)

  1. 不揮発性半導体メモリデバイスであって、
    複数のビットライン、
    複数のワードライン、および
    複数のデュアルセル記憶要素であって、前記デュアルセル記憶要素のそれぞれは少なくともソースデバイス、ドレインデバイスおよび選択デバイスを含む、デュアルセル記憶要素
    を備え、
    前記ワードラインのうちの特定の１つに沿った３つの隣接デュアルセルメモリユニット内の全部で６つの前記ソースデバイスおよび前記ドレインデバイスのうちの２つが同時にプログラミングまたは読み出しされることが可能である
    不揮発性半導体メモリデバイス。
  2. 請求項１に記載の不揮発性半導体メモリデバイスであって、
    前記選択デバイスのそれぞれは前記ワードラインのうちの１つに結合し、
    前記ソースデバイスおよび前記ドレインデバイスのうちのそれぞれは、前記ビットラインのうちの１つおよび前記選択デバイスのうちの１つの間で結合する
    不揮発性半導体メモリデバイス。
  3. 請求項１に記載の不揮発性半導体メモリデバイスであって、
    前記ソースデバイスおよび前記ドレインデバイスのそれぞれはフローティングゲートを含む不揮発性半導体メモリデバイス。
  4. 請求項３に記載の不揮発性半導体メモリデバイスであって、前記選択デバイスはフローティングゲートを含まない不揮発性半導体メモリデバイス。
  5. 請求項１に記載の不揮発性半導体メモリデバイスであって、前記記憶要素はフラッシュタイプの記憶要素である不揮発性半導体メモリデバイス。
  6. 請求項１に記載の不揮発性半導体メモリデバイスであって、前記記憶要素はＥＥＰＲＯＭタイプの記憶要素である不揮発性半導体メモリデバイス。
  7. 請求項１に記載の不揮発性半導体メモリデバイスであって、前記不揮発性半導体メモリデバイスはメモリカード内に設けられる不揮発性半導体メモリデバイス。
  8. 請求項７に記載の不揮発性半導体メモリデバイスであって、前記メモリカードは携帯メモリカードであって、
    前記ビットライン、前記ワードラインおよび前記デュアルセル記憶要素は、前記携帯メモリカード内でデータ記憶アレイを形成し、
    前記携帯メモリカードはさらに、前記記憶要素に動作可能に接続されたコントローラを備え、前記コントローラは前記データ記憶アレイへの読み出しおよび書き込みを制御するよう動作する
    不揮発性半導体メモリデバイス。
  9. 請求項８に記載の携帯メモリカードであって、
    前記選択デバイスのそれぞれは、前記ワードラインのうちの１つに結合し、
    前記ソースデバイスおよび前記ドレインデバイスのうちのそれぞれは、前記ビットラインのうちの１つおよび前記選択デバイスのうちの１つの間で結合し、
    前記３つの隣接デュアルセル記憶要素は全体として前記ソースデバイスのうちの３つおよび前記ドレインデバイスのうちの３つを含む
    携帯メモリカード。
  10. 請求項８または９に記載の携帯メモリカードであって、前記データ記憶アレイは、単一の半導体チップ上に設けられる携帯メモリカード。
  11. 請求項８〜１０のいずれかに記載の携帯メモリカードであって、前記携帯メモリカードはチップ上のメモリシステムである携帯メモリカード。
  12. 不揮発性メモリからデータを読み出しする方法であって、
    特定のワードラインに沿って３つの隣接するメモリ要素を特定することであって、前記３つの隣接するメモリ要素のそれぞれは、ビットラインの隣接ペアの間に結合され、前記３つの隣接するメモリ要素のそれぞれは、少なくともメモリセルのペアを含む、特定すること、
    読み出しされるべきメモリセルを有する前記３つ隣接するメモリ要素のうちの２つのそれぞれを囲む前記ビットラインの前記隣接ペアのそれぞれの前記ビットラインの１つを低電位に結合すること、
    読み出し電圧を、読み出しされるべきメモリセルを有する前記３つの隣接するメモリ要素のうちの２つのそれぞれの中の読み出しされるべき前記メモリセルに結合すること、
    前記３つ隣接するメモリセル内の前記他のメモリセルにオーバドライブ電圧を結合すること、および
    その後、読み出しされるべきメモリセルを有する前記３つの隣接するメモリ要素のうちの前記２つの中の前記２つのメモリセルのうちの１つからデータを、読み出しされるべきメモリセルを有する前記３つの隣接するメモリ要素のうちの２つのそれぞれを囲む前記ビットラインの前記隣接するペアのそれぞれの中の前記ビットラインの他のものを介して同時に読み出すこと
    を含む方法。
  13. 請求項１２に記載の方法であって、前記読み出すことは、
    読み出しされるべきメモリセルを有する前記３つの隣接するメモリ要素のうちの２つのそれぞれを囲む前記ビットラインの前記隣接ペアのそれぞれの中の前記ビットラインの前記他のものを、センスアンプにそれぞれ結合すること、および
    読み出しされるべきメモリセルを有する前記３つの隣接するメモリ要素のうちの前記２つの中の前記２つのメモリセルのうちの１つから前記センスアンプを用いて同時にデータを読み出しすること
    を含む方法。
  14. 請求項１２または１３に記載の方法であって、前記３つの隣接するメモリ要素のうちのそれぞれはさらに少なくとも選択要素を含む方法。
  15. 請求項１４に記載の方法であって、前記方法は、
    読み出しすべきメモリセルを持たない前記３つの隣接するメモリ要素のうちの前記１つの中の前記選択要素を動作させることによって、読み出しされるべきメモリセルを有する前記３つの隣接するメモリ要素のうちの前記２つを互いに分離すること
    をさらに含む方法。
  16. 請求項１５に記載の方法であって、前記動作は、前記低電位に結合されていない前記ビットライン上に正の電圧を与える方法。
  17. 請求項１５に記載の方法であって、前記動作は、読み出しされるべきメモリセルを有する前記３つの隣接するメモリ要素のうちの２つのそれぞれを囲む前記ビットラインの前記隣接ペアのそれぞれの中の前記ビットラインの他のものを、前記選択要素が非導電になるようにする電位に結合することを含む方法。
  18. 請求項１５〜１７のいずれかに記載の方法であって、前記選択要素の前記動作は、前記特定のワードライン上の一部に基づいて制御される方法。
  19. 請求項１５〜１８のいずれかに記載の方法であって、前記低電位はグラウンドである方法。
  20. 不揮発性メモリにデータをプログラミングする方法であって、
    特定のワードラインに沿って３つの隣接するメモリ要素を特定することであって、前記３つの隣接するメモリ要素のそれぞれは、ビットラインの隣接ペアの間に結合され、前記３つの隣接するメモリ要素のそれぞれは、少なくともメモリセルのペアを含む、特定すること、
    プログラミングされるべきメモリセルを有する前記３つ隣接するメモリ要素のうちの２つのそれぞれを囲む前記ビットラインの前記隣接ペアのそれぞれの前記ビットラインの一方をプログラムレベル電位に結合すること、
    読み出しされるべきメモリセルを有する前記３つ隣接するメモリ要素のうちの２つのそれぞれを囲む前記ビットラインの前記隣接ペアのそれぞれの前記ビットラインの他方を低電位に結合すること、
    プログラムゲート電圧を、読み出しされるべきメモリセルを有する前記３つの隣接するメモリ要素のうちの２つのそれぞれの中の読み出しされるべき前記メモリセルに結合すること、
    前記３つ隣接するメモリセル内の前記他のメモリセルにオーバドライブ電圧を結合すること、および
    その後、プログラミングされるべきメモリセルを有する前記３つの隣接するメモリ要素のうちの前記２つの中の前記２つのメモリセルのうちの１つにデータを同時にプログラミングすること
    を含む方法。
  21. 請求項２０に記載の方法であって、前記３つの隣接するメモリ要素のうちのそれぞれはさらに少なくとも選択要素を含む方法。
  22. 請求項２１に記載の方法であって、前記方法は、
    プログラミングされるべきメモリセルを有さない第４の隣接するメモリ要素の中の前記選択要素を動作させることによって、前記第４隣接メモリ要素をプログラミングされることから分離すること
    をさらに含む方法。
  23. 請求項２１または２２に記載の方法であって、前記選択要素の前記動作は、部分的には前記特定のワードラインに基づいて制御される方法。
  24. 請求項２０〜２３のいずれかに記載の方法であって、前記低電位はグラウンドである方法。
JP2003573647A 2002-02-28 2003-01-27 デュアルセル記憶要素の効率的な読み出しおよびプログラミングを行う方法およびシステム Pending JP2005519419A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/087,108 US6795349B2 (en) 2002-02-28 2002-02-28 Method and system for efficiently reading and programming of dual cell memory elements
PCT/US2003/002617 WO2003075281A1 (en) 2002-02-28 2003-01-27 Method and system for efficiently reading and programming of dual cell memory elements

Publications (2)

Publication Number Publication Date
JP2005519419A true JP2005519419A (ja) 2005-06-30
JP2005519419A5 JP2005519419A5 (ja) 2006-03-16

Family

ID=27753890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003573647A Pending JP2005519419A (ja) 2002-02-28 2003-01-27 デュアルセル記憶要素の効率的な読み出しおよびプログラミングを行う方法およびシステム

Country Status (8)

Country Link
US (2) US6795349B2 (ja)
EP (1) EP1479082A1 (ja)
JP (1) JP2005519419A (ja)
KR (1) KR20040084946A (ja)
CN (1) CN1639798A (ja)
AU (1) AU2003207727A1 (ja)
TW (1) TWI296807B (ja)
WO (1) WO2003075281A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4469649B2 (ja) 2003-09-17 2010-05-26 株式会社ルネサステクノロジ 半導体フラッシュメモリ
US7180779B2 (en) * 2005-07-11 2007-02-20 Atmel Corporation Memory architecture with enhanced over-erase tolerant control gate scheme
US7787294B2 (en) * 2008-02-14 2010-08-31 Macronix International Co., Ltd. Operating method of memory
JP2010020848A (ja) * 2008-07-11 2010-01-28 Nec Electronics Corp 不揮発性半導体メモリ及びデータ読み出し方法
US9659604B1 (en) * 2015-12-07 2017-05-23 Globalfoundries Inc. Dual-bit 3-T high density MTPROM array

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5095344A (en) * 1988-06-08 1992-03-10 Eliyahou Harari Highly compact eprom and flash eeprom devices
US5258949A (en) * 1990-12-03 1993-11-02 Motorola, Inc. Nonvolatile memory with enhanced carrier generation and method for programming the same
US5343063A (en) * 1990-12-18 1994-08-30 Sundisk Corporation Dense vertical programmable read only memory cell structure and processes for making them
US5278439A (en) 1991-08-29 1994-01-11 Ma Yueh Y Self-aligned dual-bit split gate (DSG) flash EEPROM cell
JPH05211338A (ja) 1991-10-09 1993-08-20 Mitsubishi Electric Corp 不揮発性半導体装置
US6222762B1 (en) * 1992-01-14 2001-04-24 Sandisk Corporation Multi-state memory
US5313421A (en) * 1992-01-14 1994-05-17 Sundisk Corporation EEPROM with split gate source side injection
US5712180A (en) * 1992-01-14 1998-01-27 Sundisk Corporation EEPROM with split gate source side injection
US5315541A (en) * 1992-07-24 1994-05-24 Sundisk Corporation Segmented column memory array
US5661053A (en) * 1994-05-25 1997-08-26 Sandisk Corporation Method of making dense flash EEPROM cell array and peripheral supporting circuits formed in deposited field oxide with the use of spacers
US5587949A (en) * 1995-04-27 1996-12-24 National Semiconductor Corporation Method for programming an ETOX EPROM or flash memory when cells of the array are formed to store multiple bits of data
US5579259A (en) * 1995-05-31 1996-11-26 Sandisk Corporation Low voltage erase of a flash EEPROM system having a common erase electrode for two individually erasable sectors
US5576992A (en) * 1995-08-30 1996-11-19 Texas Instruments Incorporated Extended-life method for soft-programming floating-gate memory cells
US5703808A (en) * 1996-02-21 1997-12-30 Motorola, Inc. Non-volatile memory cell and method of programming
US5963465A (en) * 1997-12-12 1999-10-05 Saifun Semiconductors, Ltd. Symmetric segmented memory array architecture
US6151248A (en) * 1999-06-30 2000-11-21 Sandisk Corporation Dual floating gate EEPROM cell array with steering gates shared by adjacent cells
US6103573A (en) * 1999-06-30 2000-08-15 Sandisk Corporation Processing techniques for making a dual floating gate EEPROM cell array
US6091633A (en) 1999-08-09 2000-07-18 Sandisk Corporation Memory array architecture utilizing global bit lines shared by multiple cells
ATE389937T1 (de) * 2000-12-15 2008-04-15 Halo Lsi Design & Device Tech Schnelles programmier- und programmierverifikationsverfahren
US6531350B2 (en) * 2001-02-22 2003-03-11 Halo, Inc. Twin MONOS cell fabrication method and array organization
US6522585B2 (en) * 2001-05-25 2003-02-18 Sandisk Corporation Dual-cell soft programming for virtual-ground memory arrays
US6493269B1 (en) * 2001-05-31 2002-12-10 Sandisk Corporation Dual cell reading and writing technique
US6532172B2 (en) * 2001-05-31 2003-03-11 Sandisk Corporation Steering gate and bit line segmentation in non-volatile memories
DE60222504T2 (de) * 2001-07-06 2008-06-19 Halo Lsi Design And Device Technology Inc. Verfahren zur Herstellung von selbstjustierenden L-förmigen Seitenwand-Abstandsstücken

Also Published As

Publication number Publication date
KR20040084946A (ko) 2004-10-06
US20030161185A1 (en) 2003-08-28
EP1479082A1 (en) 2004-11-24
US20050024946A1 (en) 2005-02-03
AU2003207727A1 (en) 2003-09-16
TWI296807B (en) 2008-05-11
US6795349B2 (en) 2004-09-21
CN1639798A (zh) 2005-07-13
TW200303556A (en) 2003-09-01
WO2003075281A1 (en) 2003-09-12
US6934195B2 (en) 2005-08-23

Similar Documents

Publication Publication Date Title
JP4173800B2 (ja) 不揮発性メモリにおけるステアリングゲートとビットラインとのセグメンテーション
JP4310189B2 (ja) セグメント化されたメタルビットライン
JP3703951B2 (ja) 不揮発性半導体メモリ装置
US8065467B2 (en) Non-volatile, electrically-programmable memory
JP2006338370A (ja) メモリシステム
JPH11176178A (ja) 不揮発性半導体記憶装置およびそれを用いたｉｃメモリカード
US8767472B2 (en) Non-volatile memory apparatus and methods
CN101504864A (zh) 多级单元编程方法及集成电路装置
JP3204119B2 (ja) 不揮発性半導体メモリおよびそのデータ書込方法
JP4876522B2 (ja) 不揮発性半導体記憶装置
US20090055579A1 (en) Semiconductor memory device for simultaneously programming plurality of banks
US9224485B2 (en) Nonvolatile memory device and method of programming the same minimizing disturbance from adjacent cells
JP2005519419A (ja) デュアルセル記憶要素の効率的な読み出しおよびプログラミングを行う方法およびシステム
KR19990013057A (ko) 단일 비트 데이터와 다중 비트 데이터를 동일한 칩에 선택적으로 저장하는 플래시 메모리 장치의 독출 및 기입 방법
US8605509B2 (en) Data line management in a memory device
CN115206384A (zh) 非易失性存储器装置、其操作方法及包括其的存储器系统
US20240177787A1 (en) Architecture and method for nand memory operation
CN118098317A (zh) 存储器的操作方法、存储器、存储系统以及电子设备
CN117711466A (zh) 存储器及其操作方法、存储器系统
CN114639423A (zh) 半导体存储器装置及其操作方法
JPH11317086A (ja) 半導体記憶装置及びその記憶消去方法並びに記憶消去方法が記憶された記憶媒体

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060127

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081118

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090204

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090212

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090707