TW554387B - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device Download PDF

Info

Publication number
TW554387B
TW554387B TW90121314A TW90121314A TW554387B TW 554387 B TW554387 B TW 554387B TW 90121314 A TW90121314 A TW 90121314A TW 90121314 A TW90121314 A TW 90121314A TW 554387 B TW554387 B TW 554387B
Authority
TW
Taiwan
Prior art keywords
processing
aforementioned
manufacturing
workstation
series
Prior art date
Application number
TW90121314A
Other languages
English (en)
Inventor
Yuuki Yamate
Shuuetsu Yoshino
Toshimichi Suzuki
Naohiro Hirai
Original Assignee
Hitachi Ltd
Hitachi Hokkai Semiconductor
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Hokkai Semiconductor filed Critical Hitachi Ltd
Application granted granted Critical
Publication of TW554387B publication Critical patent/TW554387B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67236Apparatus for manufacturing or treating in a plurality of work-stations the substrates being processed being not semiconductor wafers, e.g. leadframes or chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67276Production flow monitoring, e.g. for increasing throughput
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78Apparatus for connecting with wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/859Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving monitoring, e.g. feedback loop
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • General Factory Administration (AREA)

Description

554387 A7 _____B7 五、發明説明(1 ) 技術領域 本發明係關於半導體製造技術,特別是關於適用在利 用一貫處理裝置與物流管理之半導體裝置的製造方法有效 之技術。 背景技術 在半導體裝置之生產線之形式上,主要有:各工程複 數台設置同一種類之半導體製造裝置(處理裝置),藉由 此,產生高的稼動率之生產方式的工作站形式,以及在依 序連結不同之複數的一連串的工程之一貫機器之中,連續 進行工程之流水線生產方式之流水線站形式之2種(但是 ,也有被稱爲兩者之中間的模組形式者)。 此處,關於基本上將處理裝置之配置作成工作站形式 之製造技術,例如,在特開平8 - 1 8 1 1 8 4號公報與 特開平7 - 2 3 7 0 9 5號公報中有該記載。 經濟部智慧財產局員工消費合作社印製 首先,在特開平8 - 1 8 1 1 8 4號公報中記載:將 處理裝置之配置作成工作站形式之外,以生產節拍(tact) 控制進行各處理裝置間之搬運以及處理,進而,自由地進 行各處理裝置間的搬運之生產線構成之技術。 另一方面,在特開平7 - 2 3 7 0 9 5號公報中記載 :基本上設處理裝置之配置爲工作站形式,具有設置有以 區域內搬運系統所結合之同一種類的複數的處理裝置之複 數的作業區,使各處理裝置間的產品之移動宛如有複數的 工作站般地移動之技術。 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇X297公釐) -4- 554387 A7 ______B7_ 五、發明説明(2 ) 又,在此之外,例如,在特開平1 1 — 1 4 5 〇 2 2 號公報中,記載:一連串之製造工程之中,,只將適合流水 線站之部份作爲流水線站,其以外之部份當成工作站之生 產方法,記載:組合流水線站與工作站可以有效率地進行 各處理之技術。 進而,例如,在特開平2 0 0 0 — 9 9 1 1 1號公報 中,記載:藉由比較已經開始做之產品之優先度與此後到 來之產品的優先度之絕對値比較,決定接著加工之產品之 批次管理之優先處理的生產控制技術。 但是,於前述4個公報中,關於對於優先處理品種/ 非優先處理品種之處理裝置的選擇的最適當化,或對於大 量生產品種/少量生產品種之處理裝置的選擇之最適當化 ,或工程排程之差別化,都沒有任何揭示。 進而,也沒有關於藉由載入單元之活用之流水線站裝 置(一貫處理裝置)之故障時/品種切換時之裝置改編作 業之減輕之記載。 經濟部智慧財產局員工消費合作社印製 本發明之目的在於提供:大幅縮短工程時間之半導體 裝置的製造方法。 本發明之前述以及其它的目的與新的特徵由本詳細雲兌 明書之記載以及所附圖面理應可以變得淸楚。 發明之揭示 本發明係一種由具有:依序連續進行不同之一連串的 工程之流水線處理工程;以及設置有同一種類的複數的處 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -5- 554387 A7 _____ B7_ 五、發明説明(3 ) -浬裝置,複數同時進行不同之條件的處理之工作站式處理 工程之工程所形成之半導體裝置的製造方法,以一連串之 進行流水線處理或工作站 流水線處理與工作站處理 :依序連續進行連續之不 線處理工程;以及設置有 數同時進行不同之條件的 串的製作工程所形成之半 串之製造工程之中,以某 工作站處理之其中一方或 工作站處理以進行前述一 理係使用設置有1個以上 (請先閱t背面之注意事項再填寫本頁) 製造工程之中的哪個之同一工程 處理之中的至少其中一方,組合 以進行一連串之製造工程。 進而,本發明係一種由具有 同的複數的一連串的工程之流水 同一種類的複數的處理裝置,複 處理之工作站式處理工程之一連 導體裝置的製造方法,前述一連 個之同一工程進行流水線處理或 兩者,同時,組合流水線處理與 連串的製造工程,作爲流水線處 之載入單元之一連串處理裝置。 實施發明用之最好形態 經濟部智慧財產局B工消资合作社印製 在以下之貫施形態中,在特別需要時以外,同一^或同 樣之部份的說明原則上不重覆。 又,在以下之實施形態中,方便上在1個之實施形態 中說明複數之發明,在除了特別明示之情形,不用說各步 驟在全部之發明中不一定爲必須。 進而,在以下之實施形態中,方便上在有必要時,分 割爲複數之區段或實施形態而做說明,在除了特別明示之 情形外,彼等並非互相沒有關係,一方爲另一方之一部份 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) -6 - 554387 Α7 Β7 五、發明説明(4 ) 或全部的變形例、詳細、補足說明等之關係。 又,於以下之實施形態中,在言及要素之數目等(包 含個數、數値、量、範圍等)之情形,除了特別明示之情 形以及原理上明確被限定爲特定之數目之情形等之外,並 不限定其之特定之數目,可以爲特定數目以上或以下。 進而,於以下之實施形態中,其之構成要素(包含要 素步驟等)除了特別明示之情形以及原理上被認爲明確必 須之情形等之外,不用說並非一定必須。 同樣地,在以下之實施形態中,在言及構成要素等之 形狀、位置關係等時,除了特別明示之情形以及原理上被 認爲明確必須之情形等之外,設爲包含實質上近似或類似 於該形狀等者。此關於前述數値以及範圍也相同。 以下,依據圖面詳細說明本發明之實施形態。又,於 說明實施形態用之全圖中,對具有同一機能之構件,賦予 同一之標號,省略其之重覆說明。 本實施形態係說明半導體裝置之組裝用的生產線者, 作爲前述半導體裝置之一例,可舉圖12所示之QFP ( Quad Flat Package ) 2 0,作爲此 Q F P 2 0 之生產線,說 明被稱爲圖1所示之旗艦線1之生產線。因此,於旗艦線 1中設置有對應圖1 1所示之製造製程,個別之處理裝置 (製造裝置)或處理部。 此處,旗艦線1之特徵係:藉由於該生產線之一部份 配置一貫處理裝置,組合複數的單體的處理裝置與一貫處 理裝置,在本實施形態說明之圖1以及圖5所示之生產線 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) 請 先 閱 讀、 背 ιέ 之 注‘ 意 事 項 再 馬 本 頁 經濟部智慧財產局w工消費合作社印製 554387 Α7 Β7 五、發明説明(5 ) 上,設置走3種之不同的一貫處理裝置與3種之不同的單 體的處理裝置,利用前述2種之一貫處理裝置,於其個別 進行流水線處理之同時,在藉由前述2種之一貫處理裝置 之2個的流水線處理之間,進行工作站處理。 即,3種之不同的單體的處理裝置對應個別之工程, 設置有工作站,又,2種之一貫處理裝置被設置於流水線 站。 又,所謂工作站係同一種類之複數的處理裝置被匯集 於一個地方者,爲產生高稼動率之生產方式。 另一方面,所謂流水線站係依序連續進行不同之複數 的一連串的工程之生產方式。 在圖1以及圖5所示之旗艦線1中,前述2種之一貫 處理裝置之中,一方之一貫處理裝置之第1一貫處理裝置 8係由:黏晶機5與淸潔處理部6與銲線機7所形成,連 續一貫處理(流水線處理)黏晶、淸潔處理以及銲線之裝 置。 又,另一方之一貫處理裝置之第2 —貫處理裝置1 3 係由:標印部9與切斷部1 0與測試部1 1與外觀檢查部 1 2所形成,一貫處理標印、導線切斷、測試以及外觀檢 查之裝置。 又,3種之不同的單體的處理裝置(工作站處理裝置 )係切斷裝置2、封膠裝置4以及外裝電鍍裝置3。 利用這些處理裝置,依據圖1 1所示之順序,以半導 體晶圓之切斷(步驟S 1 )、銲線(步驟S 2 )、淸潔處 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) 請 先 閲 讀、 背 ιέ 之 注·
I 寫 本 頁 經濟部智慧財產局員工消費合作杜印製 -8- 554387 A7 B7 五、發明説明(6 ) 理(步驟S 3 )、銲線(步驟S 4 )、封膠(步驟S 5 ) 、外裝電鍍(步驟S 7 )、標印(步驟S 8 )、切斷、成 形(步驟S 9 )、測試(步驟S 1 〇 )以及外觀檢查(步驟 s 1 1 )之順序進行組裝,組成圖1 2所示之Q F P 2 〇 〇 又,在本實施形態之Q F P 2 0 (主要爲窄節距型) 之組裝中,如圖1 1所示般地,在步驟S 5之封膠後,進 行只有導線架之B亞桿(dumb bar )的切斷之B亞桿切斷(步驟 S 6 ),之後,進行步驟S 7之外裝電鍍。 但是,前述啞桿切斷也可以在導線之切斷、成形工程 (步驟S 9 )中與導線切斷合倂進行。 又,本實施形態之旗艦線1如圖5所示般地,倂用既 存線4 0與其之一部份的處理裝置。 例如,切斷裝置2或外裝電鍍裝置3如圖6所示般地 ,其之處理能力與其它之處理裝置比較,大很多,而且, 處理環境可以對應複數之種類之故,其多餘部份也可以給 既存線4 0使用。 但是,封膠裝置4雖也係被設置於工作站者,但是封 膠裝置4依據其之模具的產品取得數,處理能力使用完全 之故,此處,顯示不倂用既存線4 0之情形。 又,如圖5所示般地,於既存線4 0中除了與旗艦線 1倂用之切斷裝置2以及外裝電鍍裝置3以外,設置有: 單體的封膠裝置4、單體黏晶機4 1、單體淸潔處理部 4 2、單體銲線機4 3、單體標印部4 4、單體切斷部 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 請 先 閲 讀、 背 面 之 注
I 頁 經濟部智慧財產局員工消費合作社印製 -9- 554387 A7 B7 五、發明説明(7 ) 4 5、單體測試部4 以及單體外觀檢查部4 7 經濟部智慧財產局員工消費合作社印製 又,在旗艦線1之第1 一貫處理裝置8以及第2 —貫 處理裝置1 3中,將圖6所示之各處理裝置的個別的處理 能力某種程度接近之工程彼此個別彙整爲一貫裝置。 即,如圖6所示般地,如單存組合各工程處理能力不 同之裝置,形成流水線處理用之一貫機器,以處理能力低 的裝置,此處爲銲線機7之部份決定一貫機器全體之處理 能力,無法活用處理能力高的裝置,此處爲切斷裝置2或 外裝電鍍裝置3之能力。 因此,與其它的處理裝置相比,處理能力大很多之切 斷裝置2或外裝電鍍裝置3與一貫機器分離,藉由與既存 的工作站線倂用,可以充分發揮其處理能力。 又,依據各種類所設定之模具的產品取得數,處理能 力有高低之封膠裝置4也藉由與一貫機器分離,即使在種 類切換之情形,可以抑制在一貫機器中,工程間的處理能 力之偏差。 在藉由黏晶機5、淸潔處理部5、銲線機7所構成之 一貫機器中,藉由複數台具有處理能力低的銲線機7,可 以使各工程之處理能力一致。 因此,本實施形態之旗艦線1係一貫化能力平衡比較 同樣之處理裝置者。 此處,如就藉由旗艦線1所組裝之半導體裝置之一例 的如圖1 2所示之Q F P 2 0之構成進行說明,係由:於 主面形成有半導體積體電路之半導體晶片2 1 、與固定半 請 閲 讀- 背 之 注-
I 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -10 - 554387 A7 B7 五、發明説明(8 ) 導體晶片2 1之標籤2 2、與接合半導體晶片2 1與標籤 2 2之黏晶材2 3、與電氣地接續半導體晶片2 1之主面 的電極焊墊2 1 a與對應於其之內導線2 5之複數的金屬 的銲線2 4、以及與內導線2 5 —體接續,而且,爲外部 端子之複數的外導線2 6、與藉由封膠樹脂樹脂密封半導 體晶片2 1與銲線2 4之樹脂密封體2 7所形成,個別之 外島線2 6在樹脂密封體2 7之外部被形成彎曲狀。 接著,說明被設置於本實施形態之旗艦線1之第1 一 貫處理裝置8與第2—貫處理裝置13之詳細構成。 首先,如圖2所示般地,第1一貫處理裝置8係具備 :黏晶機5、與淸潔處理部6、與銲線機7,例如,由1 台之黏晶機5與1台之淸潔處理部6與9台之銲線機7所 形成,被處理物之導線架載於導線架搬運線1 7被搬運著 但是,銲線機7之台數並無特別限定,係因應 Q F P 2 0之外導線2 6之根數(外部端子數)而設定者 ,進而,也可以複數台設置黏晶機5與淸潔處理部6,這 些雖也因應Q F P 2 0之外導線2 6之根數而設定,但是 設爲在黏晶機5與淸潔處理部6與銲線機7中,個別之處 理能力取得平衡。 又,第1 一貫處理裝置8以短時間作爲單體機可以維 持獨立稼動之狀態爲條件。進而,導線架搬運線1 7不設 爲一體,在可能之範圍謀求方塊化,又,導線架搬運線 7配置於各銲線機7之背面側,作成可以對應銲線機7 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 請 先 閲 讀- 背 面 之 注"
I 寫 本 頁 經濟部智慧財產局員工消費合作社印製 -11 - 554387 五、發明説明(9 之台數的增減或佈置變更。 進而,對象的導線架群之搬運線的切換設爲不須調整 〇 又,在第1 一貫處理裝置8中,載入單元14係被設 置於淸潔處理部6與銲線機群之間,在由淸潔處理部6對 載入單元1 4設定導線架之際,將前述導線架放入容器之 入料彈匣(magazine ) 1 6,以入料彈匣單位設定之。 即,在黏晶機5或淸潔處理部6中,以導線架單位進 行個別之處理,在由淸潔處理部6移往載入單元1 4之際 ,將各導線架一度放入入料彈匣1 6,設定於載入單元 14。 在銲線機7中,以入料彈匣單位接受導線架,進而, 由入料彈匣1 6取出各導線架,進行銲線。 又,在第1 一貫處理裝置8中,卸載單元1 5被設置 於其之終端部之同時,進而,別的卸載單元1 5被設置於 複數的銲線機7之中的鄰接之某2台之間。 即,於第1 一貫處理裝置8包含被設置於銲線機列之 中途的卸載單元1 5,設置有複數台之卸載單元1 5,同 時,卸載單元1 5比起銲線機7之數目係其數目比較少。 又,藉由在銲線機列之中途設置卸載單元1 5,也可 以由銲線機列之中途取出導線架,將導線架送往封膠裝置 4 0 即,在本實施形態之第1 一貫處理裝置8中,於被設 置於2個地方之卸載單元1 5,可以回收被處理物之導線 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 請 先 閱 面 之 注- 意 事 項 存 t 經濟部智慧財產局員工消費合作社印製 -12- 554387 A7 B7 五、發明説明(10 ) 架。 藉由此,在黏晶機5與淸潔處理部6與銲線機7之間 可以進行生產節拍調整,進而,提局第1一貫處理裝置8 之稼動率,能夠提升生產率。 例如,如圖9 ( a )所示般地,也可以在銲線機列之 中途以入料彈匣單位搬入導線架,又,如圖9 ( b )所示 般地,也可以由銲線機列之中途以入料彈匣單位取出導線 架之故,在黏晶機5或淸潔處理部6之其一發生故障之際 ,也可以不降低第1 一貫處理裝置8之稼動率地加以對應 〇 又,黏晶機5以及淸潔處理部6之處理能力比銲線機 7還高之故,雖然也可能引起被處理物滯留於載入單元 1 4 ,即使在那之際,也可以由銲線機列之中途以入料彈 匣單位取出導線架之故,可以在此第1 一貫處理裝置8以 外之圖5所示的單體銲線機4 3等進行銲線。 經濟部智慧財產局員工消費合作社印製 因此,通常雖以藉由第1一貫處理裝置8優先處理主 力之大量生產品(主產品)或特急之產品爲佳,但是在那 之際,主產品以外之其它的產品也可以在至淸潔處理爲止 ,於第1 一貫處理裝置8處理,在淸潔處理終了後,以單 體銲線機4 3等進行銲線等。 藉由此,此第1 一貫處理裝置8也可以當成銲線機7 卓體之使用,问時,也可以g成黏晶、淸潔處理一*貫裝置 等使用。 又,如圖2所不般地,在第1 一貫處理裝置8中,設 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -13- 554387 經濟部智慧財產局員工消費合作社印製 A7 ___B7五、發明説明(11 ) 置複數的銲線機7之際,其條件爲:對於導線架搬運方向 3 8,被配置於由銲線機列之中途的卸載單元1 5起遠離 淸潔處理部6之地方的銲線機7之設置數要在被配置於淸 潔處理部6與銲線機列之中途的卸載單元1 5之間的銲線 機7之設置數以上。 本實施形態係設置有9台之銲線機7之例,被配置於 遠離淸潔處理部6之地方的銲線機7爲5台,被配置於中 途之卸載單元1 5與淸潔處理部6之間的銲線機7爲4台 ,被配置於由中途的卸載單元1 5起遠離淸潔處理部6之 地方的銲線機7之設置數多1台。 藉由此,在進行產品切換時之切換調機之際,在最終 的被處理物(導線架)通過中途的卸載單元1 5之時間點 ,可以開始前半(由載入單元1 4至中途的卸載單元1 5 之間)的4台之銲線機7的調機切換。 其結果爲:使載入單元14以及卸載單元15之設置 台數少,能夠謀求生產率的提升,可以謀求生產線之成本 降低。 又,也可以以前半(淸潔處理部6與中途之卸載單元 1 5之間)的4台與後半(中途之卸載單元1 5與終端之 卸載單元1 5之間)的5台同時銲線不同種類之被處理物 (導線架)。 進而,在第1 一貫處理裝置8中,於導線架搬運線 1 7也可以積存導線架。 接著,說明圖3所示之第2 —貫處理裝置1 3。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 一 -14- (請先閱讀背面之注意事項再填寫本頁) 554387 經 濟 部 智 慧 財 產 局 消 費 合 作 社 印 製 A7 ——_ B7___ 五、發明説明(12 ) 第2 —貫處理裝置1 3係具備:標印部9、與切斷部 1 0、與也有處理部(handler )之測試部1 1 、與外觀檢 查部1 2與卸載單元1 5,作爲流水線處理,連續一貫處 理(流水線處理)標印、切斷、測試以及外觀檢查之裝置 在圖1 3所示之本實施形態的第2 —貫處理裝置1 3 中,如圖4所示般地,於測試部1 1中,成爲可以設置2 台之測試頭之構成。 即,可以以1個之測試部1 1 (處理部)在測試時倂 用2台之測試頭(第1測試頭1 1 a與第2測試頭1 1 b )進行測試。 又,將在標印部9與切斷部1 〇之處理能力例如設定 爲每2個之Q F P爲2 · 5秒,在那之際,關於處理與外 觀檢查也設定爲可以維持與此同等之能力。 在圖3所示之第2—貫處理裝置13中,首先,以標 印部9進行標印,接著,以切斷部1 〇進行導線切斷處理 ’ 片一片化後,如圖4所不般地,將被一片一片化之被 處理物之裝置1 1 j由產品之流向1 1 i搬入測試部1 1 〇 在測試部1 1中,X印檢查被搬入收容於第1托盤( t r a y ) 1 1 c之裝置1 1 j ,選擇在圖1 2所示之樹 脂密封體2 7之表面被附上X印之裝置1 1 j,收容在第 2托盤1 i d。被附上x印之裝置1 1 j係在銲線或封膠 工程等被判定不良者,在個別之工程中被附上X印,原樣
-15- 554387 經濟部智慧財產局員工消費合作社印製 A7 _____B7__五、發明説明(13 ) 地被搬運至測試部1 1。在測試部1 1中,首先去除此不 良之裝置1 1 j,收容在第2托盤1 1 d。 之後,將沒有被附上X印之裝置1 1 j 2個2個地搬 運至第1測試頭1 1 a與第2測試頭1 1 b,在第1測試 頭1 1 a與第2測試頭1 1 b同時進行4個之裝置1 1 j 。在那之際所進行之測試例如爲Function、D C、F T等, 藉由2個之測試頭,約5秒測試4個之裝置1 1 j 。 之後,測試良品被搬運至外觀檢查部1 2,檢測標印 、導線節距、平坦度等。成爲測試不良之裝置1 i j係直 接收容在測試不良品的收容托盤之第6托盤1 1 h。 進而,完成外觀檢查之裝置1 1 j分成良品/不良品 ,良品收容在第4托盤,另一方面,不良品收容在第5托 盤。 此處,以第5托盤1 1 g與第6托盤1 1 h分開外蕾見 不良與測試不良。 又,例如,測試不良在3 %以上,外觀檢查不良在 1 %以上之產品率之情形,將成爲不良之裝置1 1 j分别』 收容在第2托盤1 1 d或第3托盤1 1 e,分別進行測j言式 或外觀檢查之再檢查以進行救濟。 又,在外觀檢查部1 2中,爲了與測試部1 1配合_ 理能力之故,以2個生產線交互取入圖像,進行裝置 1 1 j之搬運。 此處,於本實施形態之旗艦線1中,如圖1 0所示^ 地,在圖2所示之第1 一貫處理裝置8與在圖3所示之第 度適用中國國家標準(CNS ) A4規格(210X297公釐) " —--- -16- (請先閲讀背面之注意事項再填寫本頁} 衣 訂 d 554387 A7 B7 五、發明説明(14 ) 2 —貫處理裝置13中,以第1 一貫處理裝置8方面處理 能力大。 此係第1 一貫處理裝置8方面交期變動小之故。 因此,在本實施形態之旗艦線1中,如圖1 〇所示般 地,可以將主產品(例如,被大量生產之主力產品)以第 1 一貫處理裝置8以及第2 —貫處理裝置1 3之流水線處 理加以處理,與此並行,將少量種類產品藉由流水線處理 之第1 一貫處理裝置8、以及工作站處理之單體標印部 4 4、單體切斷部4 5、單體測試部4 6以及單體外觀檢 查部4 7加以處理。 又,於測試部1 1之測試中,由於測試項目的增加等 ,主產品的測試時間變長之情形,例如,也可以同時測試 8個裝置1 1 j地,增加測試頭。 在那之際,非主產品之測試時間變長之情形,也可以 不使用第2 —貫處理裝置1 3,於工作站流通被處理物等 而加以對應。 經濟部智慧財產局員工消費合作社印製 進而,於第2 —貫處理裝置1 3中,例如,標印部9 以及切斷部1 0故障之際,也可以只使用第2 —貫處理裝 置1 3之測試部1 1,反之,測試部1 1故障之際,也可 以只使用標印部9以及切斷部1 0。 如此,在本實施形態之旗艦線1中,組合第1 一貫處 理裝置8以及第2 —貫處理裝置1 3之2種的一貫處理( 流水線處理),與切斷裝置2、封膠裝置4以及外裝電鍍 裝置3之工作站處理,藉由圖1 1所示之組裝順序,組裝 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) -17- 554387 A7 B7 五、發明説明(15 ) 成圖12所示之QFP20。 接著,圖1係利用本實施形態之旗艦線1之動工支援 系統1 8,說明此動工支援系統1 8。 動工支援系統1 8係將由旗艦線1之各工程來之資訊 送往管理手段之主機電腦1 9,依據此資訊,由主機電腦 1 9將被動工之產品的指示送往各工程之處理裝置。 因此,係管理哪個產品在哪個工程處以哪個狀態,工 程內之物流被最適當化地加以管理之系統。 具體之機能爲預先進行動工之排程,接著,進行動工 之產品的指示,預告產品由前工程到來之時刻,判斷工程 之動工狀況,對前工程指示開始動工,一面觀察全部之工 程的狀況,對於最初的工程(第1工程)之晶圓載置/切 斷工程,指示半導體晶圓之投入,關於異常停滯之產品, 發行警告,進行先入、先出之管理,進行調機切換之預告 ,工程內之產品不會停滯地流動而加以管理等。 經濟部智慧財產局員工消費合作社印製 此處圖8係一貫處理裝置之中,例如在第2 —貫處理 裝置1 3發生故障之際的離線指示之例,藉由離開一貫生 產線之離線(既存生產線4 0 )的工作站處理以進行以一 貫處理被進行之處理地,由主機電腦1 9對工作站處理工 程之單體標印部4 4等之工作站處理裝置送出指示,不停 止旗艦線1地加以對應之例。 又,圖7係顯不優先一貫處理線之際的工程排程,將 優先一貫處理之指不由主機電腦1 9送往外裝電鑛裝置3 等之例。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公楚) -18- 554387 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(16 ) 圖7係將藉由旗艦線1之處理與藉由工作站生產線( 既存生產線4 0 )之處理並行被進行之情形,沿著時間以 批次單位顯示各處理之排程,在旗艦線1中,進行:切斷 處理2 8、黏晶準備2 9、藉由第1 一貫處理裝置8之第 1 一貫處理3 0 (黏晶、淸潔處理、銲線)、封膠準備 3 1、封膠處理3 2、外裝電鍍處理3 3、藉由第2 —貫 處理裝置1 3之第2 —貫處理3 4 (標印、導線切斷、測 試、外觀檢查)、搬出處理3 5以及檢查、捆包處理3 6 0 另一方面,在工作站生產線(既存生'產線4 0 )中, 雖未圖示出,係進行:切斷、黏晶、淸潔處理,之後,進 行:銲線處理3 7、封膠準備3 1、封膠處理3 2以及外 裝電鍍處理3 3。 又,旗艦線1之外裝電鍍處理3 3係顯示封膠處理 3 2等待3批次份終了,每3批次被進行之情形,但是, 在工作站生產線(既存生產線4 0 )中,外裝電鍍處理 3 3每1批次被進行。 如圖7所示般地,由旗艦線1之第1批次至第3批次 爲止之封膠處理3 2終了後,在進行由第1批次至第3批 次爲止,3批次份外裝電鍍處理3 3之際,如係原樣之狀 態,重複以工作站生產線並行處理之外裝電鍍處理3 3 ( 圖7之P點)。 因此,在旗艦線1之第3批次的封膠完了之約2小時 前,將變更工作站生產線(既存生產線4 0 )之P點的外 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) -19- 554387 A7 B7 五、發明説明(17 ) 裝電鍍處理3 3於工作站生產線之Q點的時間之指示由主 機電腦1 9對外裝電鍍裝置3進行。 (請先閱讀背面之注意事項再填寫本頁) 以下,由R點往S點之變更也同樣。 如此,在本實施形態之動作支援系統1 8中,可以優 先一貫處理,而且,不降低處理裝置之稼動時間可以進行 優先處理。 因此,關於發生插單產品等之情形,也將插單產品利 用第1一貫處理裝置8或第2—貫處理裝置13以一貫處 理優先進行等,可以同樣加以對應。 如依據圖7所示之例,藉由利用旗艦線1可以大幅縮 短在既存生產線4 0中涵蓋由黏晶〜銲線爲止之1批次份 處理之時間。 此係利用第1 一貫處理裝置8與第2 —貫處理裝置 1 3,可以省去各處理裝置間的接續之時間,同時,於第 1 一貫處理裝置8中,藉由9台之銲線機7,並行處理成 爲可能之故。 經濟部智慧財產局員工消費合作社印製 又,依據插單產品等之對應或裝置的故障等,必須變 更預先建立之排程(再排程)。 在那之際,再排程例如以擴散批次單位(組裝批次 1 0批次份)或組裝批次單位,而且在晶圓投入前或銲線 前之階段傳送指示。 又,對於如外裝電鍍裝置3般地,容易發生故障之裝 置,對於預先預測處理裝置之故障循環,進行裝置檢查之 預防保養,旗艦線1也可以對應。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) -20- 554387 A/ B7五、發明説明(18 ) 即可以預先預測各處理裝置之故障循環,由主機電腦 1 9對於各處理裝置預先傳送各處理裝置之計畫性停止與 伴隨此之離線對應指示,不降低各處理裝置之稼動率地, 可以製造半導體裝置。 因此,如依據本實施形態之旗艦線1,可以降低工程 間之產品的停滯之同時,可以大幅縮短工程時間。 即,習知的製造設備只以各單機所構成之故,於各處 理裝置設置有:載入單元1 4或卸載單元1 5,處理裝置 之價格變高,而且,需要空間,其結果爲:成本高,進而 不得不導入大型之處理裝置。 相對於此,在本實施形態之旗艦線1中,如第1 一貫 處理裝置8以及第2—貫處理裝置13般地,藉由一貫機 器化複數的處理裝置,可以降低設置於各處理裝置之載入 單元1 4或卸載單元1 5之數目之故,能夠控制設備投資 請 先 閲 讀 背 之 注 意 事 項 再 舄 本 頁 經濟部智慧財產局員工消費合作社印製 又,藉由一貫機器化,裝置全體變得緻密,空間生產 性也提升。 因此,可以實現低價隔、不太需要空間之裝置。 又,在習知的製造設備中,於各工程中,並不知道哪 個產品接著會流過來,匯集某種程度後動工,匯集後送於 下一工程,但是再利用本實施形態之旗艦線1的動工支援 系統1 8中,監視物流之狀態,管理哪個產品位於何處, 而且,在哪種狀態,適當指示動工之準備之故,藉由此, 可以時機良好地進行動工時間或種類切換以及其之調機。 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ:297公釐) -21 - 554387 A7 B7 五、發明説明(19 ) 其結果爲:可以降低工程內之產品的停滯,能夠大幅 縮短工程時間。 (請先閱讀背面之注意事項再填寫本頁) 以上,雖依據發明之實施形態具體說明基於本發明者 所完成之發明,但是本發明並不限定於前述發明之實施形 態,在不脫離其之要旨之範圍,不用說可以有種種變更之 可能。 例如,在前述實施形態中,雖說明旗艦線1與既存生 產線4 0並行處理之情形,但是也可以旗艦線1單獨稼動 〇 又,在前述實施形態中,雖說明半導體裝置爲 Q F P 2 0之情形,但是前述半導體裝置只要是藉由在前 述實施形態說明之旗艦線1而被組裝者,也可以爲 Q F P 2 0以外之其它的半導體裝置。 進而,在前述實施形態中,雖舉旗艦線1被構築於由 切斷至外觀檢查爲止之半導體製造工程之後工程之情形而 做說明,但是將各處理裝置置換爲前工程之處理裝置亦可 ,因此,旗艦線1也可以被構築在前工程。 經濟部智慧財產局員工消費合作社印製 產業上之利用可能性 如以上般地,本發明之半導體裝置的製造方法係合適 於進行一貫處理之半導體裝置之生產線,特別是合適於組 合複數之單體的處理裝置與一貫處理裝置之生產線。 圖面之簡單說明 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) -22- 554387 A7 B7 五、發明説明(20 ) 圖1 製造方法 示圖1所 ,圖3係 造的構成 測試部與 係顯示圖 的構成圖 處理能力 圖5所示 程排程圖 係顯示 之旗艦 示之旗 顯示圖 圖,圖 外觀檢 1所示 ,圖6 的大小 之旗艦 ,圖8 使用於本發明之實施形態之半導體裝置的 例之全體構成圖,圖2係顯 貫處理裝置之構造的構成圖 線之構造的 艦線之第1 1所示之旗艦 4係顯示圖3 查部與卸載機 之旗艦線與既 係比較圖5所 之一例而顯示 線之第2 —貫處理裝置之構 所示之第2—貫處理裝置的 之詳細構造之平面圖,圖5 存線之倂用線的構造之一例 示之旗艦線之各處理裝置之 之能力比較圖,圖7係顯示 線與倂用線之各工程的時間圖之一例的工 係顯示圖5所示之倂用線之離線指示時的 請 先 閲 讀 背 面 之 注 意 事 項 再 經濟部智慧財產局員工消費合作社印製 物流之一例的構成圖,圖9 ( a )、( b )係顯示圖1所 示之旗艦線之第1 一貫處理裝置之其它的使用方法之一例 的構成圖,圖1 0係顯示圖1所示之旗艦線之其它的使用 方法之一例之構成圖,圖1 1係顯示圖1所示之旗艦線之 組裝工程之一例之製造流程圖,圖1 2係顯示藉由圖1 1 所示之製造製程所組裝之Q F P之構造的一例之剖面圖。 主要元件對照表 1 旗艦線 2 切斷裝置 3 外裝電鍍裝置 4 封膠裝置 5 黏晶機 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇><297公釐) -23- 554387 A7 B7 五、發明説明(21 6 淸潔 處 理 部 7 歸線 機 8 第1 一 貫 處 理 裝 置 9 標印 部 1 〇 切 斷 部 1 1 測 試 部 1 2 外 觀 檢 查 部 1 3 第 2 一 貫 處 理 裝置 1 4 載 入 單 元 1 5 卸 載 單 元 1 6 入 料 彈 匣 1 9 主 機 電 腦 請 先 閲 背 之 注* 意 事 項 再 填 寫 本 頁 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -24-

Claims (1)

  1. 554387 煩請委員明示W年 W月b曰所提之 ^iL^v^^^fcff.^vi^^^t^lF、· 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 々、申請專利範圍 第90121314號專利申請案 中文申請專利範圍修正本 民國91年11月I3日修正 1 · 一種半導體裝置的製造方法,其係一種由具有: 依序連續進行連續之不同的複數的一連串的工程之流水線 處理工程;以及設置有同一種類的複數的處理裝置,複數 同時進行不同之條件的處理之工作站處理工程之一連串的 製造工程所形成之半導體裝置的製造方法,其特徵爲: 在前述一連串之製造工程之中,以哪個之同一工程進 行前述流水線處理或前述工作站處理之其中一方或兩者, 組合前述流水線處理與前述工作站處理以進行前述一連串 之製造工程。 2 ·如申請專利範圍第1項記載之半導體裝置的製造 方法,其中在前述流水線處理工程與前述工作站處理工程 之接續地方配置載入單元,在前述流水線處理工程與前述 工作站處理工程之間,交接被處理物之際,於前述載入單 元收容前述被處理物。 3 ·如申請專利範圍第1項記載之半導體裝置的製造 方法,其中藉由一貫處理裝置進行前述流水線處理工程之 連續的不同之複數的處理。 • 4 .如申請專利範圍第3項記載之半導體裝置的製造 方法,其中藉由前述一貫處理裝置進行黏晶與淸潔處理與 銲線之一貫處理。 本紙張尺度適用中國國家揉準(CNS ) A4規格(210X297公釐) (請先聞讀背面之注意事項再填寫本頁) 訂 554387 A8 B8 C8 D8 夂、申請專利範圍 5 ·如申請專利範圍第3項記載之半導體裝置的製造 方法,其中藉由前述一貫處理裝置進行標印與切斷與測試 與外觀檢查之一貫處理。 6 ·如申請專利範圍第1項記載之半導體裝置的製造 方法,其中於前述一連串之製造工程中,利用2種之前述 一貫處理裝置與3種之工作站處理裝置,前述2種之一貫 處理裝置之中,一方之第1 ~貫處理裝置係進行:黏晶與 淸潔處理與銲線者,另一方之第2 —貫處理裝置係進行標 印與切斷與測試與外觀檢查者之同時,前述3種之工作站 處理裝置係分別進行切斷、封膠或外裝電鍍者。 7 ·如申請專利範圍第6項記載之半導體裝置的製造 方法,其中則述桌1 一貫處理裝置之婷線機係因應前述半 導體裝置之外部端子數而改變其之設置台數。 8·—種半導體裝置的製造方法,其係一種由具有: 依序連續進行連續之不同的複數的一連串的工程之流水線 處理工程;以及設置有同一種類的複數的處理裝置,複數 同時進行不同之條件的處理之工作站處理工程之一連串的 製造工程所形成之半導體裝置的製造方法,其特徵爲: 在前述一連串之製造工程之中,以哪個之同一工程進 行前述流水線處理或前述工作站處理之其中一方或兩者, 組合前述流水線處理與前述工作站處理以進行前述一連串 之製造工程,作爲前述流水線處理,利用一貫處理裝置組 裝主產品,另一方面,在前述工作站處理中利用工作站處 理裝置,組裝少量種類產品。 本紙張尺度逋用中國國家梂準(CNS ) A4規格(210X297公釐) (請先閲·«背面之注意事項再填寫本頁) 訂 經濟部智慧財產局負工消費合作社印製 554387 A8 B8 C8 D8 夂、申請專利範圍 (請先閲讀背面之注意事項再填寫本頁) 9 · 一種半導體裝置的製造方法,其係一種由具有: 依序連續進行連續之不同的複數的一連串的工程之流水線 處理工程;以及設置有同一種類的複數的處理裝置,複數 同時進行不同之條件的處理之工作站處理工程之一連串的 製造工程所形成之半導體裝置的製造方法,其特徵爲: 在前述一連串之製造工程之中,以哪個之同一工程進 行前述流水線處理或前述工作站處理之其中一方或兩者, 組合前述流水線處理與前述工作站處理以進行前述一連串 之製造工程,作爲前述流水線處理,利用2種之一貫處理 裝置,分別進行前述流水線處理之同時,在藉由前述2種 之一貫處理裝置之前述2個之流水線處理之間進行前述工 作站處理。 1〇·—種半導體裝置的製造方法,其係一種由具有 :依序連續進行連續之不同的複數的一連串的工程之流水 線處理工程;以及設置有同一種類的複數的處理裝置,複 數同時進行不同之條件的處理之工作站處理工程之一連串 的製造工程所形成之半導體裝置的製造方法,其特徵爲: 經濟部智慧財產局員工消費合作社印製 在前述一連串之製造工程之中,以哪個之同一工程進 行前述流水線處理或前述工作站處理之其中一方或兩者, 組合前述流水線處理與前述工作站處理以進行前述一連串 之製造工程,在前述流水線處理中,利用一貫處理裝置, 進行前述流水線處理之同時,在前述半導體裝置爲插單產 品之際,利用前述一貫處理裝置優先處理前述插·單產品。 1 1 · 一種半導體裝置的製造方法,其係一種由具有 本紙張尺度適用中國國家梂準(CNS ) A4規格(210X297公釐) -3,- 經濟部智慧財1局貝工消費合作社印製 554387 A8 B8 C8 — _ D8 六、申請專利範圍 :依序連續進行連續之不同的複數的一連串的工程之流水 線處理工程;以及設置有同一種類的複數的處理裝置,複 數同時進行不同之條件的處理之工作站處理工程之一連串 的製造工程所形成之半導體裝置的製造方法,其特徵爲: 在前述一連串之製造工程之中,以哪個之同一工程進 行前述流水線處理或前述工作站處理之其中一方或兩者, 組合前述流水線處理與前述工作站處理以進行前述一連串 之製造工程,作爲前述流水線處理,利用至少設置有丨個 之載入單元之一貫處理裝置。 1 2 .如申請專利範圍第1 1項記載之半導體裝置的 製造方法,前述第1一貫處理裝置係藉由黏晶機與淸潔處 理部與銲線機所構成之同時,前述載入單元被設置於前述 淸潔處理部與前述銲線機之間,在將被處理物由前述淸潔 處理部設定於前述載入單元之際,將前述被處理物放入容 器以容器單位設定。 1 3 ·如申請專利範圍第1 1項記載之半導體裝置的 製造方法,前述第1 一貫處理裝置具有複數的銲線機與淸 潔處理部之同時,卸載單元被設置於前述複數的銲線機之 中的鄰接之某2台之間,於前述複數的銲線機中,被配置 於由前述卸載單元起遠離前述淸潔處理部之地方的銲線機 的設置激係在被配置於與前述淸潔處理部之間的銲線機之 設置數以上。 1 4 · 一種半導體裝置的製造方法,其係一種由具有 :依序連續進行連續之不同的複數的一連串的工程之流水 本紙張尺度適用中國國家揉準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁)
    -4- 554387 A8 B8 C8 D8 六、申請專利範圍 淨泉處理工程;以及設置有同一種類的複數的 數同時進行不同之條件的處理之工作站處理 白勺製造工程所形成之半導體裝置的製造方法, 在前述一連串之製造工程之中,以哪個 行前述流水線處理或前述工作站處理之其中 組合前述流水線處理與前述工作站處理以進 之製造工程,前述流水線處理係具有··進行 理與銲線之第1 一貫處理,與進行標印與切 觀檢查之第2 —貫處理,進行前述第1 一貫 賃:處理裝置的處理能力比進行前述第2 —貫 處理裝置,複 工程之一連串 其特徵爲: 之同一工程進 一方或兩者, fj 述一連串 黏晶與淸潔處 斷與測試與外 處理之 處理之 第1 一 第2 — (請先閲讀背面之注意事項再填寫本頁) 經 部 智 慧 財 產 局 貝 工 消 費 合 作 社 貫處理裝置的處理能力大。 1 5 ·如申請專利範圍第1 4項記載之半導體裝置的 製造方法,其中以前述第1 一貫處理組裝主產品,以對應 前述第1 一貫處理之工作站處理組裝少量種類產品。 16 ·—種半導體裝置的製造方法,其係一種由具有 :依序連續進行連續之不同的複數的一連串的工程之流水 線處理工程;以及設置有同一種類的複數的處理裝置,複 數同時進行不同之條件的處理之工作站處理工程之一連串 的製造工程所形成之半導體裝置的製造方法,其特徵爲: 在前述一連串之製造工程之中,以哪個之同一工程進 行前述流水線處理或前述工作站處理之其中一方或兩者, 組合前述流水線處理與前述工作站處理以進行前述一連串 之製造工程,前述流水線處理係具有:進行黏晶與淸潔處 理與銲線之第1 一貫處理,與進行標印與切斷與測試與外
    -一° P. -5 - 554387 A8 B8 C8 D8 經 部 智 慧 財 產 局 消 費 合 作 社 印 製 六、申請專利範圍 觀檢查之第2 —貫處理,於進行前述測試之測試部中,利 用複數的測試頭進行測試。 17·—種半導體裝置的製造方法,其係一種由具有 :依序連續進行連續之不同的複數的一連串的工程之流水 線處理工程;以及設置有同一種類的複數的處理裝置,複 數同時進行不同之條件的處理之工作站處理工程之一連串 的製造工程所形成之半導體裝置的製造方法,其特徵爲: 在前述一連串之製造工程之中,以哪個之同一工程進 行前述流水線處理或前述工作站處理之其中一方或兩者, 組合前述流水線處理與前述工作站處理以進行前述一連串 之製造工程,將由前述一連串的製造工程之主工程來之資 訊傳送於管理手段,將依據此資訊而動工之產品的指示 由前述管理手段送往前述一連串的製造工程之前述主工程 的各處理裝置。 1 8 ·如申請專利範圍第1 7項記載之半導體裝置的 製造方法,其中對於前述一連串的製造工程之第1工程的 切斷工程之切斷裝置,進行晶圓投入之指示。 1 9 ·如申請專利範圍第1 7或1 8項記載之半導體 裝置的製造方法,其中前述一連串的製造工程之中,將優 先在前述流水線處理被進行之一貫處理之指示送往前述工 作站處理工程的工作站處理裝置^ 2 〇 ·如申請專利範圍第1 7或1 8項記載之半導體 裝置的製造方法,其中前述一連串之製造工程之中,於進 行則述流水線處理之一貫處理裝置中發生故障之際,將在
    (請先閲讀背面之注意事項再填寫本頁) 訂 -6 - 554387 A8 B8 C8 D8 六、申請專利範圍 前述一貫處理被進行之處理藉由前述工作站處理進行地, 對前述工作站處理工程之工作站處理裝置傳送指示。 (請先閱讀背面之注意事項再填寫本頁) 2 1 ·如申請專利範圍第1 7或1 8項記載之半導體 裝置的製造方法,其中前述一連串之製造工程之中,進行 則述水線處理之一貫處理裝置或進行前述工作站處理之 工作站前述一連串之製造工程之中,使進行前述流水線處 理之一貫處理裝置或進行前述工作站處理之工作站處理之 至少其中一方計畫性地停止之同時,對於伴隨此停止之離 線的工作站處理裝置傳送動工之指示。 2 2 一種半導體裝置的製造方法,其係一種由具有 :依序連續進行連續之不同的複數的一連串的工程之流水 線處理工程;以及設置有同一種類的複數的處理裝置,複 數同時進行不同之條件的處理之工作站處理工程之下述( a )〜(e )之一連串的製造工程所形成之半導體裝置的 製造方法,其特徵爲: 具有:(a )作爲前述工作站處理工程,進行半導體 晶圓的切斷,一片一片化之工程;以及 經濟部智慧財產局員工消費合作社印製 (b )前述(a )工程後,作爲前述流水線處理工程 ,藉由第1 一貫處理裝置連續依序進行半導體晶片的黏晶 、淸潔處理以及銲線之工程;以及· . (c )前述(b )工程後,作爲前述工作站處理工程 ,進行前述半導體晶片的樹脂封膠工程;以及 C d )前述(c )工程後,作爲前述工作站處理工程 ,對外部端子施以外裝電鍍之工程;以及 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公嫠) -7- 554387 A8 B8 C8 D8 六、申請專利範圍 (e )前述(d )工程後,作爲前述流水線處理工程 ,藉由第2 —貫處理裝置連續依序進行標印、切斷、測試 以及外觀檢查之工程, 組合前述流水線處理與前述工作站處理,經過前述一 連串之製造工程而組裝。 (請先閱讀背面之注意事項再填寫本頁) 、1T 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) -8:-
TW90121314A 2001-06-14 2001-08-29 Method for manufacturing semiconductor device TW554387B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2001/005052 WO2002103763A1 (fr) 2001-06-14 2001-06-14 Procede de fabrication de dispositif a semiconducteur

Publications (1)

Publication Number Publication Date
TW554387B true TW554387B (en) 2003-09-21

Family

ID=11737432

Family Applications (1)

Application Number Title Priority Date Filing Date
TW90121314A TW554387B (en) 2001-06-14 2001-08-29 Method for manufacturing semiconductor device

Country Status (4)

Country Link
US (1) US7076317B2 (zh)
JP (1) JPWO2002103763A1 (zh)
TW (1) TW554387B (zh)
WO (1) WO2002103763A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005197500A (ja) * 2004-01-08 2005-07-21 Trecenti Technologies Inc 半導体製造システム、半導体装置の製造方法、ワーク製造システムおよびワークの製造方法
TW200525601A (en) * 2004-01-07 2005-08-01 Trecenti Technologies Inc Semiconductor manufacturing system, work manufacturing system, and conveyance system
US7904192B2 (en) * 2004-01-14 2011-03-08 Agency For Science, Technology And Research Finite capacity scheduling using job prioritization and machine selection
US7689312B2 (en) * 2005-10-31 2010-03-30 Infoprint Solutions Company, Llc Downstream error handling in manufacturing systems
EP2224384A1 (en) * 2009-02-25 2010-09-01 Siemens Aktiengesellschaft Method and system for scheduling a manufacturing process
JP6903684B2 (ja) * 2016-11-17 2021-07-14 株式会社Fuji セットアップ支援装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5619635A (en) * 1979-07-27 1981-02-24 Hitachi Ltd Manufacturing apparatus
JPS6147646A (ja) 1984-08-13 1986-03-08 Hitachi Ltd 半導体製造装置
JPH0555279A (ja) 1991-08-29 1993-03-05 Mitsumi Electric Co Ltd 半導体の製造方法
JP2811613B2 (ja) * 1991-09-02 1998-10-15 ティーディーケイ株式会社 電子部品の製造方法及び装置
JPH07237095A (ja) * 1993-12-27 1995-09-12 Hitachi Ltd 多品種連続生産方法及び装置
JPH08181184A (ja) 1994-12-22 1996-07-12 Hitachi Ltd 半導体製造ラインの構成方法
JPH0917836A (ja) 1995-06-28 1997-01-17 Fuji Xerox Co Ltd 半導体製造システム
JP3355117B2 (ja) 1997-11-13 2002-12-09 松下電器産業株式会社 半導体製造設備
JP2000099111A (ja) 1998-09-25 2000-04-07 Toshiba Corp 生産制御方法及びその装置
US6931298B1 (en) * 2001-02-27 2005-08-16 Cypress Semiconductor Corporation Integrated back-end integrated circuit manufacturing assembly

Also Published As

Publication number Publication date
US7076317B2 (en) 2006-07-11
WO2002103763A1 (fr) 2002-12-27
US20040199281A1 (en) 2004-10-07
JPWO2002103763A1 (ja) 2004-10-07

Similar Documents

Publication Publication Date Title
CN102473954B (zh) 用于装配和装备机动车辆电池外壳的设备
JP4537400B2 (ja) 電子部品ハンドリング装置の編成方法
CN100430913C (zh) 用于在按订单制造环境中装配计算机系统的生产系统和方法
US20140230214A1 (en) Method and device for fully automatically selecting and packing photovoltaic modules
JPS62120000A (ja) 電子平形モジユ−ルの自動マウントおよび検査用設備
US20060266792A1 (en) Multi-chip die bonder and method
TW554387B (en) Method for manufacturing semiconductor device
CN101281873B (zh) 用于安装半导体芯片的装置
JP2008028189A (ja) 半導体装置の製造方法
CN103579056A (zh) 粘着半导体芯片的装置
US6638779B2 (en) Fabrication method of semiconductor integrated circuit device and testing method
JP2011068104A (ja) 封止装置及び封止方法
JP6367672B2 (ja) 半導体若しくは電子部品実装装置及び半導体若しくは電子部品実装方法
CN109081069B (zh) 一种运料方法
JP4462638B1 (ja) 貼替え装置及び分類貼替え方法
JP2012164706A (ja) 被実装部材の実装装置及び実装方法
US20020182759A1 (en) Semiconductor device manufacturing method and semiconductor device sorting system to be used with the same
JP3954250B2 (ja) 部品装着方法
CN209806212U (zh) 一种半导体封装瑕疵品检测用实时追踪及控制设备
JPH0871892A (ja) 生産ラインシステム
CN110082974B (zh) 阵列基板修补系统及其方法
KR100707717B1 (ko) 반도체 칩 적층 방법 및 장치
KR20090083244A (ko) 칩 본딩 장비
JPH1126477A (ja) 半導体装置の製造装置及び製造方法
JP4688422B2 (ja) 樹脂成形装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent