TW548650B - Reference for MRAM cell - Google Patents

Reference for MRAM cell Download PDF

Info

Publication number
TW548650B
TW548650B TW091101148A TW91101148A TW548650B TW 548650 B TW548650 B TW 548650B TW 091101148 A TW091101148 A TW 091101148A TW 91101148 A TW91101148 A TW 91101148A TW 548650 B TW548650 B TW 548650B
Authority
TW
Taiwan
Prior art keywords
random access
access memory
magnetic random
storage unit
logic
Prior art date
Application number
TW091101148A
Other languages
English (en)
Inventor
Heinz Hoenigschmid
Original Assignee
Infineon Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Corp filed Critical Infineon Technologies Corp
Application granted granted Critical
Publication of TW548650B publication Critical patent/TW548650B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Description

548650
本專利係聲明则年1月24日提出之衝63 9 i()號美國專 利暫時申請案之權利，在此納入參考。 技術範曰壽 之製造’且較特別的是 本發明大致上係關於半導體裝置 磁性隨機存取記憶體（MRAM)裝置。 發明背景 半導體係用於電子設備之積體電路，例如包括收音機、 電視機、及個人電腦裝置，#中_種半導體裝置為半導體 儲存叙置，例如動態隨機存取記憶體（DRAM)及快閃記憶體 ’其使用一電荷以儲存資訊。 近年來記憶體裝置之發展係關於旋轉電子，即結合半導 體科技與磁性，電子之旋轉而非荷電係用於表，示一、、丨〃或 〇 。此一旋轉電子裝置係一磁性隨機存取記憶體 (MRAM) ’包括在不同金屬層内相互垂直之導線，導線夾置 一磁性堆疊，導線相交之處即稱為一交叉點。流過其中一 導線之毛產生一磁場於導線周側，且令磁極沿著配線或 導線而朝向一特定方向。流過另一導線之電流則感應出磁 場’且亦以一部分繞過磁極。以、、〇 〃或、、1 〃表示之數位 式資汛係儲存於磁力矩之對準處，磁分量之阻力即取決於 力矩之對準’儲存狀態係藉由偵測分量之阻力狀態而讀自 疋件。一記憶體單元可以藉由設置導線與交叉點於一具有 行與列之矩陣結構中而構成。 相較於傳統式半導體記憶體裝置如動態隨機存取記憶體 ，磁性隨機存取記憶體之一優點在於磁性隨機存取記憶體 -4 - 本紙張尺歧财® @ 公董） 548650 A7 B7
可以較小且提供一非揮發性記憶體。例如’―利用磁性隨 機存取記憶體之個人電腦（PC)並無使用動態隨機存取記憶 體之習知個人電腦所需之長、、啟動〃時間，同樣地，二^ 性隨機存取έ己憶體具有記憶儲存資訊之能力。 為了讀取一磁性隨機存取記憶體儲存單元，其需具有一 參考電路，使儲存之資訊得則貞測。在先前技藝之磁性隨 機存取記憶體單元中，參考電路係位於一遠方電路内，即 遠離於由不同於磁性隨機存取記憶體儲存單元材料製成之 磁性隨機存取記憶體陣列區，諸如Ν型場效電晶體（ν_ FET’s)及P-FET’S。此係無益者，因為製程流材料及方法會 在製权流期間針對不同裝置而不同地變化，這些變數導致 變動，可能有害地衝擊到所產生之參考電流，造成磁性隨 機存取記憶體單元之邏輯狀態之不正確讀取。 在此技藝中所需者為一磁性隨機存取記憶體參考電路設 計’其可準確讀取磁性隨機存取記憶體儲存單元之邏輯狀 態。 發明概要 本發明係以一參考電路及其用於一磁性隨機存取記憶體 之方法而取得技術性優點，具有邏輯、、1 〃及邏輯、' 〇 〃磁 生Ik機存取記憶體儲存單元，其係耦合並聯於及適可供給 一蒼考電流於一磁性隨機存取記憶體陣列之一偵測放大器 ’以決定磁性隨機存取記憶體陣列内之磁性隨機存取記憶 體單元之邏輯狀態。 所揭露者為一種用於一磁性隨機存取記憶體陣列之參考 -5- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 548650 A7 B7 五、發明説明（3 ) 電路’包含至少一磁性隨機存取記憶體鍺存單元，其具 一邏輯、、1 "儲存於其内；及至少一磁性 …、 σ f生呔城存取記憶體儲 存单元，其具有一邏輯'、〇〃儲存於農 , 、/、円且耦合於邏輯、、；[ "磁性隨機存取記憶體儲存單元，苴中 ，、甲茶考電路適可供給 一參考電流於磁性隨機存取記憶體陣列 . 平巧之—偵測放大器， 以決定陣列内之磁性隨機存取記憶體單元之邏輯狀態。 進-步揭露者為-種用於一磁性隨機存取記憶體陣列之 參考電路，包含一第一邏輯、、Γ <諸存單元，其具有一第一 端及一第二端；一第二邏輯、、丨〃儲存單元，其具有一第一 端及-第U二邏輯丫儲存單元係以=端耗合: 聯於第-邏輯丫儲存單元之第二端；_第—邏輯、 健存單it ’其具有ϋ及—第二端，第-邏輯、'『儲 存單元係以第一端耦合於第一邏輯、、丨〃鍺存單元之第—端 ;及-第二邏輯V儲存單元，其具有1_端及—第二 端’第二邏輯、'〇"儲存單元係以第一端耦合串聯於第一邏 輯、、〇"儲存單元之第二端，第二邏輯''『儲存單元之第 二端耦合於第二邏輯、、〗〃儲存單元之第二端，其中參考電 路適可供給一參考電流於磁性隨機存取記憶體陣列之―： 測放大器’以決定陣列内之磁性隨機存取記憶體單元之邏 輯狀態。 同樣揭路種產生-參考電流於磁性隨機存取記憶體 (MRAMm置之u放大ϋ之方法，磁性隨機存取記憶 體裝置複數儲存單元配置成—陣列，各儲存單元包含一邏 輯狀態包含供給一參考電流’其中參考電流係通過至 本紙張尺歧财s 548650 A7
五、發明説明 少-邏輯π磁性隨機存取記憶體健存單元與至少一邏 輯''〇〃則生隨機存取記憶體儲存單元之電流之函數，其中 陣列内之磁性隨機存取記憶冑儲存單元之邏輯狀態可藉由 比較磁性隨機存取記憶體儲存單元之電流與參考電流而決 定。 本發明之優點包括提供一參考電路，其具有相同陣列 蛩式之磁性隨機存取記憶體單元或相同於待讀取之磁性 隨機存取圮憶體單7C之陣列，使得參考磁性隨機存取記 憶體單元隨著讀取磁性隨機存取記憶體單元而曝露於相 同之處理變數及變動。此係有益者，因為材料及製程之 相關偏差及變動係相同於參考磁性隨機存取記憶體單元 及待讀取之未知磁性隨機存取記憶體單元，造成未知磁 性隨機存取記憶體單元之一較準確讀取。本發明之另一 優點在於一邏輯、、1〃及一邏輯、、〇〃記憶體單元之間之中 點電流之一半係使用做為一參考電流，因而可準確讀取磁 性隨機存取記憶體儲存單元之電阻是否為一邏輯、、0〃或一 邏輯'' 1 〃 。 圖式簡單說明 本發明之上述特性將由以下說明與相關之圖式而清楚暸 解，其中： 圖1揭示一磁性隨機存取記憶體陣列之立體固，其具有位 元線正交於字元線，且夾置及耦合於磁性堆疊，適可儲存 一邏輯 '' 1〃 或 '、0〃 ； 圖2說明用於讀取一陣列内之磁性隨機存取記憶體儲存單 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 548650 A7 _____ B7 五、發明説明（5 ) 元之先前技蟄實例簡示圖，其包括一偵測放大器及一來考 電流電路； 圖3揭示本發明用於一磁性隨機存取記憶體裝置之參考電 路實施例簡示圖； 圖4說明本發明參考電路之另一實施例； 圖5說明本發明之一實施例，其中參考電路係位於一分離 之磁性隨機存取記憶體陣列内；及 圖6說明本發明之一實施方式，其中參考電路係位於相同 於待讀取記憶體儲存單元之磁性隨機存取記憶體陣列内。 不同圖式中之對應數字及符號係指對應組件，除非另有 指示。圖式係用於清楚說明較佳實施例之相關觀點，而不 需依比例繪示。 較佳實施例之詳細說明 先前技藝磁性隨機存取記憶體陣列參考電路將探討如下 ，接著為本發明較佳實施例及一些優點之說明。 圖1說明一先前技藝磁性隨機存取記憶體1 〇之立體圖，其 具有位元線1 2且正交於相鄰金屬化層内之字元線14。磁性 堆疊1 6係定位於位元線1 2與字元線14之間，且相鄰於及耦 合於位元線1 2與字元線1 4。磁性堆疊16較佳為包含多層， 包括例如一軟層1 8、一穿隧層20、及一硬層22，軟層1 8及 硬層22較佳為包含複數磁性金屬層，例如8至1 2層材料諸如
PtMn，CoFe，Ru及NiFe。穿隧層20包含一介電質例如Al2〇3 。藉由流動一電流於位元線1 2與字元線1 4内之適當方向， 改變磁性堆疊1 6之電阻’則一邏輯狀態可儲存於位元線i 2 -8- 本紙張尺度適用中a S家鮮(CNS) A4規格(21G X 297公酱) "~~" 548650 A7 B7 五、發明説明（
與子元線1 4結合處之磁性堆疊1 6之軟層1 8内。 為了讀取儲存於磁性堆疊丨6之軟層丨8内之邏輯狀態，一 簡示圖諸如圖2所示者，即包括一偵測放大器（Sa)3〇，係 用於決定儲存於一未知記憶體單元Μ〇υ内之邏輯狀態。一 參考電壓…施加於未知記憶體單元MCu之一端，未知記憶 體單元MCu之另一端則耦合於一量測電阻^!，量測電阻 之另一端耦合於接地端。流過未知記憶體單之 電流等於電流IeeU，一參考電路32供給一流入量測電阻1， 之 > 考私肌Iret ’里測電阻RmZ之另一端耦合於接地端，如 圖所示。 包含例如一比較器之偵測放大器30係用於比較電μ“及 W，因為量測電阻Rml及Rm2相等。依此方式，偵測放大器 3〇可以偵測未知記憶體單元MCu之邏輯狀態。例如，—高 歐姆狀態或、'丨〃典型上顯示其電阻較高於具有一 '、〇〃或 低歐姆狀態之-記憶體單元MCu之偵測電阻2〇%，例如，一 歐姆、'r、狀態為12kQ而一歐姆''〇〃狀態為1〇kQ。 圖2之先前技藝圖式中所示之電路問題在於參考電流^ f 係產μ離於m積體電路内之磁性隨機存取記憶體 位：單元陣列，不同於磁性隨機存取記憶體之記憶體陣列 。廷疋不必要的’ S為含有未知記憶體單元MCu之記憶體 陣列之材料、處理及製造變動可能導致需要—可變之參考 電流I:ef :參考產生器32一直是裝置依存性及溫度依存性， 且通常並無相同於一實降$悟则^ ασ ^ 貝丁…己體早兀MCu之性能。同樣地 ，記憶體單元MCU在動作上不同於遠離磁性隨機存取記憶
548650
體陣列之其他電路。 本發明利用磁性隨機存取記憶體單元產生一參考電流而 取^于技術性優點’此係有益者，因為參考磁性隨機存取記 憶體單7L係在製造期間曝露於相同材料及處理變化與變動 ’且因此隨著讀取磁性隨機存取記憶體單元MCU而有多種 材料與電力性質之較佳匹配。 文内所述之磁性隨機存取記憶體之記憶體單元亦可視之 為磁性堆疊、或磁性穿隧結合（MTJ)堆疊。 圖3說明本發明較佳實施例之一簡示圖1 〇〇。一偵測放大 益130包含一第一量測電阻Rw及一第二量測電阻Rm4，偵測 放大器1 30較佳為包含例如一比較器。第一及第二量測電阻 Rm3及Rm4之一端耦合於接地端，第一量測電gRw以另一端 耦合於一未知記憶體單元MCu。未知記憶體單元MCu包含 一記憶體單元於一磁性隨機存取記憶體陣列PS，使邏輯狀 態需予以讀取及決定。例如’ 一邏輯狀態已事先儲存於記 憶體單元MCu内，而現在此邏輯狀態將藉由使用參考電路 1 3 2產生之麥考電流之偵測放大器丨3 〇而恢復。未知記情 體單元MCu亦以另一端耦合於一參考電壓认.，參考電厣。 較佳為0.5伏，儘管參考電壓仄可在例如〇1至5伏範圍内。 流過未知記憶體單元MCu之電流等於leeU。 依一較佳實施例所示，產生參考電流[ref之參考電路Η〕 包含具有一遨輯、、1 〃儲存於内之二磁性隨機取記憶體單 元MRla/MRlb，且串聯於具有一邏輯、、〇〃儲存於内之二磁 性隨機存取記憶體單元MR()a/MR〇b。一第一邏輯、、κ 1 磁性 _ 10_ I紙張尺度適财a s家鮮(CNS) Α4祕(21G X 297公董) ----^ _ 548650 A7 B7
五、發明説明（8 隨機存取記憶體單元MRla舞 元MRla耦合串聯於一第二邏輯、、厂，磁性
記憶體單元MRQa/MR〇b ’且並聯電路132以一瑞耦合於偵測 放大器130之第二量測電阻民_之一端。並聯電路132之另一 端耦合於參考電壓Ur ’參考電壓1係含有未知記憶體單元 MG之磁性隨機存取記憶體陣列上之同一參考電壓Ur，以 供邏輯狀態讀取。參考電路132產生一電流Iref，其等於：
Iref =1/2 ( i〇+ i,)； 其中i 〇寻於通過串聯之邏輯' 〇 〃磁性隨機存取記憶體單 元MR〇a，MR〇b之電流，而丨丨等於通過串聯之邏輯、、ι〃磁性 隨機存取記憶體單元MRU，MRlbi電流。 本發明之另一較佳實施例係揭示於圖4之簡示圖200内， 在此實施例中，偵測放大器230之第二量測電阻Rm4係轉合 於一邏輯磁性隨機存取記憶體單元MR!且後者耦合並 聯於一邏輯0 〃磁性隨機存取記憶體單元MR〇。由並聯之 邏輯'' 1 〃磁性隨機存取記憶體單元MR!及邏輯'、〇 〃磁性 隨機存取記憶體單元MRG產生之並聯參考電路232係以一端 耦合於偵測放大器230之第二量測電阻Rm4，而以另一端轉 合於一等於0 · 5倍參考電壓U r之信號，再一次，參考電流I 等於：
Iref = 1 / 2 ( 1 , + i〇 )； 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公爱） 548650 A7 ____B7 _____ 五、發明説明（9 ) 其中丨0等於流過邏輯、' ο 〃磁性隨機存取記憶體單元mr0 之電流，而11等於流過邏輯、、丨〃磁性隨機存取記憶體單元 MRi之電流。 本發明之一並聯參考電路132/232包括並聯耦合之至少一 避輯 1 磁性卩远機存取記憶體單元及至少一邏輯、、〇 〃磁 性隨機存取記憶體單元，其產生一參考電流Ld，係包含一 邏輯 〇 及一邏輯、、1 〃磁性隨機存取記憶體單元之間之 中點電流。根據未知記憶體單元MCu之邏輯狀態，一大或 小量電流Iref將流過未知記憶體單元MCu。為了檢測未知記 憶體單元MCu中之正確儲存資訊，SA 130/230比較本發明之 參考電路100/200產生之中點值込“於電流Iceii。 圖5 5兒明間不圖200使用於一實施中，其中圖4之簡示圖之 邏輯、、0〃及邏輯1 〃磁性隨機存取記憶體單元MRj，MR〇 係用於產生一磁性隨機存取記憶體陣列24〇内之偵測放大器 23 0所用參考電流Iref ’該陣列係遠離於含有未知記憶體單元 MCu之磁性隨機存取記憶體陣列250。磁性隨機存取記憶體 陣列250包括字元線252及位元線254，用於定址包括未知記 憶體單元MCu在内之陣列内之各記憶體單元。同樣地，包 括本發明參考磁性隨機存取記憶體單元MR!, MRG在内之磁 性隨機存取記憶體陣列240亦包括字元線242及位元線244， 用於定址可產生參考電流Iref之磁性隨機存取記憶體陣列240 之多數磁性隨機存取記憶體儲存單元。因為參考電流^以係 由二磁性隨機存取記憶體單元MR!，MRG產生，其材料及製 造過程曝露皆相同於磁性隨機存取記憶體陣列250内之未知 -12- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 548650 A7 ___ B7 五、發明説明（) 記憶體單元MCu者，故可取得未知記憶體單元MCu之電阻 狀態之一較準確讀取，因此造成未知記憶體單元MCu之邏 輯狀態之一較準確決定。偵測放大器230比較電流^川與Iref ’以決定未知記憶體單元MCu之邏輯狀態。 圖6說明圖3所示參考電路1〇〇之一實施方式，其中參考磁 性隨機存取記憶體單元MRU，MRlb, MRGa&MRGbS在相同 於未知記憶體單元MC u之磁性隨機存取記憶體陣列3 5 〇上， 以供電阻/邏輯狀態讀取及決定。陣列丨〇〇内之各黑圓圈代 表一個磁性隨機存取記憶體單元，及灰圓圈代表未知記憶 體單元MC(j。參考電流Iref係由參考磁性隨機存取記憶體單 元MRla，MR丨b，MRGa及MRGb產生，電流Iee丨丨自未知記憶體單 元MCu流至SA 330，偵測放大器33〇比較電流Ire^Icw，以 決定MCu之邏輯狀態。因為參考電流Iref係由相同於未知記 fe體單元M C u之積體電路或磁性隨機存取記憶體陣列3 5 〇上 之磁性隨機存取記憶體參考單元MRu，MRib, MRw及 產生，因此依本發明所示，未知記憶體單元MCu邏輯狀能 之一較準確決定即可由偵測放大器3 3 0達成。 欲寫至圖6中之參考單元MRu，MR|b，MR〇a及MR〇b時，可 使用參考單元MRla, MRlb，MR()a&MR()b上下方之導線，例 如Ml，M4金屬化層内之字元線及位元線。 儘管圖5說明圖4所示參考電路2〇〇在一不同磁性隨機存取 記憶體陣列240内之一實施方式，同樣地，圖4所示參考電 路200可實施在相同於未知記憶體單元之磁性隨機存2 記憶體陣列350内，供決定邏輯狀態，但是圖中未示。 -13- 548650 A7 _ _B7 ____ 五、發明説明（11 ) 地，圖3所示參考電路1〇〇可實施在一磁性隨機存取記憶體 陣列240内，且遠離於含有未知記憶體單元MCu之磁性隨機 存取記憶體陣列250，如圖5所示。 本發明係以一含有磁性隨機存取記憶體單元MR〇, MRi, MRla，MRlb，MiUMRob之參考電路132/232取得技術性優 點’其位於待讀取之記憶體陣列上，或一不同之記憶體陣 列上。因為本發明中之參考電流Iref係由磁性隨機存取記 憶體單元MRb MR。，MRU，MRlb，MR〇a及MR〇b產生，參考 電路132，232之電阻可以較匹配於未知記憶體單元MCu之 電阻，造成未知記憶體單元MCu之邏輯狀態之一較準確讀 取。任意材料或製程之變動或偏差皆由用於產生參考電流 Iref之並聯電路132，232中使用之磁性隨機存取記憶體陣列 未知記憶體單元MCu與磁性隨機存取記憶體參考單元共享 ，使用一參考電流Iref而包含一邏輯及一邏輯 磁性隨機存取記憶體單元之間之中點電流則可提供未知記 憶體單元MCu之一較準確讀取。 儘管本發明已參考說明之實施例而揭述，但是此說明不 應視為侷限意味。說明實施例之多項變更型式及組合，以 及本發明之其他實施例將可由習於此技者參考本說明後瞭 解。此外，製程步驟之順序可由習於此技者重新安排，其 仍在本發明之範疇内，因此可以預期文後之申請專利範圍 應涵蓋任意此類變更型式或實施例。再者，本申請案之範 疇不應侷限於說明書内所述製程、機器、製造、物項組合 物、裝置、方法及步驟之特定實施例。據此，文後之申請 -14- 本紙張尺度適用中國菌家標準(CNS) Α4規格(210 X 297公釐） 548650 A7 B7 五、發明説明（12 ) 物項組合物、裝 專利範圍應涵蓋諸此製程、機器、製造 置、方法、或步驟於其範疇内。 -15- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐）

Claims (1)

  1. 548650 A8 B8 C8 广 ___ D8 六、申請專利範園 1 * 一種用於一磁性隨機存取記憶體（MRAM)陣列之參考電 路，包含·· 至少一磁性隨機存取記憶體儲存單元，其具有一邏輯 1 〃儲存於其内；及 至少一磁性隨機存取記憶體儲存單元，其具有一邏輯 0 儲存於其内且_合於邏輯 '、丨〃磁性隨機存取記憶 體儲存單元，其中參考電路適可供給一參考電流於磁性 I1远機存取έ己丨思體陣列之一偵測放大器，以決定陣列内之 磁性隨機存取記憶體單元之邏輯狀態。 2 ·如申凊專利範圍第1項之參考電路，其中一通過邏輯、' γ 磁性隨機存取記憶體儲存單元之電流等於L，一通過邏 輯、、〇〃磁性隨機存取記憶體儲存單元之電流等於iG，及 參考電流大約等於1/2( h + i0)。 3·如申請專利範圍第2項之參考電路，包含一邏輯、、ι〃磁 性(k機存取g憶體儲存單元及一邏輯、、〇 〃磁性隨機存取 記憶體儲存單元，其中邏輯、' 1 〃及邏輯、、.〇 〃磁性隨機 存取δ己憶體儲存單元係並聯，其中並聯健存單元之一端 可耦合於一參考電壓且等於磁性隨機存取記憶體陣列之 一半參考電壓，及其中並聯儲存單元之另一端可耦合於 磁性隨機存取記憶體陣列之偵測放大器。 4 ·如申請專利範圍第2項之參考電路，包含·· 二耦合串聯之邏輯、' 丨〃儲存單元； ,,二耦合串聯之邏輯、、〇〃儲存單元，二率聯之邏輯、、 〇 "儲存單元係耦合並聯於二串聯之邏輯、、1 〃儲存單 本紙張尺度適用中國國家標準(CNS) Α4規格(210Χ 297/^) ----- 548650 A8 B8 C8 D8
    、申請專利範圍 元，其中並聯儲存單元之一端係耦合於一參考電壓且 寺於磁性隨機存取記憶體陣列之一參考電壓，及其中 並聯儲存單元之另一端可耦合於磁性隨機存取記憶體 陣列之偵測放大器。 5. 如申請專利範圍第1項之參考電路’其中參考電路儲存單 元係磁性隨機存取記憶體陣列之一部分。 6. 如申請專利範圍第1項之參考電路，其中參考電路儲存單 元係一磁性隨機存取記憶體陣列之一部分，且不同於產 生參考電流之磁性隨機存取記憶體陣列。 7·—種用於一磁性隨機存取記憶體（MRAM)陣列之參考雷 路’包含： 一 一第一邏輯、、1〃儲存單元，其具有一第一端及一第 二端； :第二邏輯、、丨〃儲存單元，其具有一第一端及一第 一 j，第二邏輯、、1 〃儲存單元係以第一端耦合串聯於第 邏輯1儲存單元之第二端； -第-邏輯、、(T儲存單元，其具有一第一端及一第 ，端，第一邏輯、、〇〃儲存單元係以第一端耦合於第一邏 輯1儲存單元之第一端；及 一:第=邏輯、、0〃健存單元，其具有一第一端及一第 端第一碟輯〇儲存單元係以第一端耦合串聯 一邏輯、、0"妙六-- ^ 一— 儲存早70之第二端，第二邏輯、' 0 〃儲存單 疋之第二端耦合於第二邏輯、、1〃儲存單元之第二端，其 中 > 考％路適可供給一參考電流於磁性隨機存取記憶體 548650 A BCD 、申請專利範圍 陣列之一偵測放大器，以決定陣列内之磁性隨機存取記 十思體單元之邏輯狀態。 8_如申請專利範圍第7項之參考電路，其中一通過第一及第 二邏輯、、:r磁性隨機存取記憶體鍺存單元之電流等於h ’ 一通過第一及第二邏輯、、〇〃磁性隨機存取記憶體儲存 單元之電流等於丨(），及參考電流大約等於1/2( ii + iQ)。 9.如申請專利範圍第8項之參考電路，其中第二邏輯、、厂 磁性隨機存取記憶體儲存單元之第二端及第二邏輯、、〇// 磁性隨機存取記憶體儲存單元之第二端係耦合於一參考 電壓且等於磁性隨機存取記憶體陣列之半參考電壓，及 其中第一邏輯、' 1 〃磁性隨機存取記憶體儲存單元之第一 端及第一邏輯、、〇〃磁性隨機存取記憶體儲存單元之第一 端可轉合於磁性隨機存取記憶體陣列之偵測放大养。 如申請專利範圍第9項之參考電路，其中參考電路儲存單 元係磁性隨機存取記憶體陣列之一部分。 11.如申請專利範圍第9項之參考電路，其中參考電路儲存單 元係一磁性隨機存取記憶體陣列之一部分， | " 且个问於產 生參考電流之磁性隨機存取記憶體陣列。 12. -種產生-參考電流於磁性隨機存取記憶體陳⑽）穿 置之一偵測放大器之方法，該磁性隨機存取記憶體穿置 包含複數儲存單元配置成一陣列，夂忮六収衣 J σ緒存早疋包含一 i羅 輯狀態，其包含： $ 供給-參考電流’其中參考電流係通過至少一 丫磁性隨機存取記憶體儲存單元與至少—邏輯 -18 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 548650 A8 B8 C8 D8 申請專利範園 磁性隨機存取記憶體儲存單元之電流之函數，其中陣列 内之磁性隨機存取記憶體儲存單元之邏輯狀態可藉由比 較磁性隨機存取記憶體儲存單元之電流與參考電流而決 定。 1 3 .如申請專利範圍第丨2項之方法，其中參考電流包含通過 至少一邏輯、、1 〃磁性隨機存取記憶體儲存單元之電流之 一半及通過至少一邏輯、、〇〃磁性隨機存取記憶體儲存單 元之電流之一半。 14.如申請專利範圍第12項之方法，其中供給一參考電流包 含·· 憶體儲存單元之一第一端耦合於偵測放大器； 將一具有一邏輯、、0 〃儲存於其内之磁性隨機存取記 憶體儲存單元之-第-端搞合於邏肖丫石兹性隨機存取 記憶體儲存單元之第一端及偵測放大器；及 一將邏輯、、1〃及邏輯、、丨〃磁性隨機^取記憶體儲存單 元之第二端搞合於一參考電壓。 15. 如中請專利範圍第Μ項之方法，其中參考電壓料於磁 性隨機存取記憶體陣列之一參考電壓之一半。 16. 如f請專利範圍第14項之方法’其中參考電路儲存單元 係磁性隨機存取記憶體陣列之一部分。 17. 如申請專利範®第Η項之方法，其中參考電路健存單元 係一磁性隨機存取記憶體陣列之一邬八 |刀，且不同於產生 參考電流之磁性隨機存取記憶體陣列。
    裝 訂
    -19- 548650 A8 B8 C8 D8 申請專利範固 18.如申請專利範圍第12項之方法， 含： "中1、給一參考電流包 提供一第一邏輯、、丨〃儲存單元 一第二端； ，、具有一第一端及 早7C以其第—端耦合於第一邏輯 端； 將八有一第一端及一第二端 缟之弟二邏輯、、厂儲存 、、1 // 儲存單元之第二 將具有_第一端及一第二端之—、 存單元以其第-端耦合於第一邏輯、'r :二輯、、〇"儲 端及磁性隨機存取記憶料狀-參考/早70之第一 將一具有一第一端及一第二端 ，， Μ- π VI ± ^ 弟—迦輯'、0儲存 早兀以其弟一端耦合串聯於第一 二端；及 、輯0储存單元之第 將第二邏輯、、〇〃儲存單元之第二 、、1 "冲六-- 而祸〇於弟二邏輯 1储存早疋之第二端。 、科 19·如申請專利範圍第丨8項之方法，复 Τ歹号電路儲存單元 Α磁性隨機存取記憶體陣列之一部分。 20.如申請專利範圍第18項之方法，纟中參考電路儲存單元 係-磁性隨機存取記憶體陣列之—部分，且不同於產生 麥考電流之磁性隨機存取記憶體陣列。 ______-20- 本紙張尺度適用中國興家棵準(CNS) A4規格(210X297公釐)
TW091101148A 2001-01-24 2002-01-24 Reference for MRAM cell TW548650B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US26391001P 2001-01-24 2001-01-24
US09/836,817 US6426907B1 (en) 2001-01-24 2001-04-17 Reference for MRAM cell

Publications (1)

Publication Number Publication Date
TW548650B true TW548650B (en) 2003-08-21

Family

ID=26950128

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091101148A TW548650B (en) 2001-01-24 2002-01-24 Reference for MRAM cell

Country Status (7)

Country Link
US (1) US6426907B1 (zh)
EP (1) EP1377983B1 (zh)
JP (1) JP2004519809A (zh)
KR (1) KR100562203B1 (zh)
DE (1) DE60200888T2 (zh)
TW (1) TW548650B (zh)
WO (1) WO2002073620A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI562145B (en) * 2014-09-30 2016-12-11 Taiwan Semiconductor Mfg Co Ltd Memory device and control method thereof

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6445612B1 (en) * 2001-08-27 2002-09-03 Motorola, Inc. MRAM with midpoint generator reference and method for readout
US6501697B1 (en) * 2001-10-11 2002-12-31 Hewlett-Packard Company High density memory sense amplifier
US6650562B2 (en) * 2002-01-23 2003-11-18 Hewlett-Packard Development Company, L.P. System and method for determining the logic state of a memory cell in a magnetic tunnel junction memory device
KR100515053B1 (ko) * 2002-10-02 2005-09-14 삼성전자주식회사 비트라인 클램핑 전압 레벨에 대해 안정적인 독출 동작이가능한 마그네틱 메모리 장치
US6738303B1 (en) * 2002-11-27 2004-05-18 Motorola, Inc. Technique for sensing the state of a magneto-resistive random access memory
KR20050087808A (ko) * 2002-11-28 2005-08-31 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 자기 데이터 저장 장치의 열적 이완의 개시 검출 방법 및장치
KR100506932B1 (ko) * 2002-12-10 2005-08-09 삼성전자주식회사 기준 셀들을 갖는 자기 램 소자 및 그 구조체
US6707710B1 (en) * 2002-12-12 2004-03-16 Hewlett-Packard Development Company, L.P. Magnetic memory device with larger reference cell
TWI223259B (en) * 2003-01-07 2004-11-01 Ind Tech Res Inst A reference mid-point current generator for a magnetic random access memory
JP2005032401A (ja) * 2003-06-17 2005-02-03 Sharp Corp 不揮発性半導体記憶装置及びその書き込み方法と消去方法
US6985383B2 (en) * 2003-10-20 2006-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Reference generator for multilevel nonlinear resistivity memory storage elements
KR100528341B1 (ko) * 2003-12-30 2005-11-15 삼성전자주식회사 자기 램 및 그 읽기방법
JP2005252068A (ja) * 2004-03-05 2005-09-15 Sony Corp 記憶装置
DE102004047666B4 (de) 2004-09-30 2015-04-02 Qimonda Ag Speicher mit Widerstandsspeicherzelle und Bewertungsschaltung
US20060092689A1 (en) * 2004-11-04 2006-05-04 Daniel Braun Reference current source for current sense amplifier and programmable resistor configured with magnetic tunnel junction cells
KR100735748B1 (ko) * 2005-11-09 2007-07-06 삼성전자주식회사 가변성 저항체들을 데이터 저장요소들로 채택하는 메모리셀들을 갖는 반도체 소자들, 이를 채택하는 시스템들 및 그구동방법들
US7321507B2 (en) * 2005-11-21 2008-01-22 Magic Technologies, Inc. Reference cell scheme for MRAM
KR100735750B1 (ko) 2005-12-15 2007-07-06 삼성전자주식회사 복수개의 균일한 기준 데이터들을 생성하는 기준 셀 블록및 감지증폭 유니트들을 구비하는 반도체 소자들 및 이를채택하는 시스템들
US20130107615A1 (en) * 2007-02-12 2013-05-02 Avalanche Technology, Inc. Memory sensing circuit
TWI336079B (en) * 2007-07-02 2011-01-11 Ind Tech Res Inst Magnetic random access memory and data reading circuit therefor
KR101068573B1 (ko) * 2009-04-30 2011-09-30 주식회사 하이닉스반도체 반도체 메모리 장치
US8917536B2 (en) 2012-10-25 2014-12-23 Headway Technologies, Inc. Adaptive reference scheme for magnetic memory applications
WO2017074358A1 (en) 2015-10-28 2017-05-04 Hewlett Packard Enterprise Development Lp Reference column sensing for resistive memory
JP6574862B1 (ja) * 2018-03-15 2019-09-11 株式会社東芝 メモリ装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5608676A (en) * 1993-08-31 1997-03-04 Crystal Semiconductor Corporation Current limited current reference for non-volatile memory sensing
US6111781A (en) 1998-08-03 2000-08-29 Motorola, Inc. Magnetic random access memory array divided into a plurality of memory banks
US6055178A (en) 1998-12-18 2000-04-25 Motorola, Inc. Magnetic random access memory with a reference memory array
US6128239A (en) 1999-10-29 2000-10-03 Hewlett-Packard MRAM device including analog sense amplifiers
US6188615B1 (en) * 1999-10-29 2001-02-13 Hewlett-Packard Company MRAM device including digital sense amplifiers
US6185143B1 (en) 2000-02-04 2001-02-06 Hewlett-Packard Company Magnetic random access memory (MRAM) device including differential sense amplifiers
US6317376B1 (en) * 2000-06-20 2001-11-13 Hewlett-Packard Company Reference signal generation for magnetic random access memory devices
US6269040B1 (en) 2000-06-26 2001-07-31 International Business Machines Corporation Interconnection network for connecting memory cells to sense amplifiers
US6501697B1 (en) * 2001-10-11 2002-12-31 Hewlett-Packard Company High density memory sense amplifier

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI562145B (en) * 2014-09-30 2016-12-11 Taiwan Semiconductor Mfg Co Ltd Memory device and control method thereof
US9552873B2 (en) 2014-09-30 2017-01-24 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device

Also Published As

Publication number Publication date
DE60200888D1 (de) 2004-09-09
EP1377983B1 (en) 2004-08-04
KR100562203B1 (ko) 2006-03-22
JP2004519809A (ja) 2004-07-02
WO2002073620A2 (en) 2002-09-19
WO2002073620A3 (en) 2003-11-06
KR20030091969A (ko) 2003-12-03
EP1377983A2 (en) 2004-01-07
US6426907B1 (en) 2002-07-30
DE60200888T2 (de) 2005-01-05

Similar Documents

Publication Publication Date Title
TW548650B (en) Reference for MRAM cell
US8098513B2 (en) Memory array with read reference voltage cells
TWI234781B (en) Magnetic random access memory including memory cell unit and reference cell unit
JP5172014B2 (ja) スピントランスファトルクメモリ非破壊自己参照読取方法
US6795340B2 (en) Non-volatile magnetic memory
CN102282622B (zh) 磁性随机存取存储器(mram)的原位电阻测量
US10157655B2 (en) Memory device
US20040125649A1 (en) MRAM and methods for reading the MRAM
CN108630263B (zh) 存储设备及其控制方法
TW462050B (en) Write-/read-architecture for MRAM
CN110718249B (zh) 存储设备
US20070109840A1 (en) Memory write circuit
JP4660529B2 (ja) 二重接合磁気メモリデバイスの読み出し方法および二重接合磁気メモリデバイスへの書き込み方法
TW200305878A (en) Resistive cross point memory arrays having a charge injection differential sense amplifier
TW200402068A (en) Adjustable current mode differential amplifier
KR20130027840A (ko) 데이터 리드회로, 이를 포함하는 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 데이터 리드 방법
TW200302484A (en) Source side sensing scheme for virtual ground read of flash EPROM array with adjacent bit precharge
US10854253B2 (en) Magnetic storage device with voltage generator that varies voltages according to temperature
US10020040B2 (en) Semiconductor memory device
US6870760B2 (en) Method and system for performing readout utilizing a self reference scheme
US6826094B1 (en) Magnetic memory cell sensing with first and second currents
US10700126B2 (en) Magnetoresistive random access memory wherein number of memory cells in each string is equal to number of strings connected in parallel
CN106256004A (zh) 半导体存储设备
CN112086113A (zh) 用于读取存储单元的电阻状态的读电路
WO2005048265A1 (en) Method and system for performing readout utilizing a self reference scheme

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees