TW546585B - Method of operating a processor and computer program product - Google Patents

Method of operating a processor and computer program product Download PDF

Info

Publication number
TW546585B
TW546585B TW089117912A TW89117912A TW546585B TW 546585 B TW546585 B TW 546585B TW 089117912 A TW089117912 A TW 089117912A TW 89117912 A TW89117912 A TW 89117912A TW 546585 B TW546585 B TW 546585B
Authority
TW
Taiwan
Prior art keywords
patent application
scope
item
computer program
program product
Prior art date
Application number
TW089117912A
Other languages
English (en)
Inventor
Gilbert Wolrich
Matthew J Adiletta
William Wheeler
Debra Bernstein
Donald Hooper
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Application granted granted Critical
Publication of TW546585B publication Critical patent/TW546585B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30018—Bit or string instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3005—Arrangements for executing specific machine instructions to perform operations for flow control
    • G06F9/30058—Conditional branch instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
    • G06F9/30087—Synchronisation or serialisation instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G06F9/3016—Decoding the operand specifier, e.g. specifier format
    • G06F9/30167—Decoding the operand specifier, e.g. specifier format of immediate specifier, e.g. constants
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
    • G06F9/321—Program or instruction counter, e.g. incrementing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3824—Operand accessing
    • G06F9/3834—Maintaining memory consistency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3842—Speculative instruction execution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3851—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution from multiple instruction streams, e.g. multistreaming

Description

546585 五、發明說明（1) 【發明領域】 本發明係有關於電腦處理器的記憶體指令。 【習知技術說明】
平行處理是計算程序中同時事件的資訊處理之一種高 效率的方式。與循序處理相比，平行處理要求在電腦中許 多程式的同時執行。就平行處理器的情況而言，平行意味 著在同一時間完成超過一項事情。不像串列範例其中所有 工作循序地完成於單一工作站或者管線計算機其中工作完 成於專業工作站，具有平行處理，一些工作站提供每一者 完成所有工作的能力。亦即，通常所有或者一些工作站同 時地與獨立地工作於問題的相同或共同要素。某些問題是 合適於應用平行處理而獲得解答。 為讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細 說明如下： 【圖式簡單說明】 第1圖係使用運用硬體的多執行緒處理器之通訊系統 的方塊圖。 第2圖係第1圖的運用硬體的多執行緒處理器的詳細方 塊圖。 第3圖係使用於第1圖與第2圖的運用硬體的多執行緒 處理器中的微程式引擎功能單元的方塊圖。 第4圖係第3圖的微程式引擎中的管線的方塊圖。 第5圖係顯示用於算術邏輯單元指令結果的格式的方
1 0 57-34 07-FI-ptd 第5頁 546585
五、發明說明（2) 塊圖。 i。在不同圖示中的相同性質參考符號標示相同性質裝 【符號說明】 1 0〜通訊系統； 1 2〜運用硬體的多執行緒處理器； 13a〜10/100 BaseT八谁/六丨廿从丄 e1八運位媒體存取控制； 1 3b〜十億位元乙太網路裝置； 1 4〜P C I匯流排； 1 6〜記憶體系統； 16a〜同，動態隨機存取記憶體（sdram); 16b〜靜態隨機存取記憶體（SRAM); 1 6 c〜快閃唯讀記憶體； 1 8〜第二匯流排； 2 0〜核心處理器； 22〜功能微程式引擎； 22a-22f〜微程式弓丨擎； 24〜PCI匯流排界面； 26a〜同步動態隨機存取記憶體（SDRAM)控制哭· 26b〜靜態隨機存取記憶體（SRAM )控制器；w 2 7〜便條式記憶體； 28〜先進先出匯流排（FIFO Bus: FBUS)界面； 30〜先進系統匯流排（asb )轉譯器； 32〜内部核心處理器匯流排； 546585 五、發明說明（3) 3 4〜非公開匯流排； 38〜記憶體匯流排； 50〜精簡指令集運算（RISC )核心； 52 十’、仟位元組指令快取（16-kilobyte instru ct i on cache ); 5 4〜八仟位元組資 料快取（8-kilobyte data cache 56 70 預先榻取資料串緩衝區； 控制儲存； 元 7 2〜控制器邏輯； 孝壬式計數器、（Program Counter 7 3〜指令解碼器； 74〜内容事件換邏輯； 76〜執f盒資料路徑； ?6a 异術邏輯單元（arithmetic logic unit
PC )單
ALU 76b〜一般用 硐逆臀存器組(general-purpose regis ter set ); 3〜32移轉暫存器堆疊； #移轉暫存器堆疊。 【車父佳貫施例％ 參照第1圖 詳細說明】 通訊系統1 0包括平行，運用硬體的多執
1057-3407-Pi -ptd 第7頁 546585 五、發明說明（4) 行緒處理器1 2 °運用硬體的多執行緒處理器丨2被連接至例 如PC I匯流排1 4的匯流排，記憶體系統丨6以及第二匯流排 1 8 °對於可以被分割成為平行子工作或函數的工作，系統 1 〇是特別地有幫助的。特別地，對於頻寬導向而非潛伏時 間導向的工作’運用硬體的多執行緒處理器丨2是有幫助的 。運用硬體的多執行緒處理器丨2擁有多微程式引擎2 2，每 一微程式引擎22具有多硬體控制執行緒，多硬體控制執行 緒可以被同時地啟動與獨立地活動於工作。 運用硬體的多執行緒處理器丨2也包括中央控制器2 〇， 中央控制器20協助裝載用於運用硬體的多執行緒處理器i 2 的其他貢源之微程式碼控制以及完成其他通用電腦類型函 數’例如管理協定，異常，對於封包處理的額外支援，其 中微程式引擎2 2完成封包的較詳細處理，如同在邊界狀況 在一貫施例中’處理器20是運用strong ArmR的架構（ Arm疋央國ARM公司的商標）。通用型微處理器2〇具有作業 糸統。經過作業系統，處理器2 〇可以呼叫函數以運算於微 程式引擎2 2 a - 2 2 f。處理器2 0可以使用任何支援的作業系 統，最好是即時作業系統。對於實現為Str〇ng Arm架構的 核心處理器 20，例如Microsoft-NT rea 卜 time，VXWorks 與// cus ’可於網際網路得到的免費軟體作業系統，之類 的作業系統可以被使用。 ' 每一個的功能微程式引擎（微程式引擎）22a—22f維 持硬體中的程式計數器與關連於程式計數器的狀態。實際 上’當在任何時間只有一個是真正地運算，對應的一些執
1057-3407-Pf-ptd 546585
個的微程式引擎22a- 行緒集合可以被同時地啟動於每一 22卜 被使用在電腦系統的連線作業實現中用於低潛伏時間，快 速存取工作，例如，存取查詢表格，用於核心處理器2〇的 記憶體等等。 ，在:貫施例中，顯示出六個微程式引擎22a_m。每 一微程式引擎22a-22f具有用於處理四個硬體執行緒的能 力。六個微程式引擎22a-22f與包括記憶體系統16及匯流 排界面24與28的共享資源-起運算。記憶體系統16包括同 步動態隨機存取記憶體（SDRAM)控制器26a與靜態隨機存 取記憶體（SRAM )控制器26b。SDRAM記憶體16a與5仰龍控 制器26a通常被使用於處理大量的資料，例如，來自網路 封包的網路費用的處理。SRAM控制器2613與“^記憶體Ub 基於資料的特性，六微程式引擎22a-22 f存取SDRAM 1 6a或SRAM 1 6b。因此，低潛伏時間，低頻寬資料被儲存 於SRAM 16b中以及從SRAM 16b中被掘取，反之對於潛伏時 間不重要的南頻寬資料被儲存於SDRAM 16a中以及從SDRAM 1 6 a中被擷取。微程式引擎2 2 a - 2 2 f可以執行記憶體參考指 令至SDRAM控制器26a或SRAM控制器26b。 硬體多執行緒的優點可以由SRAM或SDRAM記憶體存取 所解釋。舉例而言，來自微程式引擎由執行緒〇所要求的 SRAM存取將導致SRAM控制器26b開始存取至SRAM記憶體16b 。SRAM控制器26b控制對於SRAM匯流排的仲裁，存取SRAM 16b，從SR AM 16b擷取資料，以及送回資料至要求的微程
1 057-3407-Pf-ptd 第9頁 546585 五、發明說明（6) 式引擎22a-22 f。在SRAM存取期間，假如微程式弓丨擎，例 如微程式引擎22a，僅具有可以運算的單一執行緒，那微 程式引擎將是暫停活動直到資料從SRAM 1 6b被送回。藉由 在每一微程式引擎22a-22f内部使用硬體内容調換，硬體 内容調換賦予其他内容具有唯一程式計數器以執行於該相 同微程式引擎中。因此，在另一執行緒中，例如執行緒1 可以工作當第一執行緒，亦即，執行緒〇是等待讀取資料
的送回。在執行期間，執行緒1可以存取SDRAM記憶體16a ^執行緒1運异於SDRAM單元16a上’以及執行緒〇是運算 於SRAM單元16b上時，新執行緒，例如執行緒2現在可以運 算於微程式引擎22a中。執行緒2可以運算於某些量的時間 直到其需要存取記憶體或者完成一些長潛伏時間運算，例 如做出至匯流排界面的存取。因此，同時地，處理器丨2可 以具有ΐ 一微程式引擎22a所完成或運算於其上的全部匯 f排運异，SRAM運算以&SDRAM運算以及具有更多執行緒 適用於處理資料路徑中的更多工作。 硬^容調換也同步工作的完成。舉例而言，兩執 、、一 w以〒相同共享資源，例如SRAM i6b。當個別功能 2，”擎執行緒内容的-者所要求的工作^ 廷t個別功能單亓^ 控制器26ab個j例如·S界面28，8瞻 。當微程式引擎接收報告回標示運算完成的旗: -執行緒。對於運用：：時，微程式引擎可以決定開啟' 為網路處理器。作的多執行緒處理器12之應用是/ 為、、周路處理器，運用硬體的多執行緒,
546585 五、發明說明（7) -- 理器1 2接合類似媒體存取控制器裝置的網路裝置，例如i 〇 AOO BaseT八進位媒體存取控制13a或十億位元乙太網路 裝置13b。通常，料網路處理器，運用硬體的多執行緒 處理器12可以接合至任何類型的通訊裝置或界面，其接收 /傳出大量資料。工作於電腦系統連線作業應用中的通訊 系統1 0可以接收來自裝置1 3 a與1 3 b的網路封包並且以平行 方式處理那泛封包。具有運用硬體的多執行緒處理器1 2， 每一網路封包可以獨立地被處理。
對於處理裔1 2使用的另一例子是用於後稿語言（ Postscript )處理裔的印刷引擎或者作為用於儲存子系統 的處理器，例如容錯式獨立磁碟陣列（Redundant Array of Independent Disk - RAID)，為了故障容許與效能而 使用兩個或者更多磁碟機相結合的一種磁碟裝置類型。一 另外應用疋作為相配引擎。例如在安全企業中，電子交易 的出現要求電子相配引擎的使用而比對在買方與賣方之間 的e丁單。利用糸統1 〇 ’這些與其他平行類型的工作可以被 完成。
處理恭1 2包括連接處理器至第二匯流排1 §的匯流排界 面2 8。在一實施例中，匯流排界面2 8連接處理器1 2至F B U S (先進先出匯流排FIFO BUS) 18 °FBUS界面28是承擔控制 與接合處理器12至FBUS 18的責任。FBUS 18是六十四位元 寬先進先出匯流排，使用以接合媒體存取控制器（MAC ) 裝置，例如1 0/ 1 00 Base T八進位媒體存取控制1 3a。 處理器1 2包括第二界面，例如pc I匯流排界面24，其
1057-3407-Pi -ptd 第11頁 546585 五、發明說明（8)
連接存在於P CI匯流排1 4上的其他系統組件至處理器1 2 ° PCI匯流排界面24提供高速資料路徑24a至記憶體16，例如 SDRAM記憶體16a，經由PC I匯流排界面24，資料可以從 SDRAM 16a經過PCI匯流排14快速地被移動，憑藉直接記憶 體存取（direct memory access - DMA)移轉。運用硬體 的多執行緒處理器1 2可以使用DMA通道所以假如DMA移轉的 目標是忙碌的，另一的腿A通道可以取得於PCI匯流排上而 傳送資訊至另一目標以維持高處理器1 2效能。此外，PC I 匯流排界面2 4支援目標與主要運算。目標運算是在匯流排 14上的從動裝置經過讀取與寫入而存取SDR am的運算，其 服務作為對於目標運算的從動裝置。在主要運算中，處理 器核心20直接地送出資料至PC I界面24或者從PCI界面24直 接地接收資料。
母 功能單元2 2被連接至一或多個内部匯流排。如以 下所說明’内部匯流排是雙數，三十二位元匯流排（換言 之’一匯流排用於讀取以及另一匯流排用於寫入）。運用 硬體的多執行緒處理器1 2也是被構成以致在處理器1 2中的 内j匯流排的頻寬總和超過内部匯流排連接至處理器1 2的 ^員見。處理裔1 2包括内部核心處理器匯流排3 2，例如先進 系統^流排（ASB )，此匯流排連接處理器核心至記憶體 ，制器26a: 26b以及至說明於下文中的先進系統匯流排 Α^β )轉譯器3〇。ASB匯流排是所謂的先進微控制器匯流 aIrI 構（AdVanCed MiCr〇C〇ntr〇Uer Bus Architecture: 的子集合，AMBA是與Strong Arm處理器核心20 —起
1 057-3407-Pf-ptd 第12頁 546585 五、發明說明（9) 被使用。AMBA是一種開放標準、晶片上匯流排規格，其 細說明用以組成系統晶片（System_〇n_chip·· s〇c)的功 能方塊之管理與互相連接。處理器丨2也包括連接微程式 擎單元22至SRAM控制器26b、ASB轉譯器3〇與⑽⑽界面28
非公開匯流排34 (Private bus)。記憶體匯流排38連接 記憶體控制器26a、26b至匯流排界面24與28以及記情體夭 統16包括被使用於開機運算等等的快閃唯讀記憶體jc。不 參照第2圖，每一個的微程式引擎22a —22f包括檢查旗 標以決定被運算於其上的可利周執行緒之仲裁器。來自、 程式引擎22a_22f的任何執行緒可以存取同步動離隨機存Λ HI體（SDRAM)控制器心、靜態隨機存取記憶體 (s喝控制器26b或者先進先出匯流排（刪）界面28 。：；ϊΐ控：器心與261)包括為了儲存未解決的記 S1# t 列° #列不是維持記憶體參考的等級， 牙疋女排έ己憶體參考以最佳化記憶體 ^ 如執行緒。沒有對於執行緒i的依賴或關執假 的，丨思體參考。微程式引擎22a一22f發佈記 夂 至記憶體控制器26a與261)。微程式弓丨擎2°2 : 釣 3體參考運算充滿記憶體子系統26a擎』二 子糸^與26b變成對於處理器12運算的瓶頸…體 ，處i U ΐ 3 ΐ :16是被本質獨立的記憶體要求所充滿 進可達二==憶體參考排序。記憶體參考排序改 j的。己隱體頻見。如下文所却 r又所况明，記憶體參考排序
546585 五、發明說明（10) 減少無效時間 有至SRAM 16b 方向於信號線 定於連接SRAM 那就是， 狀態之前。因 最高頻寬。記 的參考以致一 被使用於最小 大值可利用頻 緒。在SDRAM 存所的預先充 安排成為一奇 奇數儲存所上 存所。假如記 先充電是可能 儲存所，處理 以被使用。舉 合併於記憶體 頁不被再次開 明，與更新機 在用於標 界面28支援對 。FBUS 界面28 或者與SRAM 16b的存取一起發生的磁泡。且 的記憶體參考，在讀取與寫入之間切換電^ 上製造磁泡或無效時間，其用於等待電流穩 16b與SRAM控制器26b的導體上。 〜 驅動匯流排上電流的驅動器需要穩定於改變 此，一讀取跟著一寫入的重複週期可以降級 憶體參考排序允許處理器丨2安排對於記憶體 長串的讀取可以跟著一長串的寫入。這可以 =在管線中的無效時間而有效地達到接近最 覓參考排序協助維持平行硬體内容執行 1 6a上，參考排序允許從一儲存所至另一儲 電的隱匿。具體地，假如記憶體系統i 6a被 數儲存所與一偶數儲存所，當處理器運算於 曰ί，記憶體控制器可以開始預先充電偶數儲 憶體參考交替於奇數與偶數儲存所之間，預 的。藉由排序記憶體參考而交替存取至相反 器12改進SDRAM頻寬。此外，其他最佳化可 =而a，可以被合併的運算之合併最佳化被 子取之刖，藉由檢查位址記憶體的已開啟分 啟之開啟分頁最佳化，連接，如下文所將說 構可以被利用。 不何日守服務是被授權的中斷旗標之外，FBUs 於MAC裝置支板的每一埠的傳送與接收旗標 也包括完成從FBUS進來封包的標頭處理之控
546585 五、發明說明（11) 制器28a。控制器28a設法得到封包標頭並且完成於 1 6b中的微程式可編程序的來源/終點/協定雜湊查詢（ Hashed 1 ookup )(使用於位址平滑）。假如雜湊不能成 功地解答，封包標頭被送至處理器核心2 0用於其他處理。 F B U S界面2 8支援以下内部資料異動： FB.US單元共享匯流排SRAM ) 至/從微程式引擎。 FBUS單元（經由非公開匯流排）從SDRAM單元寫入。 FBUS單元經由MBUS ) 、 讀取至SDRAM。 FBUS 1 8是一標準工業匯流排並且包括一資料匯流排 ，例如用於位址與讀取/寫入的六十四位元寬與旁波帶控 制。使用一系列的輸入與輸出FIFOs 29a-29b，FMS界面 28提供輸入大量資料的能力。來自FIFOs 29a-29b，微程 式引擎22a-22f從接收FIFO擷取資料或者命令SDRAM控制器 26a從接收FIFO移動資料進入FBUS界面28，在接收FIFO中 資料是來自位於匯流排1 8上的裝置。經由直接記憶體存取 ’資料可以被送出經過記憶體控制器26a至SDRAM記憶體 1 6a。相似地，經由FBUS界面28，微程式引擎可以從§dram 26a移動資料至界面28，輸出至FBUS 18。 資料函數是被分配於微程式引擎22之中。對SDRAM 26a、SRAM 26b與FBUS 28的連線是經由命令要求。命令要 求可以是記憶體要求或者FBUS要求。例如，命令要求可以 從位於微程式引擎22a中的暫存器移動資料至共享資源， 例如SDRAM位置、SRAM位置，快閃記憶體或者二些MC位址 。命令被送出至每一功能單元與共享資源。然而，共享資
第15頁 546585 五、發明說明（12) 源不需要維持資料的局部緩衝。更確 取位於微程式引擎22a〜之中的P八高一 1 存 之〒们巳分配貧料。這賦子料 程式引擎22a-22f具有戶ϊ卹左敢杳钮从 ι賦亍微 n ^ u λα ^ ^ ,虿局邛存取貝枓的能力而不僅仲裁在 匯▲排上的存取與對於匯流排的風險競爭。具有此特色， 用於等待資料内部至微裎士，、肩此将邑 代私式引擎“a〜22f的拖延是零週 期。
次」t㈣匯流排30、SRAM匯流排34與SDRAM匯流排38的 貝料匯&排是有足夠頻寬而連接例如記憶體控制器“a與 的，些共旱育源以致沒有内部的瓶頸。為了避免瓶 頸，處理器12具有頻寬需求，其中每一功能單元供給至少 兩倍的内部匯流排最大頻寬。舉例而言，sdram i6a可以 運轉六十四位元寬度匯流排於八十三百萬赫兹。SRM資料 匯浞排可以具有分開的讀取與寫入匯流排，例如可以是運 轉=6百萬赫兹的_三十二位元寬度讀取匯流排以及一百六 :百萬赫故的二十二位元寬度寫入匯流排。亦即，在本 貝上，六十四位兀運轉於一百六十六百萬赫茲是實際上兩 倍SDRAM的頻寬。 核心處理器20也可以存取共享資源。核心處理器2〇具 有經由匯流排32至SDRAM控制器26a、至匯流排界面24與至 SRAM控制器26b。然而，為了存取微程式引擎22a — 22f以及 f轉位於任何微程式引擎22a —22f中的暫存器，核心處理 态20經由ASB轉譯器30跨過匯流排34而存取微程式引擎2 2a —2 2j。ASB轉譯器30可以實際上存在於FBUS界面28，但是 邏輯上是有區別的。ASB轉譯器3〇完成在FMS微程式引擎
IHI 第16頁 1〇57-3407-?ί·ρία 546585 五、發明說明（13) 移轉暫存器位置與核心處理器位址（亦即ASB匯流排）之 間的位址轉譯以便心處理器2〇可以存取屬於微程式引擎 22a-22f的暫存器。 雖然微程式引擎22a-22f可以使用暫存器組以交換資 料如以下所說明，便條式記憶體27也被提供以允許微程式 引擎22a-22f寫出資料至記憶體而作為其他微程式引擎讀 取。便條式記憶體27是連接至匯流排34。 處理器核心2 0包括精簡指令集運算（R〖sc )核心5 〇， 精簡指令集運算（RI SC )核心5 0實現於五級管線而完成一 運算元或兩運算元的單一週期位移於單一週期中，提供乘 去支援與二十二位元桶形位移支援。此R I S C核心5 0是標準 Strong ArmR的架構，但是為了效能原因而被實現於五級 |管線。處理核心2 0也包括十六仟位元組指令快取（1 6 -ki lobyte instruction cache ) 52，八仟位元組資料快 取（8-1^1(^丫1^(131&(^(：]^)54與預先擷取資料串緩衝 區（prefetch stream buffer ) 56。核心處理器2〇完成算 術運异平行於6己憶體寫入與指令擷取。核心處^器2 Q經由 ARM所定義的ASB匯流排與其他功能單元接合。ASB匯流排 是三十二位元雙向匯流排3 2。 參照第3圖’微程式引擎22a-2 2f的範例，例如微程式 引擎22f，被顯示。微程式引擎22f包括控制儲存7〇，在一 實現中，其包括1 024個三十二位元的字組之隨 憶 體（RAM) 。RAM儲存微程式（未顯示）。 .4 , ,20 , ^ 〇 , ,, , ^22f 546585 五、發明說明（14)
。控制器邏輯72包括指令解碼器73與程式計數器 (Program Counter: PC)單元72a-72d。四個微程式計數 器72a-72d是保留於硬體中。微程式引擎22f也包括内容事 件切換邏輯74。内容事件邏輯74接收來自每一個共享資源 的訊息（例如，SEQ—#—EVENT—RESPONSE ; FBI—EVENT— RESPONSE ; SRAM—EVENT—RESPONSE ; SDRAM_EVENT_ RESPONSE ;與ASB —EVENT一RESPONSE )，共享資源例如SRAM 2 6a，SDRAM 26b，或處理器核心20，控制與狀態暫存器等 等。這些訊息提供被要求的功能是否已經完成的資訊。基
於由執行緒所要求的功能是否已經完成與用信號通知完 成’執行緒需要等待該完成信號，以及假如執行緒被賦予 運异的能力’接著執行緒被放置於可適用執行緒名冊中 (未顯示）。微程式引擎22f可以具有四個可適用執行緒 的最大值。 除了局部至執行中的執行緒的事件信號之外，微程式 弓^擎22a = 22f利用總體的信號發送狀態。具有信號發送狀 1’9執^中的執行緒可以播送信號狀態至所有的微程式引 擎22& 2例如接收要求可適用（Receive Request
Available: Rpa n ^ ^ …上… q 斑所有執行在微程式引擎22^22[中的任何 ^、、，此μ叮、、可以7刀支於這些信號發送狀態上。這竑传於 0 ^ ^ 破使用U決定貧源的可適用性或者是否資、％ 是到期而可以服務。 4 6貝原 你丨Φ合===輯74具有對於四個執行緒的仲裁。在一實祢 疋揭環賽機制。其他技術可以被使用，包括優 546585 五、發明說明（15) $ ^排序或者權重公正排序。微程式引擎22f也包括執行 益資料路從76 (execution box data path)，執行盒資 料路仏76包括异術邏輯單元（arithmetic logic unit: )與一般用途暫存器組（generai -pUrp0Se
Set ) 76b。ALU 76a如同移位函數般地完成算術 輯函數。暫存器組76b具有相當大數目的一般用途暫 $為。在一實施例中，在第一儲存*Bank A中有六十四個 二般=途暫存器以及六十四個在第二儲存所Bank β中。一
般用迷暫存器是被開窗以至於它們是相對地與絕對地可尋 址的。 π 权式引擎22 f也包括寫入移轉暫存器堆疊78與讀取 ，存器堆疊8〇。這些暫存器78與8{)也是被開窗以至於 i;::對地與絕對地可尋址的。寫入移轉暫存器堆疊78 !堆二二資料，源是被找出。相似地，讀取移轉暫存 生戈p: $疋？於從共旱貪源傳回資料。與資料到達同時發 i ϊ ί ί哭^例如SRAM控制器26a ’ sdram控制器_或 仲裁=74 °° 1的各自共旱貝源之化號事件將被提供至事件 ϊΐ』韓ί;接著改變資料是可適用或已經被送出的執 儲存所78與80兩者是經過資料路徑而被 盒（EB〇x)76。在一實施例中， π具有，、十四個暫存器以及寫入移轉 ，智子 暫存器。 f存时具有/、丁四個 =照第4圖，微程式引擎資料路徑 (5一stage micro 土 Hne ) 82。 儇吕線 此&線包括微指令字組
1057-3407-Pi-ptd 546585 五、發明說明（16) 的查詢82a，暫存器列位址的形成…，從暫 το讀取82c，ALU移位或比較運算82d，與結 ^ < 寫回82e。藉由提供寫回資料旁路進入ALu/移位單I态= ^由假㈣存器是實現為暫存器列（而非ram)，微^ 式引擎22f可以完成同時發生的暫存器 完全地隱藏寫入運算。 、/、馬入’其
SDR二界，a提供一信號回到要求微程式引擎於讀 取上其彳示不疋否同位錯誤發生於讀取要求上。微裎$引 擎微程式碼是作為當微程式引擎使 ςηΡΛΜ 1 fi〇 - ^ m ^八引参便用任何傳回貢料時檢查 S—DRAM 16“貝取同位旗標。根據檢查旗標，假如它是被設
早上:：支的動作清除它。同位旗標只有當SDRAM
Ua被γ檢查的能力，以及SDRAM…是同位保護時才被 =丄微程式引擎22與PCI單元“是報告同位錯誤的僅有 。因此’假如處理器核心20或FIFO 18需要同位保 °微私式引擎協助該要求。微程式引擎22a-22f支援狀 況分支。 蒼照第5圖’顯示用於算術邏輯單元指令的格式。微 壬工'引擎22支援各種各樣的指令集。指 術:算=完成AU運算於-或兩運算元並且放置結果至終 •占存為，以及根據運算的結果而更新所有ALU狀況碼。 •在内容調換期間，狀況碼是遺失的。當運算碼位元 2 8 · 2 7是1 : 1時，指令是雙倍移位指令。 一 指令集包括雙倍移位指令，即DBL —SHF，其序連兩長 字組（即兩個三十二位元字組）與移位結果並且儲存結果
546585 五、發明說明（17) 作為長字組。在雙倍移位指令中，具有仏 "left rotate (否則零值數量意味著間接的移位/值 方A-op移位進入下方B-op。DBL —SHF指令載入三+ _ 長字組至終點暫存器，三十二位長一一疋 # -伽R、富管-, 诅兀长子組疋糟由序連Α運 异兀/、B運f 7L —起，右移位特定數量的六十四位， 以及儲存下方的三十二位元而被構成。 里 雙倍移位指令的格式是： dbl_shf[dest—reg， A_operand， B—〇perand， A 一 op —shf_cntl]，其中每一攔位是完整地說明於下文中。 n dest_reg”攔位代表終點，即一個絕對或 的暫存器名稱。 ^奋相關 即五 A一operand攔位代表内容相關的暫存器名稱 位元全部為零的中間資料。 即五 B —operand ’攔位代表内容相關的暫存器名稱 位元全部為零的中間資料。 A —op —shf — cnt 1π欄位代表從一至六十四的右移位 值。 經由例子，假如a = 〇x87654321與b = 0xFEDCBA98，然後 dbl一shf [c，a，b，>>12]儲存0x321FEDCB 於c 中。 、 雖然本發明已以較佳實施例揭露如上，然其並非用以 限定本發明，任何熟習此技藝者，在不脫離本發明之精神 和範圍内，當可作更動與潤飾，因此本發明之保護範圍當 視後附之申請專利範圍所界定者為準。 田

Claims (1)

  1. 546585 _案號89117912 弘年4月知日 修正方_ 六、申請專利範圍 、 1 . 一種運作處理器的方法，包括： 序連第一字組與第二字組以製造中介結果； 移位該中介結果根據具體指定移位數量；以及 儲存該已移位中介結果於第三字組中。 2. 如申請專利範圍第1項所述之方法，其中該第一字 組與該第二字組與該第三字組是三十二位元字組。 3. 如申請專利範圍第1項所述之方法，其中該中介結 果是六十四位元字組。 4. 如申請專利範圍第1項所述之方法，其中移位包括 止;'“ 爻备移位。 八:. 夂、切 5 .如申請專利範圍第4項所述之方法，其中該具體指 一二 定移位數量是在一運算元中。 ::¾ 6.如申請專利範圍第4項所述之方法，其中該具體指 ζ定移位數量是在一與三十一之間的數值。 7.如申請專利範圍第4項所述之方法，其中該具體指 ‘暴移位數量是包含於該第一字組的下方五位元中的數值。 4旦 :之 8. —種電腦程式產品’可於一貧訊載體上貫施’該電 腦程式產品可操作致使資料處理裝置執行下列動作： 用於序連第一字組與第二字組以製造中介結果的一指 令； 移位該中介結果跟據具體指定數量；以及 儲存該已移位中介結果於第三字組中。 9 ·如申請專利範圍第8項所述之電腦程式產品，其中 該第一字組與該第二字組與該第三字組是三十二位元字 組0
    1057-3407-PFl.ptc 第22頁 546585 _案號89117912_年月日__ 六、申請專利範圍 1 0.如申請專利範圍第8項所述之電腦程式產品，其中 該中介結果是六十四位元字組。 11.如申請專利範圍第8項所述之電腦程式產品，其中 移位包括右移位。 1 2.如申請專利範圍第1 1項所述之電腦程式產品，其 中該具體指定數量是在一運算元中。 1 3.如申請專利範圍第1 1項所述之電腦程式產品，其 中該具體指定數量是在一與三十一之間的數值。 1 4.如申請專利範圍第1 1項所述之電腦程式產品，其 中該具體指定數量是包含於該第一字組的下方五位元中的 數值。
    1057-3407-PFl.ptc 第23頁
TW089117912A 1999-09-01 2000-10-18 Method of operating a processor and computer program product TW546585B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US15196199P 1999-09-01 1999-09-01

Publications (1)

Publication Number Publication Date
TW546585B true TW546585B (en) 2003-08-11

Family

ID=22540994

Family Applications (11)

Application Number Title Priority Date Filing Date
TW089117903A TW559729B (en) 1999-09-01 2000-09-01 Instruction for multithreaded parallel processor
TW089117911A TW548584B (en) 1999-09-01 2000-10-18 Fast write instruction for micro engine used in multithreaded parallel processor architecture
TW089117905A TW569133B (en) 1999-09-01 2000-10-18 Branch instruction for processor
TW089117901A TWI220732B (en) 1999-09-01 2000-10-18 Local register instruction for micro engine used in multithreaded parallel processor architecture
TW089117910A TW486667B (en) 1999-09-01 2000-10-18 Memory reference instructions for micro engine used in multithreaded parallel processor architecture
TW089117900A TW486666B (en) 1999-09-01 2000-10-18 Register set used in multithreaded parallel processor architecture
TW089117907A TW594562B (en) 1999-09-01 2000-10-18 Branch instruction for processor
TW089117912A TW546585B (en) 1999-09-01 2000-10-18 Method of operating a processor and computer program product
TW089117902A TW571239B (en) 1999-09-01 2000-10-18 Branch instruction for multithreaded processor
TW089117906A TWI221251B (en) 1999-09-01 2000-10-18 Branch instruction for processor
TW089117904A TW475148B (en) 1999-09-01 2000-10-18 Branch instruction for processor architecture

Family Applications Before (7)

Application Number Title Priority Date Filing Date
TW089117903A TW559729B (en) 1999-09-01 2000-09-01 Instruction for multithreaded parallel processor
TW089117911A TW548584B (en) 1999-09-01 2000-10-18 Fast write instruction for micro engine used in multithreaded parallel processor architecture
TW089117905A TW569133B (en) 1999-09-01 2000-10-18 Branch instruction for processor
TW089117901A TWI220732B (en) 1999-09-01 2000-10-18 Local register instruction for micro engine used in multithreaded parallel processor architecture
TW089117910A TW486667B (en) 1999-09-01 2000-10-18 Memory reference instructions for micro engine used in multithreaded parallel processor architecture
TW089117900A TW486666B (en) 1999-09-01 2000-10-18 Register set used in multithreaded parallel processor architecture
TW089117907A TW594562B (en) 1999-09-01 2000-10-18 Branch instruction for processor

Family Applications After (3)

Application Number Title Priority Date Filing Date
TW089117902A TW571239B (en) 1999-09-01 2000-10-18 Branch instruction for multithreaded processor
TW089117906A TWI221251B (en) 1999-09-01 2000-10-18 Branch instruction for processor
TW089117904A TW475148B (en) 1999-09-01 2000-10-18 Branch instruction for processor architecture

Country Status (10)

Country Link
US (1) US7421572B1 (zh)
EP (7) EP1236092A4 (zh)
CN (7) CN1254739C (zh)
AT (2) ATE475930T1 (zh)
AU (11) AU7099000A (zh)
CA (7) CA2383526A1 (zh)
DE (2) DE60044752D1 (zh)
HK (8) HK1046049A1 (zh)
TW (11) TW559729B (zh)
WO (8) WO2001018646A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI652578B (zh) 2016-12-20 2019-03-01 聯發科技股份有限公司 複數個執行緒的記憶體存取方法及系統

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7546444B1 (en) 1999-09-01 2009-06-09 Intel Corporation Register set used in multithreaded parallel processor architecture
US7681018B2 (en) 2000-08-31 2010-03-16 Intel Corporation Method and apparatus for providing large register address space while maximizing cycletime performance for a multi-threaded register file set
US7292586B2 (en) * 2001-03-30 2007-11-06 Nokia Inc. Micro-programmable protocol packet parser and encapsulator
US6785793B2 (en) 2001-09-27 2004-08-31 Intel Corporation Method and apparatus for memory access scheduling to reduce memory access latency
WO2003030012A1 (en) * 2001-09-28 2003-04-10 Tidal Networks, Inc. Multi-threaded packet processing engine for stateful packet pro cessing
US7069442B2 (en) * 2002-03-29 2006-06-27 Intel Corporation System and method for execution of a secured environment initialization instruction
US7437724B2 (en) * 2002-04-03 2008-10-14 Intel Corporation Registers for data transfers
GB2409062C (en) 2003-12-09 2007-12-11 Advanced Risc Mach Ltd Aliasing data processing registers
US7027062B2 (en) * 2004-02-27 2006-04-11 Nvidia Corporation Register based queuing for texture requests
US9038070B2 (en) 2004-09-14 2015-05-19 Synopsys, Inc. Debug in a multicore architecture
GB0420442D0 (en) * 2004-09-14 2004-10-20 Ignios Ltd Debug in a multicore architecture
SE0403128D0 (sv) * 2004-12-22 2004-12-22 Xelerated Ab A method for a processor, and a processor
US8028295B2 (en) 2005-09-30 2011-09-27 Intel Corporation Apparatus, system, and method for persistent user-level thread
US7882284B2 (en) * 2007-03-26 2011-02-01 Analog Devices, Inc. Compute unit with an internal bit FIFO circuit
US7991967B2 (en) * 2007-06-29 2011-08-02 Microsoft Corporation Using type stability to facilitate contention management
US9384003B2 (en) * 2007-10-23 2016-07-05 Texas Instruments Incorporated Determining whether a branch instruction is predicted based on a capture range of a second instruction
US9207968B2 (en) * 2009-11-03 2015-12-08 Mediatek Inc. Computing system using single operating system to provide normal security services and high security services, and methods thereof
CN101950277B (zh) * 2010-09-13 2012-04-25 青岛海信信芯科技有限公司 用于微控制单元的数据传输方法与装置以及数据传输系统
GB2486737B (en) * 2010-12-24 2018-09-19 Qualcomm Technologies Int Ltd Instruction execution
US8880851B2 (en) * 2011-04-07 2014-11-04 Via Technologies, Inc. Microprocessor that performs X86 ISA and arm ISA machine language program instructions by hardware translation into microinstructions executed by common execution pipeline
US8645618B2 (en) * 2011-07-14 2014-02-04 Lsi Corporation Flexible flash commands
CN104011652B (zh) 2011-12-30 2017-10-27 英特尔公司 打包选择处理器、方法、系统和指令
CN102833336A (zh) * 2012-08-31 2012-12-19 河海大学 分散分布式信息采集与并发处理系统中数据分包处理方法
US10140129B2 (en) * 2012-12-28 2018-11-27 Intel Corporation Processing core having shared front end unit
CN103186438A (zh) * 2013-04-02 2013-07-03 浪潮电子信息产业股份有限公司 一种提高磁盘阵列数据重构效率的方法
CN103226328B (zh) * 2013-04-21 2015-06-24 中国矿业大学(北京) 采集次数控制模式下的多线程数据采集系统同步控制方法
US20150127927A1 (en) * 2013-11-01 2015-05-07 Qualcomm Incorporated Efficient hardware dispatching of concurrent functions in multicore processors, and related processor systems, methods, and computer-readable media
KR102254099B1 (ko) 2014-05-19 2021-05-20 삼성전자주식회사 메모리 스와핑 처리 방법과 이를 적용하는 호스트 장치, 스토리지 장치 및 데이터 처리 시스템
CN103984235B (zh) * 2014-05-27 2016-05-11 湖南大学 基于c/s结构的空间机械臂控制系统软件架构及构建方法
US20160381050A1 (en) 2015-06-26 2016-12-29 Intel Corporation Processors, methods, systems, and instructions to protect shadow stacks
US10394556B2 (en) 2015-12-20 2019-08-27 Intel Corporation Hardware apparatuses and methods to switch shadow stack pointers
US10430580B2 (en) 2016-02-04 2019-10-01 Intel Corporation Processor extensions to protect stacks during ring transitions
DK3812900T3 (da) 2016-12-31 2024-02-12 Intel Corp Systemer, fremgangsmåder og apparater til heterogen beregning
US10387037B2 (en) 2016-12-31 2019-08-20 Intel Corporation Microarchitecture enabling enhanced parallelism for sparse linear algebra operations having write-to-read dependencies
CN107329812B (zh) * 2017-06-09 2018-07-06 腾讯科技（深圳）有限公司 一种运行协程的方法和装置
CN112463327B (zh) * 2020-11-25 2023-01-31 海光信息技术股份有限公司 逻辑线程快速切换的方法、装置、cpu芯片及服务器
TWI769080B (zh) * 2021-09-17 2022-06-21 瑞昱半導體股份有限公司 用於同步動態隨機存取記憶體之控制模組及其控制方法
US20230205869A1 (en) * 2021-12-23 2023-06-29 Intel Corporation Efficient exception handling in trusted execution environments

Family Cites Families (140)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3373408A (en) 1965-04-16 1968-03-12 Rca Corp Computer capable of switching between programs without storage and retrieval of the contents of operation registers
US3478322A (en) 1967-05-23 1969-11-11 Ibm Data processor employing electronically changeable control storage
US3577189A (en) * 1969-01-15 1971-05-04 Ibm Apparatus and method in a digital computer for allowing improved program branching with branch anticipation reduction of the number of branches, and reduction of branch delays
BE795789A (fr) 1972-03-08 1973-06-18 Burroughs Corp Microprogramme comportant une micro-instruction de recouvrement
US3881173A (en) 1973-05-14 1975-04-29 Amdahl Corp Condition code determination and data processing
IT986411B (it) 1973-06-05 1975-01-30 Olivetti E C Spa Sistema per trasferire il control lo delle elaborazioni da un primo livello prioritario ad un secondo livello prioritario
FR2253415A5 (zh) 1973-12-04 1975-06-27 Cii
US3913074A (en) 1973-12-18 1975-10-14 Honeywell Inf Systems Search processing apparatus
US4130890A (en) 1977-06-08 1978-12-19 Itt Industries, Inc. Integrated DDC memory with bitwise erase
US4392758A (en) 1978-05-22 1983-07-12 International Business Machines Corporation Underscore erase
JPS56164464A (en) 1980-05-21 1981-12-17 Tatsuo Nogi Parallel processing computer
US4400770A (en) 1980-11-10 1983-08-23 International Business Machines Corporation Cache synonym detection and handling means
CA1179069A (en) 1981-04-10 1984-12-04 Yasushi Fukunaga Data transmission apparatus for a multiprocessor system
US4471426A (en) * 1981-07-02 1984-09-11 Texas Instruments Incorporated Microcomputer which fetches two sets of microcode bits at one time
US4454595A (en) 1981-12-23 1984-06-12 Pitney Bowes Inc. Buffer for use with a fixed disk controller
US4477872A (en) 1982-01-15 1984-10-16 International Business Machines Corporation Decode history table for conditional branch instructions
US4569016A (en) 1983-06-30 1986-02-04 International Business Machines Corporation Mechanism for implementing one machine cycle executable mask and rotate instructions in a primitive instruction set computing system
JPS6014338A (ja) * 1983-06-30 1985-01-24 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 計算機システムにおける分岐機構
US4606025A (en) 1983-09-28 1986-08-12 International Business Machines Corp. Automatically testing a plurality of memory arrays on selected memory array testers
US4808988A (en) 1984-04-13 1989-02-28 Megatek Corporation Digital vector generator for a graphic display system
US4868735A (en) 1984-05-08 1989-09-19 Advanced Micro Devices, Inc. Interruptible structured microprogrammed sixteen-bit address sequence controller
US4742451A (en) 1984-05-21 1988-05-03 Digital Equipment Corporation Instruction prefetch system for conditional branch instruction for central processor unit
US5187800A (en) 1985-01-04 1993-02-16 Sun Microsystems, Inc. Asynchronous pipelined data processing system
US5045995A (en) 1985-06-24 1991-09-03 Vicom Systems, Inc. Selective operation of processing elements in a single instruction multiple data stream (SIMD) computer system
US4755966A (en) 1985-06-28 1988-07-05 Hewlett-Packard Company Bidirectional branch prediction and optimization
US4754398A (en) * 1985-06-28 1988-06-28 Cray Research, Inc. System for multiprocessor communication using local and common semaphore and information registers
US4777587A (en) 1985-08-30 1988-10-11 Advanced Micro Devices, Inc. System for processing single-cycle branch instruction in a pipeline having relative, absolute, indirect and trap addresses
US4847755A (en) 1985-10-31 1989-07-11 Mcc Development, Ltd. Parallel processing method and apparatus for increasing processing throughout by parallel processing low level instructions having natural concurrencies
US5021945A (en) 1985-10-31 1991-06-04 Mcc Development, Ltd. Parallel processor system for processing natural concurrencies and method therefor
US4745544A (en) 1985-12-12 1988-05-17 Texas Instruments Incorporated Master/slave sequencing processor with forced I/O
US4724521A (en) * 1986-01-14 1988-02-09 Veri-Fone, Inc. Method for operating a local terminal to execute a downloaded application program
US5297260A (en) 1986-03-12 1994-03-22 Hitachi, Ltd. Processor having a plurality of CPUS with one CPU being normally connected to common bus
US5170484A (en) 1986-09-18 1992-12-08 Digital Equipment Corporation Massively parallel array processing system
US4992934A (en) 1986-12-15 1991-02-12 United Technologies Corporation Reduced instruction set computing apparatus and methods
US5073864A (en) 1987-02-10 1991-12-17 Davin Computer Corporation Parallel string processor and method for a minicomputer
US4866664A (en) 1987-03-09 1989-09-12 Unisys Corporation Intercomputer communication control apparatus & method
US5142683A (en) 1987-03-09 1992-08-25 Unisys Corporation Intercomputer communication control apparatus and method
US4816913A (en) 1987-11-16 1989-03-28 Technology, Inc., 64 Pixel interpolation circuitry as for a video signal processor
US5189636A (en) 1987-11-16 1993-02-23 Intel Corporation Dual mode combining circuitry
US5055999A (en) * 1987-12-22 1991-10-08 Kendall Square Research Corporation Multiprocessor digital data processing system
US5220669A (en) * 1988-02-10 1993-06-15 International Business Machines Corporation Linkage mechanism for program isolation
DE68913629T2 (de) 1988-03-14 1994-06-16 Unisys Corp Satzverriegelungsprozessor für vielfachverarbeitungsdatensystem.
US5056015A (en) 1988-03-23 1991-10-08 Du Pont Pixel Systems Limited Architectures for serial or parallel loading of writable control store
US5165025A (en) 1988-10-06 1992-11-17 Lass Stanley E Interlacing the paths after a conditional branch like instruction
US5202972A (en) 1988-12-29 1993-04-13 International Business Machines Corporation Store buffer apparatus in a multiprocessor system
US5155854A (en) 1989-02-03 1992-10-13 Digital Equipment Corporation System for arbitrating communication requests using multi-pass control unit based on availability of system resources
US5155831A (en) 1989-04-24 1992-10-13 International Business Machines Corporation Data processing system with fast queue store interposed between store-through caches and a main memory
US5113516A (en) 1989-07-31 1992-05-12 North American Philips Corporation Data repacker having controlled feedback shifters and registers for changing data format
US5168555A (en) 1989-09-06 1992-12-01 Unisys Corporation Initial program load control
US5263169A (en) 1989-11-03 1993-11-16 Zoran Corporation Bus arbitration and resource management for concurrent vector signal processor architecture
DE3942977A1 (de) 1989-12-23 1991-06-27 Standard Elektrik Lorenz Ag Verfahren zum wiederherstellen der richtigen zellfolge, insbesondere in einer atm-vermittlungsstelle, sowie ausgangseinheit hierfuer
US5544337A (en) 1989-12-29 1996-08-06 Cray Research, Inc. Vector processor having registers for control by vector resisters
US5247671A (en) 1990-02-14 1993-09-21 International Business Machines Corporation Scalable schedules for serial communications controller in data processing systems
JPH0799812B2 (ja) 1990-03-26 1995-10-25 株式会社グラフイックス・コミュニケーション・テクノロジーズ 信号符号化装置および信号復号化装置、並びに信号符号化復号化装置
US5390329A (en) 1990-06-11 1995-02-14 Cray Research, Inc. Responding to service requests using minimal system-side context in a multiprocessor environment
JPH0454652A (ja) * 1990-06-25 1992-02-21 Nec Corp マイクロコンピュータ
EP0463973A3 (en) * 1990-06-29 1993-12-01 Digital Equipment Corp Branch prediction in high performance processor
US5432918A (en) 1990-06-29 1995-07-11 Digital Equipment Corporation Method and apparatus for ordering read and write operations using conflict bits in a write queue
US5347648A (en) 1990-06-29 1994-09-13 Digital Equipment Corporation Ensuring write ordering under writeback cache error conditions
US5404482A (en) 1990-06-29 1995-04-04 Digital Equipment Corporation Processor and method for preventing access to a locked memory block by recording a lock in a content addressable memory with outstanding cache fills
DE4129614C2 (de) * 1990-09-07 2002-03-21 Hitachi Ltd System und Verfahren zur Datenverarbeitung
JP2508907B2 (ja) * 1990-09-18 1996-06-19 日本電気株式会社 遅延分岐命令の制御方式
JPH06502033A (ja) 1990-10-19 1994-03-03 クレイ・リサーチ・インコーポレイテッド スカラブル　パラレル　ベクトル　コンピュータシステム
US5367678A (en) 1990-12-06 1994-11-22 The Regents Of The University Of California Multiprocessor system having statically determining resource allocation schedule at compile time and the using of static schedule with processor signals to control the execution time dynamically
US5394530A (en) 1991-03-15 1995-02-28 Nec Corporation Arrangement for predicting a branch target address in the second iteration of a short loop
EP0522513A2 (en) * 1991-07-09 1993-01-13 Hughes Aircraft Company High speed parallel microcode program controller
US5247675A (en) * 1991-08-09 1993-09-21 International Business Machines Corporation Preemptive and non-preemptive scheduling and execution of program threads in a multitasking operating system
US5255239A (en) 1991-08-13 1993-10-19 Cypress Semiconductor Corporation Bidirectional first-in-first-out memory device with transparent and user-testable capabilities
US5623489A (en) 1991-09-26 1997-04-22 Ipc Information Systems, Inc. Channel allocation system for distributed digital switching network
US5392412A (en) 1991-10-03 1995-02-21 Standard Microsystems Corporation Data communication controller for use with a single-port data packet buffer
US5392391A (en) 1991-10-18 1995-02-21 Lsi Logic Corporation High performance graphics applications controller
DE69231957T2 (de) 1991-10-21 2002-04-04 Toshiba Kawasaki Kk Hochgeschwindigkeitsprozessor zum fähiger Abhandeln mehrerer Unterbrechungen
US5452437A (en) 1991-11-18 1995-09-19 Motorola, Inc. Methods of debugging multiprocessor system
US5357617A (en) 1991-11-22 1994-10-18 International Business Machines Corporation Method and apparatus for substantially concurrent multiple instruction thread processing by a single pipeline processor
US5442797A (en) 1991-12-04 1995-08-15 Casavant; Thomas L. Latency tolerant risc-based multiple processor with event driven locality managers resulting from variable tagging
JP2823767B2 (ja) 1992-02-03 1998-11-11 松下電器産業株式会社 レジスタファイル
KR100309566B1 (ko) 1992-04-29 2001-12-15 리패치 파이프라인프로세서에서다중명령어를무리짓고,그룹화된명령어를동시에발행하고,그룹화된명령어를실행시키는방법및장치
US5459842A (en) 1992-06-26 1995-10-17 International Business Machines Corporation System for combining data from multiple CPU write requests via buffers and using read-modify-write operation to write the combined data to the memory
DE4223600C2 (de) 1992-07-17 1994-10-13 Ibm Mehrprozessor-Computersystem und Verfahren zum Übertragen von Steuerinformationen und Dateninformation zwischen wenigstens zwei Prozessoreinheiten eines Computersystems
US5274770A (en) 1992-07-29 1993-12-28 Tritech Microelectronics International Pte Ltd. Flexible register-based I/O microcontroller with single cycle instruction execution
US5442756A (en) * 1992-07-31 1995-08-15 Intel Corporation Branch prediction and resolution apparatus for a superscalar computer processor
US5692167A (en) * 1992-07-31 1997-11-25 Intel Corporation Method for verifying the correct processing of pipelined instructions including branch instructions and self-modifying code in a microprocessor
US5463746A (en) 1992-10-30 1995-10-31 International Business Machines Corp. Data processing system having prediction by using an embedded guess bit of remapped and compressed opcodes
US5481683A (en) * 1992-10-30 1996-01-02 International Business Machines Corporation Super scalar computer architecture using remand and recycled general purpose register to manage out-of-order execution of instructions
US5428779A (en) * 1992-11-09 1995-06-27 Seiko Epson Corporation System and method for supporting context switching within a multiprocessor system having functional blocks that generate state programs with coded register load instructions
US5450603A (en) 1992-12-18 1995-09-12 Xerox Corporation SIMD architecture with transfer register or value source circuitry connected to bus
ATE188559T1 (de) 1992-12-23 2000-01-15 Centre Electron Horloger Multi-tasking-steuerungsgerät mit geringem energieverbrauch
US5404464A (en) 1993-02-11 1995-04-04 Ast Research, Inc. Bus control system and method that selectively generate an early address strobe
US5448702A (en) 1993-03-02 1995-09-05 International Business Machines Corporation Adapters with descriptor queue management capability
US6311286B1 (en) 1993-04-30 2001-10-30 Nec Corporation Symmetric multiprocessing system with unified environment and distributed system functions
WO1994027216A1 (en) 1993-05-14 1994-11-24 Massachusetts Institute Of Technology Multiprocessor coupling system with integrated compile and run time scheduling for parallelism
CA2122182A1 (en) 1993-05-20 1994-11-21 Rene Leblanc Method for rapid prototyping of programming problems
US5363448A (en) * 1993-06-30 1994-11-08 United Technologies Automotive, Inc. Pseudorandom number generation and cryptographic authentication
CA2107299C (en) 1993-09-29 1997-02-25 Mehrad Yasrebi High performance machine for switched communications in a heterogenous data processing network gateway
US5446736A (en) 1993-10-07 1995-08-29 Ast Research, Inc. Method and apparatus for connecting a node to a wireless network using a standard protocol
DE69415126T2 (de) 1993-10-21 1999-07-08 Sun Microsystems Inc Gegenflusspipelineprozessor
EP0650117B1 (en) 1993-10-21 2002-04-10 Sun Microsystems, Inc. Counterflow pipeline
TW261676B (zh) * 1993-11-02 1995-11-01 Motorola Inc
US5450351A (en) 1993-11-19 1995-09-12 International Business Machines Corporation Content addressable memory implementation with random access memory
US6079014A (en) * 1993-12-02 2000-06-20 Intel Corporation Processor that redirects an instruction fetch pipeline immediately upon detection of a mispredicted branch while committing prior instructions to an architectural state
US5487159A (en) 1993-12-23 1996-01-23 Unisys Corporation System for processing shift, mask, and merge operations in one instruction
DE69420540T2 (de) * 1994-01-03 2000-02-10 Intel Corp Verfahren und Vorrichtung zum Implementieren eines vierstufigen Verzweigungsauflosungssystem in einem Rechnerprozessor
US5490204A (en) 1994-03-01 1996-02-06 Safco Corporation Automated quality assessment system for cellular networks
US5659722A (en) * 1994-04-28 1997-08-19 International Business Machines Corporation Multiple condition code branching system in a multi-processor environment
US5542088A (en) 1994-04-29 1996-07-30 Intergraph Corporation Method and apparatus for enabling control of task execution
US5544236A (en) 1994-06-10 1996-08-06 At&T Corp. Access to unsubscribed features
US5574922A (en) 1994-06-17 1996-11-12 Apple Computer, Inc. Processor with sequences of processor instructions for locked memory updates
FR2722041B1 (fr) 1994-06-30 1998-01-02 Samsung Electronics Co Ltd Decodeur de huffman
US5655132A (en) * 1994-08-08 1997-08-05 Rockwell International Corporation Register file with multi-tasking support
US5640538A (en) 1994-08-22 1997-06-17 Adaptec, Inc. Programmable timing mark sequencer for a disk drive
US5717760A (en) * 1994-11-09 1998-02-10 Channel One Communications, Inc. Message protection system and method
JP3725547B2 (ja) * 1994-12-02 2005-12-14 ヒュンダイ エレクトロニクス アメリカ インコーポレイテッド 限定ラン分岐予測
US5610864A (en) 1994-12-23 1997-03-11 Micron Technology, Inc. Burst EDO memory device with maximized write cycle timing
US5550816A (en) 1994-12-29 1996-08-27 Storage Technology Corporation Method and apparatus for virtual switching
US5649157A (en) 1995-03-30 1997-07-15 Hewlett-Packard Co. Memory controller with priority queues
US5592622A (en) 1995-05-10 1997-01-07 3Com Corporation Network intermediate system with message passing architecture
JP3130446B2 (ja) * 1995-05-10 2001-01-31 松下電器産業株式会社 プログラム変換装置及びプロセッサ
US5541920A (en) 1995-06-15 1996-07-30 Bay Networks, Inc. Method and apparatus for a delayed replace mechanism for a streaming packet modification engine
KR0180169B1 (ko) * 1995-06-30 1999-05-01 배순훈 가변길이 부호기
US5613071A (en) 1995-07-14 1997-03-18 Intel Corporation Method and apparatus for providing remote memory access in a distributed memory multiprocessor system
US5933627A (en) 1996-07-01 1999-08-03 Sun Microsystems Thread switch on blocked load or store using instruction thread field
US6061711A (en) * 1996-08-19 2000-05-09 Samsung Electronics, Inc. Efficient context saving and restoring in a multi-tasking computing system environment
US6058465A (en) * 1996-08-19 2000-05-02 Nguyen; Le Trong Single-instruction-multiple-data processing in a multimedia signal processor
EP1291765B1 (en) * 1996-08-27 2009-12-30 Panasonic Corporation Multithreaded processor for processing multiple instruction streams independently of each other by flexibly controlling throughput in each instruction stream
US5951679A (en) * 1996-10-31 1999-09-14 Texas Instruments Incorporated Microprocessor circuits, systems, and methods for issuing successive iterations of a short backward branch loop in a single cycle
US5857104A (en) 1996-11-26 1999-01-05 Hewlett-Packard Company Synthetic dynamic branch prediction
US6088788A (en) * 1996-12-27 2000-07-11 International Business Machines Corporation Background completion of instruction and associated fetch request in a multithread processor
US6029228A (en) * 1996-12-31 2000-02-22 Texas Instruments Incorporated Data prefetching of a load target buffer for post-branch instructions based on past prediction accuracy's of branch predictions
DE69841526D1 (de) * 1997-03-04 2010-04-15 Panasonic Corp Zur effizienten Ausführung vieler asynchronen Ereignisaufgaben geeigneter Prozessor
US5835705A (en) * 1997-03-11 1998-11-10 International Business Machines Corporation Method and system for performance per-thread monitoring in a multithreaded processor
US5996068A (en) * 1997-03-26 1999-11-30 Lucent Technologies Inc. Method and apparatus for renaming registers corresponding to multiple thread identifications
US5907702A (en) * 1997-03-28 1999-05-25 International Business Machines Corporation Method and apparatus for decreasing thread switch latency in a multithread processor
US6009515A (en) * 1997-05-30 1999-12-28 Sun Microsystems, Inc. Digital data processing system including efficient arrangement to support branching within trap shadows
GB2326253A (en) * 1997-06-10 1998-12-16 Advanced Risc Mach Ltd Coprocessor data access control
US6385720B1 (en) * 1997-07-14 2002-05-07 Matsushita Electric Industrial Co., Ltd. Branch prediction method and processor using origin information, relative position information and history information
US6243735B1 (en) * 1997-09-01 2001-06-05 Matsushita Electric Industrial Co., Ltd. Microcontroller, data processing system and task switching control method
US5926646A (en) * 1997-09-11 1999-07-20 Advanced Micro Devices, Inc. Context-dependent memory-mapped registers for transparent expansion of a register file
UA55489C2 (uk) * 1997-10-07 2003-04-15 Каналь+ Сосьєте Анонім Пристрій для багатопотокової обробки даних (варіанти)
US6567839B1 (en) * 1997-10-23 2003-05-20 International Business Machines Corporation Thread switch control in a multithreaded processor system
US6560629B1 (en) * 1998-10-30 2003-05-06 Sun Microsystems, Inc. Multi-thread processing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI652578B (zh) 2016-12-20 2019-03-01 聯發科技股份有限公司 複數個執行緒的記憶體存取方法及系統

Also Published As

Publication number Publication date
CN1254739C (zh) 2006-05-03
EP1236097A1 (en) 2002-09-04
AU7342900A (en) 2001-03-26
EP1236097A4 (en) 2006-08-02
WO2001016713A1 (en) 2001-03-08
TW548584B (en) 2003-08-21
WO2001016758A2 (en) 2001-03-08
HK1046566A1 (zh) 2003-01-17
WO2001016714A9 (en) 2002-09-12
CN1387640A (zh) 2002-12-25
AU7101200A (en) 2001-03-26
CN1387642A (zh) 2002-12-25
EP1236088B1 (en) 2008-05-21
TWI220732B (en) 2004-09-01
CA2383528C (en) 2008-06-17
CN1184562C (zh) 2005-01-12
CA2383532A1 (en) 2001-03-08
WO2001016722A1 (en) 2001-03-08
EP1242867A4 (en) 2008-07-30
HK1049902A1 (en) 2003-05-30
AU7340700A (en) 2001-03-26
AU7099000A (en) 2001-03-26
TW569133B (en) 2004-01-01
HK1051728A1 (en) 2003-08-15
WO2001018646A1 (en) 2001-03-15
CN1271513C (zh) 2006-08-23
CA2386558C (en) 2010-03-09
WO2001016715A9 (en) 2002-09-12
EP1236094A4 (en) 2006-04-19
TW475148B (en) 2002-02-01
TW486667B (en) 2002-05-11
EP1236092A4 (en) 2006-07-26
EP1236093A1 (en) 2002-09-04
WO2001018646A9 (en) 2002-09-12
HK1046565A1 (zh) 2003-01-17
EP1242867A2 (en) 2002-09-25
EP1236094B1 (en) 2010-07-28
TW559729B (en) 2003-11-01
AU7098700A (en) 2001-03-26
DE60038976D1 (de) 2008-07-03
EP1236094A1 (en) 2002-09-04
CA2383526A1 (en) 2001-03-15
CN100351781C (zh) 2007-11-28
CN100342326C (zh) 2007-10-10
US7421572B1 (en) 2008-09-02
HK1046049A1 (zh) 2002-12-20
CA2383531A1 (en) 2001-03-08
CA2383528A1 (en) 2001-03-08
WO2001016698A2 (en) 2001-03-08
WO2001016716A1 (en) 2001-03-08
ATE396449T1 (de) 2008-06-15
EP1242869A4 (en) 2006-10-25
AU7097900A (en) 2001-03-26
EP1242869A1 (en) 2002-09-25
TW486666B (en) 2002-05-11
EP1242869B1 (en) 2011-11-16
WO2001016715A1 (en) 2001-03-08
AU7340600A (en) 2001-04-10
EP1236093A4 (en) 2006-07-26
CN1402845A (zh) 2003-03-12
AU7098500A (en) 2001-03-26
EP1236092A1 (en) 2002-09-04
CN100474236C (zh) 2009-04-01
CN1402844A (zh) 2003-03-12
TW594562B (en) 2004-06-21
CN1296818C (zh) 2007-01-24
HK1051730A1 (en) 2003-08-15
CN1402846A (zh) 2003-03-12
CA2383540A1 (en) 2001-03-08
ATE475930T1 (de) 2010-08-15
EP1236088B9 (en) 2008-10-08
HK1051729A1 (en) 2003-08-15
AU7098400A (en) 2001-03-26
CN1390323A (zh) 2003-01-08
AU7098600A (en) 2001-03-26
AU7340400A (en) 2001-03-26
CA2386558A1 (en) 2001-03-08
EP1236088A1 (en) 2002-09-04
TWI221251B (en) 2004-09-21
WO2001016758A9 (en) 2002-09-12
HK1049902B (zh) 2005-08-26
HK1051247A1 (en) 2003-07-25
CA2386562A1 (en) 2001-03-08
TW571239B (en) 2004-01-11
DE60044752D1 (de) 2010-09-09
EP1236088A4 (en) 2006-04-19
WO2001016758A3 (en) 2001-10-25
WO2001016714A1 (en) 2001-03-08
WO2001016698A3 (en) 2002-01-17
CN1399736A (zh) 2003-02-26

Similar Documents

Publication Publication Date Title
TW546585B (en) Method of operating a processor and computer program product
US9262164B2 (en) Processor-cache system and method
US10310973B2 (en) Efficient memory virtualization in multi-threaded processing units
US10169091B2 (en) Efficient memory virtualization in multi-threaded processing units
TW544629B (en) Thread signaling in multi-threaded network processor
US6629237B2 (en) Solving parallel problems employing hardware multi-threading in a parallel processing environment
CN101221493B (zh) 用于并行处理的方法和设备
US7707393B2 (en) Microprocessor with high speed memory integrated in load/store unit to efficiently perform scatter and gather operations
US8639882B2 (en) Methods and apparatus for source operand collector caching
US20140123145A1 (en) Efficient memory virtualization in multi-threaded processing units
US20090307469A1 (en) Register set used in multithreaded parallel processor architecture
TWI291096B (en) A processing system for accessing data in a memory
JP2020004397A (ja) テンソル順列エンジンのための装置および方法
EP1481323B1 (en) Pipelines of multithreaded processor cores for packet processing
EP1247168A2 (en) Memory shared between processing threads
US4980819A (en) Mechanism for automatically updating multiple unit register file memories in successive cycles for a pipelined processing system
US9798543B2 (en) Fast mapping table register file allocation algorithm for SIMT processors
US6038642A (en) Method and system for assigning cache memory utilization within a symmetric multiprocessor data-processing system
Kopser et al. Overview of the next generation Cray XMT
US6684395B2 (en) Multiple image dynamic bind and load procedure for a multi-processor
US8307165B1 (en) Sorting requests to the DRAM for high page locality
US7191309B1 (en) Double shift instruction for micro engine used in multithreaded parallel processor architecture
JPS63276645A (ja) キャッシュ・メモリ制御方式
WO2001016697A9 (en) Local register instruction for micro engine used in multithreadedparallel processor architecture

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees