TW543005B - Semiconductor computing circuit and computing apparatus - Google Patents

Description

經濟部智慧財產局員工消費合作社印製 ^43005 五、發明說明（ 曼1月領域 本發明係關於用來在類比值上實施計算的一種半導 體计异電路及使用它的計算裝置，且更特別關於用來計算 兩類比信號值間的絕對差的一種半導體計算電路，及用來 汁异係與一苓考圖型相同之量測的曼哈頓距離之計算裝 置。 隨著電腦技術之推進，近年來在資料處理技術上已 有顯著進步。然而，如果諸如由人類所做的視覺辨識和語 音辨識要用電腦來實施，就是說，用今日的數位電腦，幾 乎不可能提供即時的計算結果。理由之一係我們日常生活 處理的大部份貢訊為類比量之形式，且當這些量由數位資 料代表時，不只資料量變得太大而且資料也不正確並模擬 兩可。可以說，今日之資訊處理系統的問題在於極冗餘類 比貝料被轉換成數位量，且嚴格的數位計算被一一執行。 再者，今日之資訊處理系統中，用來實施數位計算的計算 電路和用來保持數位資料的記憶體被提供為分離^件，且 結果，由於計算電路和記憶體間的匯流排瓶頸而需要長的 計算時間。 為了解決如此問題，已嘗試藉由從外界收取在原始 :式，亦即類比量之形式之資料，並藉由在類比量上直接 貫施計算，來達成與人腦更類似的資訊處理。針對資訊處 理的如此方法之-涉及估計一輸人信號圖型和_預存類比 圖型間的相似度。更特別地，大量的語音或影像碼圖型被 私紙張尺度刺中關家標準（CNS)A4 χ 297公釐） ----!----1---裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 543005 A7

事先儲存，且藉由針對相似度把輸人錢圖型和各碼圖型 比較，具有最高相似度的碼圖型被選出。使用歐幾里得距 --------------^--- (請先閱讀背面之注意事項再填寫本頁) 離或曼哈頓距離(絕對差之總和)來測量相似度；因為曼哈 頓距離可只計算差值來完成，而歐幾里得距離之計算也需 要-乘法，且因為在如此處理中估計相關性之程度係主要 考，且不需要數學上嚴格計算，故通常使用曼哈頓距離來 測量相似度。本發明之半導體計算電路本身依賴曼哈頓距 離之計算。 •線. 已提出各種方法以直接在類比量上實施計算。例如， 曰本未審查專利公開案第3—6679號揭露作用類似_神經單 一神經細胞）並實施多個類比輸入信號之加總的一神經 早兀M0S電晶體。日本未審查專利公職第6 — 53431號揭露 利用這神經單元M0S電晶體的一計算電路。再者，已公佈 專利案第W096/30853號揭露一半導體計算電路，其使用具 ^ 一浮接閘極並使錢極或汲極連接在_起的兩電晶 ^且其藉由把兩類比信號和其間差值信號施於控制閘極 來計算代表兩類比信號間之差值的一絕對值電壓。 經濟带智慧財產局員工消費合作社印製 當計算曼哈頓距離時，通常碼圖型被預定且輸入信 號和預定碼圖型間的相似度被估算；一旦在計算電路中設 定了碼圖型，期望在各種影像輸入信號上連續實施計算， 且碼圖型报少改變。然而，上述經公佈專利案第恥96/3〇853 號中揭路的計异電路要求兩類比信號或它們經處理之信號 針對各計算來輸人。為了符合這要求，必須提供用來保持 碼圖型的圯憶體，且每當實施計算時由記憶體讀取的信號 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐 6 143005 五、發明說明（ 2須設定在計算電路之各計算胞元中，·這不只增加時間也

呈現用來把由記传雕4 H L肢頡取的信號傳遞到計算電路之個別 算胞元的配線變得太多之問題。再者，如果碼圖型係以數 位W形式來儲存，則必須設置用來把它轉換成類比 的一D/A轉換器，其引起電路量增大的問題。

本發明之槪I 本發明之—目的係提供可用簡單電路達成並能夠以高 速實施類比計算的一半導體計算電路。 為了達成上述目的，本發明之半導體計算電路包含. 兩廳電晶體’各具有一浮接閘極和電容性耗合至浮接閘 極的-控制閘極’且其源極電極連接在—起；及一寫入電 路，用來把一期望電壓寫入到各MOS電晶體。 ’ 經濟部智慧財產局員工消費合作社印製 曰曰 一更特別地，本發明之半導體計算電路特徵係設有：一 弟-MOS電晶體’具有一浮接閘極和電容性輕合於該浮接 閘極的控制閘極’· -第二M〇s電晶體，具有_浮接問極和 電容性耗合於浮接閘極的控制閘極，且其源極電極連接至 該第-MOS電晶體之源極電極；一第—寫入電路，用來把 :期望電壓寫入到該第-M0S電晶體之該浮接閘極；及一 第二寫入電路’用來把-期望電壓寫入到該第二M0S電 體之該浮接閘極。 號 浮 當藉由使用該半導體計算電路來計算代表一第一俨 電壓VMl第二信號電壓Vx間之差值的_絕對值電㈣ 百先在把一預定電壓（例h，供應電昼I)施加到該兩汗 接閘極時-浮接閘極處的電位設定於^而另一浮接問極處 五、發明說明（4 ) 的電位設定到vDD-v在此情況中，當施加至_控制 !極而Vx施加至另-控制閑極時，代表第-信號電壓'、和 弟-仏號電壓vx間之差值的絕對值電壓被輸出。 更特別地，用來計算代表—第一信號電壓和—第二产 號電磨間之差值的絕對值電壓之本發明的半導體計算:路 包H-MOS電晶體，具有—浮接間極和電容性輕合於 邊汙接閘極的一控制閘極第二_電晶體，且有一、& 接問極和電容性耗合於該浮接問極的一控制間極，且幻原 極電極連接至第-M0S電晶體之源極電極；一寫入電路， 2用施加至該等第一和第二M 〇 s電晶體之控制閘極的一設 疋電壓把在該第- Μ 〇 s電晶體之浮接閘極處的電位設定至 2該、第—信號電壓相等的-值，並也把在該第二MOS電晶 月1之子接閘極處的電位設定等於由從該設定電壓減掉該第 壓獲得的一值；及_差值電壓計算電路，用來計 =代表由從該設定電壓減掉該第二信號電壓獲得的一值之 电壓’且其中··在由寫人電路來設定該等第-和第二MOS電 晶體後’當該差值電壓計算電路之輸出電壓施加至該第一 M〇S電晶體之控制閘極且同時把該第二信號電壓施加至該 a第二MOS電晶體之控制閘極時，代表該等第一信號電壓和 第一k號電壓間的差值之絕對值電壓被輸出。 ^虽在貫際獲得電壓和理想電壓間由於MOS電晶體閘極 電容之比率而發生到浮接閘極以控制閑極耗合電容的差值 變成問題，要由上述組態中的寫入電路來寫入之各電位係 例如由小於與耦合電容比率相關的丨之一正常數 543005 A7 五、發明說明（ 經 濟部 智 慧 財 產 局 員 工 消費 合 作社 印 製 為了針對寫入獲得由常數7相乘的電位之值，該寫入電路 包含用來讀取在與該第一或第二M〇s電晶體等效的一仿真 M0S包晶體之浮接閘上的電壓之一讀出電路，及用來計算 2其間差值等於要寫入到該第一或第二M〇s電晶體的兩電 壓被逐一施加至該仿真M0S電晶體之控制閘極時發生的讀 出電路之輸出差值的-校正電壓計算電路，且該寫入電路 把與該輸出是值相等的一電壓寫入到該第一或第二，電 晶體。此輸出差值對應於要由常數^目乘、寫人的電位之 值。 替換地，在上述組態中，當由該寫入電路來設定個別 =閘極之電位時要施加至控·極的電壓、及在實施計 %要把加至個別控制閘極的電壓可由常數7來除。 、，該等第-和第二M0S電晶體可使用Ν通道咖電晶體或？通這M〇S電晶體來組構；在N通道M0S電晶體之情形中，位準供應電壓VDD被施加為預定電壓，而在p通道電 體之情形中’低位準供應電壓Vss被施加為預定電歷。 ^本發^半導體計算電財，1該浮接閘極已設 二二該第-信號電壓相關的電位，可只藉由輸入該第二 1 =和與它相關的—電壓來實施計算，無須使用該第L、匕相關的—電壓。據此，因為—旦在浮接 閘中設定的電位被維接6敫 .^ ^ , 一位妹"一、凡正’在貫％計异時無須施加該第 晶 --------^--------- (請先閱讀背面之注意事項再填寫本頁) ;信號電壓或與它相關的-電壓，除非第:信號電 本發明也提供_種計算裝置，用來計算在各包含 壓改 預 本紙張尺用中_家標準挪公餐「 9 五、發明說明（6 ) ，數目仏號的-第_^號群組和_第二信號群組的對應信 就間的！巴對差值之總和，該計算裝置包含：一個別絕對值 計算電路，具有數目上與預定數目之信號對應且各與本發 明之半導體計算電路等效的半導體計算電路’·及一加總電 路’用來計算個別絕對值計算電路中的半導體計算電路之 輸出的總和。 如上述的’在本發明之計算裝置巾使料各半導體 什异電路中，一旦半導體計算電路之浮接閉極已設定於盘 弟一信號電屋相關的電位，則在實施計算時無需施加第一 V虎電壓或與它相關的電壓’這消除提供用來儲存與碼圖 型對應的第-信號群之信號的一分離記憶體之需要，且也 可錢從記憶體到各半導體計算電路之閘極的信號路徑。 該加總電路包含例如多個電容器，各具有第一端子 Μ二端子的兩端子’其中該等電容器之第二端子連接在 :起以形成-共同第二端子；及一個M0S電晶體，其間極 電極係由該J£同繁-@工 ，、门弟一鳊子之一延伸部份形成， 對值計算電財时導料算料之源極電極”連接至 該第一端子。 L的 2半導體計算電路之浮接閘極已設定 ㈣第一信號電屋相關的電位，則在實施計算時無需施加 弟仏虎電屡或與它相關的電壓。據此，寫入電路可做成 =除式使得在使用寫入電路把期望電位寫入到浮接閘極後 可把該寫入電路從計算裝置移除。 543005 A7

經濟部智慧財產局員工消費合作社印製 從與伴隨圖式連結採用的 優點將更清楚瞭解，其中··下心述，本發明特徵和 第來根據本發明之實施例解說由在—計算裝 中貝她的向夏量子化所做的影像壓縮程序之圖； 第2A至2C圖係用來解說在由向量量子化所做的影像壓 鈿程序中的曼哈頓距離之計算的圖； 第3圖係顯示根據本發明之實施例用來實施由向量量 子化所做的影㈣縮之計算裝置的組態之方塊圖； 第4圖係顯示實施例之計算裝置中的-圖型距離計曾 第5圖係顯示根據第一實施例的一計算胞元 入 控制電路之組態的電路圖； -第6圖係頒不在一寫入模式中的第一實施例之計算胞 兀和寫入控制電路的狀態之圖； ^ —第7圖係-不在一計鼻模式中的第一實施例之計算胞 凡和寫入控制電路的狀態之圖； —第8圖係顯示根據本發明之第二實施例的一半導體計 ^電路（计异胞元）和寫入控制電路之組態的圖； …第9圖係顯示根據本發明之第三實施例的一帛導體計 私路（计异胞元）和寫入控制電路之組態的圖； 第10圖係顯示其中使用PM0S電晶體來組構各計算胞元 的本發明之第四實施例之組態的圖；及 第11圖係顯示其中計算胞元之汲極電極被分開而寫 入衣置連接在一起的本發明之第四實施例之組態的圖。 I紙張尺—fi國家標準

·裝--------訂--------- (請先閲讀背面之注意事項再填寫本頁) X 297公釐）

543005 五、發明說明（8 ) 鼓隹實施例之I細描述 下面將給予本發明之實施例的描述，當施用於形成 在向里里子化影像壓縮裝置中使用的一計算裝置之部份 的一半導體計算裝置。 第1圖係用來解說在本發明之實施例中使用的向量量 子化之技術的圖。第1圖中，假定來源影像A係具有例如以 各像素由8位元來代表的256個灰階位準之影像資料。在 此，如果4x4像素，亦即16像素，的一方塊被採用為一單 元例如’則母單元的資料量為12 8位元。一單元可採用 的圖型之數目則為2128。這些可能的圖型中，2 048個圖型 Cl，C2，...，Ci被界定並儲存在一碼冊1〇〇中。需要十一個位 元來界定2048個圖型。來源影像a被分段成多個4χ4像素之 單元Β ’然後’儲存在碼冊1 〇〇中的2048圖型組被搜尋來找 出最類似考慮下的單元β的圖型，且圖型碼被指定予該單 疋並儲存。針對各單元來重複此程序。當重建影像時，與 各單元對應的碼從碼冊1 〇〇讀出並指定予對應的單元。在 此情形中，從128位元減少至π位元的一資料量縮減被達 成。 第2Α至2C圖係用來解說搜尋與各單元最相似的圖型之 程序的圖。第2Α圖顯示從來源影像a斷離的一單元β。單元 B包含其灰階資料分別由a至p註明的16像素。如第2B圖中 顯示的’ 2048個圖型Cl，...，Ci，_..，Cri儲存在碼冊100中， 而各圖型中的像素在圖型C1之情形中具有由註明的 灰階資料，在圖型Cn之情形中具有由An到Pn註明的灰階資 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公爱） -------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟奶智慧財產局員工消費合作社印製 12 543〇〇5 A7

經濟部智慧財產局員工消費合作社印製 五、發明說明（9 ) 料。在此，把在即第2C圖中顯示的曼哈頓距離的對應像素 間的灰階資料中之絕對差值的總和最小化之圖型被判定為 最接近者。根據本發明之實施例的計算裝置利用類比處理 來計算曼哈頓距離並決定具有最小距離的圖型。在健存在 碼冊100中的各圖型中之像素的灰階資料稱為樣板資料， 雖然它們係類比信號。 第3圖係顯示根據本發明之實施例的計算裝置之組雖 的方塊圖。如顯示的，計算裝置包含數目η之圖型距離計 异電路’亦即第一至第η個圖型距離計算電路1 — 1至1 __η， 及一最小信號檢測電路2，其從由第一至第η個圖型距離計 异電路1 -1至1 -η算出的距離中檢出最小距離並把指出具有 最小距離的圖型之碼輸出。計算裝置因此輸出代表與影像 L號隶接近匹配的圖型之碼。在此，表儲存在碼冊1 〇 〇 中的圖型之數目，在參考第}和2人至2C圖描述的例子中，n 為2048 。 當如第1圖中顯示的來源影像A被分段成如第2 a圖中所 示各包含4x4像素的多個單元時影像信號包含在各單元中 代表像素a至p之值的類比信號。更特別地，影像信號包含 並列輸出的16個類比信號；這些信號係使用一特定^攝影 機來並列輸出、或由從影像資料儲存其中的一位元圖記憶 體並列讀取16片段資料並把它們轉換成類比形式而產生。 第一至第η個圖型距離計算電路1-〗至^〜係相同電 路，操作上，在影像信號中的各像素之類比值和對應樣板 資料之值間的絕對差值被計算，藉由把針對所有（1 6 )像素 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） ---------L---裝------ ί 丨訂·丨 — — — I — (請先閱讀背面之注意事項再填寫本頁) 13 經濟部智慧財產局員工消費合作社印製 543005 r——~~________^_ 五、發明說明（10) l巴對差值加總來計算影像信號和各圖型間的曼哈頓距 離，且具有與曼哈頓距離成比例的強度之一類比信號被輸 出。從代表曼哈頓距離的類比信號中和由第一至第n個圖 型距離計算電路η至l-n輸出的，最小信號檢測電路32檢 出最J、強度之^號並輸出指&具有最小曼哈頓距離的圖型 之馬亦即，與影像k號最接近匹配的圖型。可使用與先 > 前引用的日本未審查專利公開案第6-53431號中描述者相 似的檢測最小輸入和冑出指出該輸入的信？虎之例如一全贏 電路來組構最小信號檢測電路2。在此將給定這電路之詳 細描述。 第4圖係顯示第一至第n個圖型距離計算電路丨―丨至丨—n 中之一個的組態之圖。如顯示的，圖型距離計算電路包 含：16個計算胞元^巧至^冲；切換器12 —&至12冲和13_^ 至13 p，用來切換要施於個別計算胞元中的兩n通道電 晶體之控制閘極的信號；差值電壓產生電路14_8至141， 1 用來計算在高位準供應電壓VDD影像信號中個別像素信號

Sa至Sp之類比值¥^至VXp間的差值vDD-Vxa至Vdd—Vxp ; 一加總 電路15，用來把計算胞元11-3至11—p之輸出加總；一閘極 控制電路21，用來控制切換器12-a至12-!)和131至13—p， 並用來產生要供應至這些切換器的電壓；及一寫入控制電 路22。樣板資料被寫入到個別計算胞元，且與信號&至如 相關的絕對差值被計算。 首先’將參考弟5至7圖來描述根據本發明之一實施 例的計鼻胞元和寫入控制電路之組態和操/[乍。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----- — — — — — — ·1111111 ^ ·11111111 (請先閱讀背面之注意事項再填寫本頁) A7 〜^^----------- τη 1 ..... 1_ I ι· Μ --------- 立、發明說明（11 ) (請先閱讀背面之注意事項再填寫本頁) 第5圖係顯示計算胞元丨丨和寫入控制電路22之電路 圖。在此只顯示一個計算胞元。一讀出電路124、一比較 器128、一寫入電壓控制電路133、一寫入電壓選擇器電路 130、及一寫入選擇器電路151 一起構成寫入控制電路22。 參考標號101和102指出NM0S電晶體，而1〇3和1〇4指定 由例如多晶矽形成的浮接閘極；浮接閘極1〇3控制丽㈧ 電晶體101之通/斷狀態，而浮接閘極1〇4控制丽〇s電晶體 102之通/斷狀態。丽〇s電晶體1〇1和1〇2之汲極電極丨〇5和 106耦合在一起並經由從一 pM〇s電晶體形成的一切換器裝 置107連接至L號線1 〇8。另一方面，nm〇s電晶體1 〇 1和1 〇2 之源極電極109和11〇耦合在一起並經由從一丽㈨電晶體形 成的一切換器裝置1 1 1連接至信號線]丨2。在本實施例中， 切換器裝置107和111係分別由一pM0S電晶體和一 NM〇s電晶 體形成，但將銘感到只要具有切換器裝置之功能則任何裝 置都可使用。 經濟部智慧財產局員工消費合作社印製 NMOS電晶體1 〇 1之浮接閘極1 〇3在一側電容性|馬合至控 制閘極116，而在另一側連接至一電荷注入和移除裝置 113。裝置113連接至寫入選擇器電路之一輸出端子η 以 及連接至浮接閘極1 〇 3。同樣地，匪〇S電晶體1 〇 2之浮接問 極104在一側電容性耦合至控制閘極117，而在另一側連接 至一電何注入和移除裝置114。裝置114連接至寫入選擇与 電路之一輸出端子11 5b以及連接至浮接閘極1 〇4。亦即， 浮接閘極103和104經由薄隧道氧化膜分別連接至寫入選擇 為電路之輸出端子115a和115b。電荷注入和移除裝置113 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 15 543〇〇5 發明說明（U) 何

w⑽別從輸出端子115a#115b取出高㈣，把高電璧 把於子接閘極103、1〇4和輸出端子115a、U5b間（亦即 橫越個別隧道氧化膜），並利用福勒—諾得亥姆電流把* 注入個別浮接問極103和1〇4或從其移除電荷。 I 、隧運氧化膜可用氮化膜或氧化/氮化膜（刪膜）來取 代，亚可利用法蘭口一保立放射電流來實施電荷注入或移 除。替換地，各個裝置113和114可由具有連接至對應浮接 閘極103或104的一浮接閘極的一 M〇s電晶體來組構，此電 晶體之源m極電極係連接至寫人選擇器電路之對應: 出端子115a或115b而另-電極連接至接地電位或一指定電 位’亚可利用通道熱電子電流來實施電荷注入和移除。 訂 線 在；月的例子中，^號線1 08經由從一 電晶體形 成的切換H裝置118連接至_5 —v電源供應線119，並經由 從一 CMOS傳輸閘形成的切換器裝置12〇也連接至讀出電路 124之一指定端子。同樣地，信號線112經由從一丽㈨電晶 體形成的切換器裝置121連接至一 〇_v電源供應線122，並 經由從一CMOS傳輸閘形成的切換器裝置123也連接至讀出 電路124之一指定端子。 經 濟 部- 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 如顯示的，讀出電路124中的一M〇s電晶體125與計算 胞7G中的M0S電晶體101成對，而與M〇s電晶體1〇1組合的讀 出電路124使用運算放大器電壓隨耦器操作把M〇s電晶體 101之洋接閘極103上的電壓讀出，並把讀出電壓值輸出到 一輸出端子126上。讀出電路124中的M0S電晶體125也與計 算胞元中的M0S電晶體102成對，而與M0S電晶體1〇2組合的 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公髮） 543005 經濟部智慧財產局員工消費合作社印製 A7 ------------- 五、發明說明（13 ) 讀出電路124使用運算放大器電壓隨耦器操作把M〇s電晶體 102之浮接閘極1〇4上的電壓讀出，並把讀出電壓值輸出到 輸出端子126。在說明的例子中，在各個浮接閘極1〇3和1〇4 上的電壓值係利用運算放大器電壓隨耦器操作來讀出，但 讀出電路可由把信號線108和112連接到輸出端子126來組 構，以利用電晶體源極隨耦器操作來讀出電壓值，在此情 形中，亳無問題可讀出電壓。 4出龟路124之輸出端子126和一外部輸入端子127連 接至比較器128之輸入端子。比較器128之一輸出端子129 連接於寫入電壓選擇器電路130。 比車乂為128採用來自讀出電路124之輸出端子126和外 邛輸入知子127的電壓作為輸入，並在由讀出電路124寫入 到浮接閘極10 3或1 〇 4時在輸出端子上讀出的電壓等於外部 輸入端子127上的電壓時把在其輸出端子129處的終止信號 輸出。 寫入電壓選擇器電路130選取寫入電壓控制電路〗33之 一輸出端子143或接地電位或等於例如輸出端子丨43之電壓 一半的電壓被輸入其處之一端子132;更特別地，當端子129 和131上的控制電壓都為”1”時，寫入電壓控制電路之 輸出端子143被選取來連接至寫入電壓選擇器電路13〇之輸 出端子，不然端子132上的電壓被選取來輸出到輸出端子 115上。寫入選擇器電路151把寫入電壓選擇器電路之 輸出指到輸出端子115a和115b之一個或另一個，亦即，選 擇電壓應寫入到浮接閘極103或104。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

--------^— (請先閱讀背面之注意事項再填寫本頁) I n n 1 I 17 543005

五、發明說明（Μ ) 經濟妒智慧財產局員工消費合作社印製 寫入電壓控制電路133被組構使得在輸出端子143上要 輸出的電壓可步進改變，而在輸出端子143上要輸出的電 壓依據要寫人的電壓來改變。例如，在外部信號輸人端子 127處施用的類比電壓由一 2位元A/D轉換器134轉換成數位 形式，且切換器裝置135、136、137、和138中只有一個被 引發導通。假設，例如要寫入到浮接閘極1〇3或1〇4的電壓 之目標值採用從0.5V到4· 5V中的一值；則，當外部信號輸 入端子127上的電壓值處在(^…至丨^之範圍内時，切換 器裝置135變成導通使得在端子139處的一輸入電壓在輸出 端子143上輸出。同樣地，當外部信號輸入端子127上的電 壓值處在1· 5V至2. 5V之範圍内時，切換器裝置136變成導 通使得在端子140處的一輸入電壓在輸出端子143上輸出。 相同地，當外部信號輸入端子127上的電壓值處在2·…至 3· 5V之範圍内時，在端子丨41處的一輸入電壓被選取出， 而當外部信號輸入端子127上的電壓值處在3· 5V至4. 5V之 範圍内時，在端子142處的一輸入電壓被選取來輸出在寫 入笔壓控制電路13 3之輸出端子14 3上。如此，要寫入到浮 接閘極103或104的電壓之目標值，亦即，依據根據在外部 信號輸入端子127處的輸入電壓之值的一預定規則而決定 的寫入電壓被輸出在寫入電壓控制電路133之輸出端子143 上。在此顯示的電路被組構依據在外部信號輸入端子丨27 處的電壓輸入來選擇在端子139至142處之電壓輸入中的一 個；替換地’外部信號輸入端子127可採用為至寫入電壓 控制電路之輸入，去除輸入端子140、141和142，且由外 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） — III — — — — — — — ·1111111 ^ ·11111111 (請先閱讀背面之注意事項再填寫本頁) 18 叫005

、發明說明（15) 經濟部智慧財產局員工消費合作社印製 j信號輸入端子127輸入的電壓可加到端子i39處的輸入電 堡以在輸出端子143上輸出總電壓。也可能由一電路來組 構寫入電壓控制電路，其具有由外部信號輸入端子職 入的電壓和在輸出端子143處輸出的電壓間之一預定輸入/ 輪出特性_，使得輸出電壓被表達為輸人電壓之函數， 如由把+15· 加到來自端子127的輸入電壓之平方根 所獲的值係等於在端子143處傳遞的輸出電壓。 雖然在此未顯示，各切換器裝置係受第4圖中的閘極 控制電路21控制。 在本實施例中，作為一例，假定樣板資料被設定為3V “輸入資料為2V。在此情形中，在本實施例之半導體計算 路中的。十^結果顯示樣板資料和輸入資料間的絕對差 值:亦即，3V—2V=1V。藉由把操作區分成兩模式··用來寫 入木κ板貝料的一寫入模式和用來在寫入後實施與輸入資料 的汁异之一計异模式，將描述詳細操作於下。 1*先，將描述寫入模式。在本實施例中，樣板資料 没定為3V，且3V被寫入到龍〇8電晶體1〇1之浮接閘極1〇3， 而5-34V被寫入到NM0S電晶體1〇2之浮接閘極1〇4。亦即， 田‘板貝料注明為νΜ時，▽以皮寫入到一浮接閘極而 寫入到另一浮接閘極。 在寫入模式中，第4圖中的切換器12-a至12-p和13-a 至13-p被没定使得來自閘極控制電路21之信號施加到個別 控制閘極。再者，如第6圖中顯示的，切換器裝置1 m、 120、和123導通而切換器裝置118和121截止。與要寫入到 本紙張尺度適財國國家標準（CNS)A4規格（210 X 297公餐) --------^--------- (請先閱讀背面之注意事項再填寫本頁) 19 經濟带智慧財產局員工消費合作社印製 543005 五、發明說明（I6 ) 事接閘極的€壓相同值的電壓3 v被採用為目標電壓並在比 較為128之外部信號輸入端子127處輸入。在說明的例子 中口為外°卩^號輸入端子127上的電壓設定於3V，故在 寫入電壓控制電路133中只有切換器裝置137導通，使得端 子141處的電壓輸出在輸出端子143上。 首先，為了把3V寫入到浮接閘極1〇3，寫入選擇器電 路151被5又疋使得寫入電壓選擇器電路13〇之輸出連接於輸 出端子115a。然後，從第4圖中的閘極控制電路21，例如5V 的一預定恆定電壓施於丽㈨電晶體1〇1之浮接閘極1〇3的控 制閘極116，而一夠低的電壓施於丽㈨電晶體1〇2之控制閘 極117以及施於其他計算胞元^邛至^冲之控制閘極，使 得在它們相關聯浮接閘極上不實施寫入或讀取。在此情況 中，寫入電壓控制選擇器電路130之端子131設定於，Ί”； 然後，如果讀出電路124之輸出端子丨26上的電壓不等於外 部信號輸入端子127上的電壓（3V)，比較器128在其輸出端 子129輸出結果在寫入電壓控制電路133之輸出端子 143的寫入電壓輸出在寫入電壓選擇器電路13〇之輸出端子 上並施於電荷注入和移除裝置113，因此針對浮接閘極1〇3 起動寫入操作。此時，因為沒有電壓施於與浮接閘極1 〇4 連接的電荷注入和移除裝置114，故針對浮接閘極1〇4不實 她寫入。在此寫入操作期間，浮接閘極1 〇3上的電壓值由 碩出電路124恆定讀出，且讀出值輸出到輸出端子126。因 為如上述的，足夠低以不引起讀取的一電壓施於浮接閘極 104之控制閘極117，故讀出電路124只讀取在浮接閘極1 〇3 本紙張尺度適用中國國家標準（CNS)A4規格（210 297公釐） ^--------^---------^ (請先閱讀背面之注意事項再填寫本頁) 20 發明說明（17 ) 上的電壓值。當端子丨26上的電壓變得等於外部信號輪入 端子127上的電壓值時，比較器128在其輸出端子129處輪 出1作為寫入終止k號，引起端子115上的輸出電壓從 端子143處的寫入電壓切換到端子132處的寫入終止電壓^ 藉此終止針對浮接閘極103之寫入操作。 在完成寫入到丽〇S電晶體1〇1之浮接閘極1〇3後， ㈣2之浮接問極1〇4相同的方式實施l = 者，與第4圖中顯示的其他15個計算胞元u—5至1;1—p相同 $方式依序貫施寫入。在第3圖中顯示的所有圖型距離計 弄電路1-1至l-n中，依據對應的圖型樣板資料來實施寫 如上述的，根據本實施例，類比/多數值寫入目標值 可使用根據四種電壓值決定的寫入電壓來寫入。再者=根 據本實施例，因為寫入到要用於計算的浮接閘極係使用根 據施於外部信號輸入端子127的寫入目標電壓決定之寫二 電壓而實施’故從開始到寫入操作之終止的寫入時間可以 縮短並可以等量化到某一程度。 >在寫入樣板資料中，如果寫入被實施而由讀出電路 讀出’且寫入操作之終止使用讀出電屋來檢出，則從浮接 間極上的電壓達到寫入目標值時直到寫入確實終止時為止 發生：間延遲，且在此延遲時間期間寫入的值引起誤差。 ，本貝％例中，藉由根據寫入目標電麼來供應最佳寫入電 =^入_被等量化到某一程度且在緊接著寫入操作終 月』起寫入决差的寫入速度上之變化保持至 543005

經濟部智慧財產局員工消費合作社印製 圍内。這完成高正確度寫入。 如上述的，在本實施例中，寫入電壓根據寫入目標 值而步進改變以增加寫人速度而減少由寫人目標值引起的

寫入速度上的改變，但將認知到寫入電壓可不管寫入目標 電壓而維持恆定。 T 再者，在本實施例中，在電壓寫入到供計算用的閘 極電極之同時，電壓值被讀出以決定電壓是否已達到寫入 目標值’但這只是例子，而取代地，可使用廣泛實施的寫 入/驗證方法。 因為寫入到浮接閘極的電壓被半永久性保留，故只 要樣板資料不改變就無需把電壓重新寫入到浮接閘極。據 此，寫入電路22可設置在一分開寫入裝置中；在該情形中， 含有除寫入電路外的電路之裝置在藉由使用該寫入裝置把 期望樣板資料寫入到裝置後可使用為計算裝置。由於寫入 電路22可從裝置省略故電路大小可縮減。 其次，將描述計算模式。在寫入模式中，針對”之 樣板資料，3V已寫入到NMOS電晶體1 〇 1之浮接閘極1 且π 至NMOS電晶體1〇2之浮接閘極1〇4。在計算模式中，第4圖 中的切換器12-a至12-p被設定使得差值電壓產生電路14^ 至14-p之輸出施於對應的控制閘極，且切換器13—as13_p 被設定使得信號（輸入資料）SaSSp施於對應的控制閘極。 再者，如第7圖中顯示的，切換器裝置107、118、和121導 通而切換器111、120、和123截止；在此情況中，樣板資 料和輸入資料間的絕對差值被計算。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ^--------^---------Μ (請先閱讀背面之注意事項再填寫本頁) 22 543〇〇5 A7 經濟部智慧財產局員工消費合作社印製 ^、-------B7 ____五、發明說明（I9 ) 第4圖中的差值電壓產生電路14_8至14—p計算供應電 壓vDD和個別信號（輸入資料）％至Sp間的差值，並輸出結 果。根據2 V供應為輸入資料的假設來給定下列描述。來自 差值電壓產生電路14的輸出5-2 = 3V施於丽0S電晶體1〇1之 控制閘極116，而輸入資料2V施於NMOS電晶體102之控制閘 極117。此時，如第7圖中顯示的，在丽qs電晶體1 〇 1之浮 接閘極103的電位在寫入從5V降低到3V期間從…以2V掉落 到IV作為控制閘極116之電位。亦即，把樣板資料註明為、 且輸入資料為vx，當vDD施於控制閘極116時寫入至浮接閘 極103的電壓為νΜ，且當計算時控制閘極116處的電位從V⑽ 降低到VDD-Vx時，浮接閘極103處的電位掉落V\ ;因此，浮 接閘極103處的電位減少到vM—Vx。如此，可在浮接閘極上 計算樣板資料和輸入資料間的差值。 另一方面，因為5-3 = 2V寫入到NMOS電晶體1〇2之浮接 閘極104，故當2V施於控制閘極117時，在控制閘極117之 電位從5V降低到2V時浮接閘極1〇4處的電位從2V以3V掉落 到-IV。亦即，針對樣板資料、和輸入資料Vx，當¥⑽施於 控制閘極117時寫入到浮接閘極1 〇4的電壓為vdd—、，且當 控制閘極117處的電位在計算時從Vdd降低到I時，浮接閘 極104處的電位掉落vDD_Vx ;因此，浮接，閘極1〇4處的電位 減少到VX-VM。 以此方式，VM-VX在NMOS電晶體1〇1之浮接閘極1〇3上 來計算，而Vx-~在丽08電晶體1〇2之浮接閘極1〇4上來計 异。在個別浮接閘極上的電位已決定後，當源極電極連接 (請先閱讀背面之注意事項再填寫本頁) 裝--------訂----

n n n 1· I 争· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 23 543005 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 A7 B7 五、發明說明（2〇 ) 在一起的丽0S電晶體101和102在一源極隨耦器組態中操作 時，輸出端子144處的電位以如跟隨其電位值較大的浮接 閘極之方式而上升。結果，輸出端子144處的最後電位由 max(Vx-VM，VM-VX)= | Vx-vM |來表達。亦即，當讀取寫入到 浮接閘極103和104的電位時，藉由把輸入資料施於個別控 制閘極116和117，與輸入資料相關的差值在個別浮接閘極 上來片t，並藉由利用源極隨搞器操作來讀取個別值，樣 板資料和輸入資料間的絕對差值被計算且結果從端子144 輸出。 轉回到第4圖，加總電路15包含：16個第一電極17—^至 17 p，連接於個別计异胞元11 _8至11 —p之端子144 ; 一第 一電極18，作為一浮接閘極；一切換器裝置丨g ;及一源極 隨耦器電路20，使第二電極18作為其閘極電極。16個第一 電極17-a至17-p和第二電極18形成一電容器。換言之，第 一電極17-a至17-p分別為16個電容器之第一電極，而“個 電容器之第二電極連接在一起。在寫入模式中，切換器裝 置19被設定on以把第二電極18連接至接地位準。在計算模 式中切換為衣置19戴止，且樣板資料和輸入資料間的絕 對差值從個別計算胞元丨丨―asU—p輸出。第二電極18處的 電位與指出由個別計算胞元nisn—p輸出的絕對差值之 電壓信號成比例增加；電位之值對應於由個別計算胞元 ΙΙ-a至11-p輸出的絕對差值之總和。源極隨耦器電路別輸 出與絕對差值之總和對應的一電壓信號。 如上述的，在計算模式中，各個圖型距離計算電路丨—i ^--------^---------線 (請先閱讀背面之注意事項再填寫本頁) 24 經濟部智慧財產局員Η消費合作社印製 543005 A7 -----B7 五、發明說明（21 ) 至1 -η把儲存在碼冊1 〇〇中的對應圖型之樣板資料和影像信 號間的芰哈頓距離輸出，且最小信號檢測電路2搜尋具有 最小距離的圖型並輸出指示該圖型之碼。如此，與影像信 號之一單元最接近相似的圖型被決定。 在本實施例中，用來改變浮接閘極上的電荷量之寫 入控制電路22係使用讀出電路、比較器、寫入電壓控制電 路、寫入電壓選擇器電路、及寫入選擇器電路來實施，但 只要能夠改變浮接閘極上的電荷量則任何其他裝置可以使 用；在此情形中，也可達成本發明之效果。 如上述的，使用極少數之電晶體，本發明達成一裝 置其功此為用來儲存樣板資料的一非依電性類比/多數 值記憶體，且其計算亦即為儲存之資料（樣板資料）和輸入 資料間的絕對差值之曼哈頓距離並檢知具有最小距離的圖 型。 上述第一實施例已處理一半導體計算電路之一例， 亦即，能夠獲得樣板資料（vM)和輸入資料（Vx)間的絕對差 值（I VX-VM | )之一計算胞元，但在實際施行中，發生問題， 即因為電晶體閘極電容對浮接閘極至控制閘極之耦合電容 的t率使實際獲得的電壓值與理想值不同。此後描述的第 二實施例考量克服此問題的一半導體計算電路。 第8圖係顯示根據本發明之第二實施例的計算電路之 組恶的圖；顯示的圖式對應於第5圖。 ^下面將描述無法獲得理想結果之原因和解決問題的 第二實施例之組態。因為第二實施例之計算電路的基本電 本紙張尺度規格 -----------裝.---I---訂-----— I — (請先閱讀背面之注意事項再填寫本頁) 25 543005

五、發明說明（22 路組態和電路操作係與那些第一實施例之計算胞元者相 同，下面描述只處理與第一實例之不同處。 在此’電晶體閘極電容由Cq註明而浮接閘極至控制閘 極之搞口電谷由Ci註明。在把^和v^—^寫人到個別電晶體之浮接閘極w為樣板資料後，當VfVAVW於個別控制閘極而Vx為輸人資料時，在個別浮接閘極的電位^和 Vf2被給定如下 C\ +C0

^v〇d - (yD Λ/ )} = V^ >Fv)=(l-r)Fy c丨 +C0 其中 y _ς_ ci^c0 經濟部智慧財產局員工消費合作社印製 如顯不的，作為輸入資料施於各控制閘極的電壓被 J於1的正常數r乘；這破壞成對電晶體之浮接閘極電位 間的對稱，而無法獲得高正確度計算結果。 這問題可藉由在把樣板資料％寫入到浮接間極時針對 子接閘極103把寫入電壓轉換到r Vm且針對浮接閘極1〇4把 寫入資料轉換到r (VDD-Vx)而解決。在此觀點上，在第二 貫施例之計算電路中，使用例如一運算放大器的一寫入電 壓轉換β 201被設置為用來轉換寫入電壓的裝置，且在樣 板貧料VM由外部施加時，由r乘的值被自動輸出。結果， 在外部信號輸入端子127處外部施加並以r乘的樣板資料 VM被施用為要寫入到·0S電晶體1〇〗和1〇2之浮接間極1〇3 和104的電壓。然而，將銘感到寫入電壓控制組態不特別 -------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁)

本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 543005 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明（23 ) 受限於在此顯示者，而可使用任何適合組態。 在把因此設定的寫入電壓寫入到個別浮接間極後， 當針對輸入資料vxfcVDD一v#Vx施於個別控制間極116和 117時’在個別浮接閘極處的電位h和^被表達如下 vFi=r vM-r {vDD-(vDD-vx)}.r (yM-vx)

Vp2-r (vDD-vM)-r (vDD-Vx),r (Vx.Vm) 如顯示的，在兩浮接閘極之電位間的對稱被維持； 在此情況中，當電晶體1〇1和102在一源極隨耗器組態中操 作時，在電壓值中之較大者，亦即max(7(VVM)，7,(v vx))的電位VF14VF2出現在輸出端子144。 第9圖係顯示根據本發明之第三實施例的一計算電路 之組態的圖.。 第三實施例使用與第二實施例者不同的方法來解決 問題，即由於電晶體閘極電容對浮接閘極至控制閘極之耦 合電容的比率使實際獲得的電壓值與理想值不同之問題。 因為第三實施例的基本電路組態和電路操作係與那些第一 實施例者相同，下面描述只處理與第一實例之不同處。 電日日粗3 01係一仿真電晶體且結構上與各個電晶體1 〇 1 和102元全相同。在此假設樣板資料I寫入到電晶體1 〇 1之 浮接閘極103而VDD-VX寫入到電晶體1〇2之浮接閘極1〇4。首 先’ 0 V施於仿真電晶體3 〇 1之控制閘極3 〇 3。此時，保持在 一浮接閘極302上的電荷量被讀取作為電壓yG並保持在一 讀出電路306中。其次，Vx施於仿真電晶體301之控制閘極 3 0 3。要施於控制閘極3 〇 3的電壓係由例如讀出電路3 〇 6輸 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------^--------- (請先閱讀背面之注意事項再填寫本頁) 27 543005 A7 五、發明說明（24) 出。要施於控制閘極303的v從 x攸外°卩^唬輸入端子127供應 到讀出電路306。此時，盥俘拄，4处^日 一保持在净接閘極302上的電壓值 相關的差值vx，被計算和輸出。此時由讀出電路寫輸出的 電壓vx，由與施於控制閘極3〇3的寫入電壓目標值〜相關之 下列方程式來表達。 經濟带智慧財產局員工消費合作社印製 此vx被採用為新的寫入目標電壓，且寫入到電晶體 ιοί之浮接閘極103係由使切換器裝置3〇5和3〇6截止並使切 換器裝置m、1〇7、和307導通而實施。用此系列之操作， ::閘極電容對耦合電容之比率的值可在寫入樣板資料K 貫際寫人到浮接閘極。_相同系列之操作可在把 寫入到浮接閘極1 〇4時來使用。 在第二和第三實施例中，要施於電晶體1〇1和1〇2之浮 接閘極103和104的寫入電壓係藉由把它們乘以耗合電容 率而抆正，但將注意到如果施於控制閘極1 1 ^和1 1 7的電X 係由耦5電谷比率γ來除，而非校正要施於浮接閘極1 和104的寫入電壓，也可完成校正。更特別地，在第一 施例中，在寫入模式中Vdd/ 7施於控制閘極11 6和11 7， 在計算模式中（Vdd-Vx)/t^施於控制閘極Π6而Vx/r施於控 制閘極11 7。 比 壓 實 而 上述實施例已處理其中使用丽0S電晶體來組構各計算 月已元的例子，但將銘感到各計算胞元可使用電晶體來 組構。第10圖係顯示其中使用PM0S電晶體來組構各計算胞

本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） Μ--------^---------線 (請先閱讀背面之注意事項再填寫本頁) 543005 經濟部智慧財產局員工消費合作社印製 A7 ------^~~__ 五、發明說明（25 ) 元的一第四貫施例之圖。兩pM〇s電晶體4〇1和4〇2之源極電 極和及極電極分別連接在一起，且源極電極一起連接於加 總電路並經由一切換器裝置4〇8也連接至一信號線；此信 唬線連接於一讀出電路412並經由一切換器裝置41〇也連接 至電源供應線。另一方面，汲極電極一起經由一切換器4〇9 連接於至一信號線，且此信號線連接於讀出電路412並經 由一切換為裝置411也連接至接地電位。pM〇s電晶體4〇1和 4〇2之浮接閘極403和404係在一側連接至一寫入電壓控制 器414,而在另一側分別電容性耦合至控制閘極4〇5和4〇6。 如第一實施例中的，藉由使用寫入電壓控制器414把一電 壓寫入到浮接閘極403或404,而同時藉由使用讀出電路412 來讀出在浮接閘極403或404上的電壓。一比較器413把在 浮接閘極403或404上由讀出電路412讀出的電壓與由外部 信號輸入端子415輸入的目標電壓做比較，並在浮接閘極 403或404上的電壓已達到目標電壓時輸出一終止信號。 在第一至第四實施例中，各計算胞元之汲極以及其 源極係連接在一起，但汲極無需一定連接在一起，而汲極 了個另i連接至電源供應線和讀出電路。第1 1圖係顯示其中 /及極被個別連接至電源供應線和讀出電路的一第五實施 例。 如顯不的，第五實施例在組態上與第5圖中顯示的第 一實施例相同，唯一的差別在於計算胞元之汲極的連接和 與浮接閘極103和104相關聯之電荷注入和移除裝置丨丨3和 114的連接。丽〇s電晶體ιοί之汲極電極1〇5經由從一⑽㈨ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） 裝--------訂---- (請先閱讀背面之注意事項再填寫本頁)

1 I ·1 ϋ I Φ. 29 ^43〇〇5 A7 B7 五 、發明說明（26 ) 笔晶體形成的切換器裝置l〇7a連接至一信號線1〇8a。NM〇s 電晶體102之汲極電極1 〇6經由從一 PM〇s電晶體形成的切換 器裝置107b連接至一信號線10813。信號線〗〇88和1〇8b經由 切換器裝置118a和118b分別連接至電源供應線119a和 119b ’並經由切換器裝置i2〇a和i2〇b連接至讀出電路124。 另一方面’電荷注入和移除裝置1丨4連接於一共同端 子 115。 當寫入到浮接閘極1〇3時，切換器裝置1〇73和12(^導 通，而切換器裝置！07a、120b、118a、及118b截止。結果， 只有NMOS電晶體ιοί連接至讀出電路124，而丽〇s電晶體1〇2 不被連接’使得即使丽〇S電晶體1 02為on，它仍將不影響 寫入操作。因此，一高電壓可施於匪0S電晶體102之控制 閘極117。結果，當一高電壓施於端子丨丨5來寫入到浮接閘 極103時，針對浮接閘極1〇4不做寫入。不然，操作與第一 實施例者相同。 當在完成針對浮接閘極1〇3的寫入操作後寫入至浮接 閘極104犄，只有NM0S電晶體1〇2連接至讀出電路124，並 重複相同程序。當實施計算時，切換器裝置107a、l〇7b、 118a、及U8b導通，而切換器裝置12〇a*12〇b截止。因為 減法彳呆作在共同源極側上實施，故即使汲極電極丨〇5和丨 各自連接至個別電源供應線119a*U9b，仍實施與第一實 施例相同的操作。 如上述的，根據本發明，能夠以高速和高正確度儲 存類比或多數值資料並能夠用高正確度實施類比或多數值 計算的一計算電路可以簡單電路來達成。 -----------I I -----I I I 訂--I--II-- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製

經濟部智慧財產局員工消費合作社印製 Α7 ^----- Β7 —___ 五、發明說明（27 ) 元件標號對照 1〜1〜1-η···圖型距離計算電路 2···最小信號檢測電路 11 -a〜11-ρ…計算胞元 12-a〜12-p、13_a〜13-p···切換器 14-a〜14-p…差值電壓產生電路 15···加總電路 Π-a〜17-p…第一電極 18···第二電極 19 、 l〇7a 、 l〇7b 、 111 、 118 、 120 、 121 、 123 、 135〜138 、 304、305、307、408〜411…切換器裝置 20···源極隨輕器電路 21…閘極控制電路 22…寫入控制電路 10 0…碼冊 101、102…NMOS電晶體 103、104、302、403、404···浮接閘極 105、106···汲極電極 108a、108b、112…信號線 10 9、110…源極電極 113、114…電荷注入和移除裝置 115a、115b、126、129、143、144…輸出端子 116、117、303、405、406…控制閘極 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----,1---L---裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 543005 A7 B7 五、發明說明（28 ) 119a、119b…5V電源供應線 122…0V電源供應線 124、306、412…讀出電路 125 — M0S電晶體 127、 415…外部信號輸入端子 128、 413…比較器 130…寫入電壓選擇器電路 131、132、139〜142···端子 133…寫入電壓控制電路 134···2位元A/D轉換器 151…寫入選擇器電路 201…寫入電壓轉換器 301…仿真電晶體 401、402…PMOS電晶體 414…寫入電壓控制器 (請先閱讀背面之注意事項再填寫本頁) •經濟妒智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 32

Claims (1)

1. 543005 、申請專利範圍 經濟部智慧財產局員工消費合作社印製 1 · 一種半導體計算電路，包含： 一第：M0S電晶體，具有-浮接閘極和電容性 S於该浮接閘極的一控制閘極； 帛-M0S宅晶體，具有-浮接閘極和電容性 =於該浮接問極的一控制閉極，且其源極電極 連接至該第一M0S電晶體之源極電極； -第-寫入電路’用來把一期 該第一 M0S電晶體之該浮接閘極；及 寫入到 —第二寫入電路，用來把_期 該第二M0S電晶體之該浮接閘極。 罵入到 2·依據申請專利範圍第i項的半導體計算電路，其 該等第一和第二M0S電晶體係N通道M〇s電晶體了且 该设定電壓係一高位準供應電壓。 3. 依據申請專利範圍第丨項的半導體計算電路，其 該等第一和第二M0S電晶體係p通道M〇s電晶體了 該設定電壓係一低位準供應電壓。 4. 一種半導體計算電路，用來計算代表一第一信 電壓和一第二信號電壓間之差值的一絕對^ Μ ’該计鼻電路包含： 一第一 M0S電晶體，具有一浮接閘極和電容 耦合於該浮接閘極的一控制閘極； 一第二M0S電晶體，具有一浮接閘極和電容 摩馬合於該浮接閘極的一控制閘極，且其源極電 連接至該第一 M0S電晶體之源極電極； 一寫入電路，其在有一設定電壓施加於該 第一和第二M0S電晶體之該等控制閘極的情況下 把在該第一 M0S電晶體之該浮接閘極處的電位設 中 中 號 電 性 性 等 33 543005 Α8 Β8 C8 D8 六、申請專利範圍 為與該第一信號電壓相等的一值，並也把在該第 二Μ 0 S電晶體之該浮接閘極處的電位設定為％•於由 從該設定電壓減掉該第一信號電壓獲得的一值； 及 一差值電壓計算電路，用來計算代表由從該 設定電壓減掉該第二信號電壓獲得的一值之電 壓，且其中： 在由該寫入電路設定該等第一和第二MOS電晶 體後，於該差值電壓計算電路之輸出電壓施加於 該第一 MOS電晶體之該控制閘極，且同時把該第二 信號電壓施加於該第二MOS電晶體之該控制閘極 時，代表該第一信號電壓和該第二信號電壓間的 差值之該絕對值電壓被輸出。 5. 依據申請專利範圍第4項的半導體計算電路，其中 該等第一和第二MOS電晶體係Ν通道MOS電晶體，且 該設定電壓係一高位準供應電壓。 6. 依據申請專利範圍第4項的半導體計算電路，其中 該等第一和第二MOS電晶體係Ρ通道MOS電晶體，且 該設定電壓係一低位準供應電壓。 7. —種半導體計算電路，用來計算代表一第一信號 電壓和一第二信號電壓間之差值的一絕對值電 壓，該計算電路包含： 一第一 MOS電晶體，具有一浮接閘極和電容性 耦合於該浮接閘極的一控制閘極； 一第二MOS電晶體，具有一浮接閘極和電容性 耦合於該浮接閘極的一控制閘極，且其源極電極 連接至該第一 MOS電晶體之源極電極； 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ---------t-------IT------^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 34 543005 A8 B8 C8 D8 六、申請專利範圍 經濟部智慧財產局員工消費合作社印製 一寫入電路，其在有一設定電壓施加於該等 第一和第二M0S電晶體之該等控制閘極的情況下， 把在該第一 M0S電晶體之該浮接閘極處的電位設定 為等於乘上比1小的一正常數r的該第一信號電壓 之一值，並也把在該第二M〇s電晶體之該浮接閘極 處的黾位δ又疋為等於由從該設定電壓減掉該第一 信號電壓並把產生的差值乘以該常數r獲得的一 值；及 一差值電壓計算電路，用來計算代表由從 設定電壓減掉該第二信號電壓獲得的一值之 壓，且其中： 在由該寫入電路設定該等第一和第二M〇s電 體後，於該差值電壓計算電路之輸出電壓施加 該第一 M0S電晶體之該控制閘極，且同時把該第 信號電壓施加於該第二M〇S電晶體之該控制閘 時，代表該第一信號電壓和該第二信號電壓間 差值之該絕對值電壓被輸出。 8·依據申請專利範圍第7項的半導體計算電路，其 该寫入電路包含用來讀取在與該第一或第二 晶體等效的一仿真M〇S電晶體之一浮接閘極上的 壓之一讀出電路，及用來計算在相互間差值等 要寫入到該第一或第二M0S電晶體之電壓的兩電 被逐一施加至該仿真M0S電晶體之控制閘極時發 的该讀出電路之輸出差值的一校正電壓計算 路且其中戎寫入電路把與該輸出差值相等的一 電壓寫入到該第一或該第二M〇s電晶體。 9.依據申請專利範圍第7項的半導體計算電路，其中 本紙張尺度適用中國國家標準（CNS) Α4· (2獻297公董） '' --- 該 於 的 中 電 電 於 壓 生 電 請 先 閱 讀 背 意 事 項 μ 訂 ikt 35 543005 A8 B8 C8 D8 ，經 濟 部 •智 慧 財 產 局 員 工 消 合 作 社 印 製 一第 耦合於該 一第 耦合於該 連接至該 一寫 之一設定 該等控制 該浮接閘 等的一值 極處的電 六、申請專利範圍 該等第一和第二M0S電晶體係N通道M0S電晶體，且 該設定電壓係一高位準供應電壓。 10. 依據申請專利範圍第7項的半導體計算電路， 其中該等第一和第二M0S電晶體係P通道M0S電晶 體，且該設定電壓係一低位準供應電壓。 11. 一種半導體計算電路，用來計算代表一第一信 號電壓和一第二信號電壓間之差值的一絕對值電 壓，該計算電路包含： 一 M0S電晶體，具有一浮接閘極和電容性 浮接閘極的一控制閘極； 二M0S電晶體，具有一浮接閘極和電容性 浮接閘極的一控制閘極，且其源極電極 第一 M0S電晶體之源極電極； 入電路，其在有乘上比1小的一正常數r 電壓施加於該等第一和第二M0S電晶體之 閘極的情況下，把在該第一 M0S電晶體之 極處的電位設定為與該第一信號電壓相 ，並也把在該第二M0S電晶體之該浮接閘 位設定為等於由從該設定電壓減掉該第 一信號電壓獲得的一值；及 一差值電壓計算電路，用來計算代表由從該 設定電壓減掉該第二信號電壓獲得的一值之電 壓，且其中： 在由該寫入電路設定該等第一和第二M0S電晶 體後，於除以該常數r的該差值電壓計算電路之 輸出電壓施加於該第一 M0S電晶體之該控制閘極， 且同時把除以該常數7之該第二信號電壓施加於 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 裝 訂 線 (請先閱讀背面之注意事項再填寫本頁) 36 543005 A8 B8 C8 D8

   申請專利範圍 該第二MOS電晶體之該控制閘極時， 號電壓和該第二信號電壓間該第一信 壓被輸出。 以值^絕對值電 12. 依據申請專利範圍第叫的半導體計算 其中該等第一和第二M〇s電晶 开甩 节日日也t丁、Ν通道帝 體，且該設定電壓係一高位準供應電壓。屯 13. 依據申請專利範圍第⑴員的半導體計笞•路 其中該#第一和第二M0S電晶體係P通道^雷 體，且该设定電壓係一低位準供應電壓。 14. -種計算裝置’用來計算在各包含一 信號的:第-信號群組和—第二信號群組中的 aa b曰 @ 多裝 請 先 閲 讀 背 意 事 項 1·^ 頁I 經濟部智慧財產局員工消費合作社印製 ί 肌 丁 m 個對應信號間的多個絕對差值之總和，$ 置包含： ~ -個別絕對值計算電路，具有數目上盘該 定數目之信號對應且各與在申請專利範圍第 3、4、5或6項中所述的該半導體計算電路等吱 半導體計算電路；及 ' 一加總電路，用來計算該個別絕對值叶曾 路中的該等半導體計算電路之輸出的總和^ 15·依據申請專利範圍第1 4項的計算裝置，其中 加總電路包含： ^ 多個電谷為’各具有兩端子，即第一端子 第二端子，其中該等電容器之第二端子連接在一 起以形成一共同第二端子；及 一個M0S電晶體，其閘極電極係由該共同第二 端子之一延伸部份形成，且其中： 該個別絕對值計算電路中的該等半導體計算 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇><297公董） 預 之 電 該 和 訂 37 543005 A8 B8 C8 D8 六、申請專利範圍 電路之該等源極電極分別連接於該等第一端子。 16. 依據申請專利範圍第14項的計算裝置，其中該 個別絕對值計算電路中的各個該等半導體計算電 路之該寫入電路係可移除。 裝 訂 線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 38