TW541701B - Electrode structure and method of fabricating the same - Google Patents

Electrode structure and method of fabricating the same Download PDF

Info

Publication number
TW541701B
TW541701B TW091110897A TW91110897A TW541701B TW 541701 B TW541701 B TW 541701B TW 091110897 A TW091110897 A TW 091110897A TW 91110897 A TW91110897 A TW 91110897A TW 541701 B TW541701 B TW 541701B
Authority
TW
Taiwan
Prior art keywords
conductive layer
electrode structure
layer
oxide film
side wall
Prior art date
Application number
TW091110897A
Other languages
English (en)
Inventor
Akira Matsumura
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of TW541701B publication Critical patent/TW541701B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

541701 五、發明說明（1) 技術領g "t發明係關於電極構造及其製造方法，尤其是關於作為 半導體裳置的閘極電極之電極構造及其製造方法者。 _背景技術之說明 、近年來，於構成半導體裝置之閘極電極中，為了使電阻 減低’係採用著第1層以多晶石夕（P 〇 1 y s i 1 i c 〇 n )來形成，其 上的第2層以金屬矽化物來形成的構造。於將此等閘極電 極用於DRAM(Dynamic Random Access Memory ·’ 動態隨機 存取記憶體）的情況，於以蝕刻形成對閘極電極之後，為 了提南熱載體耐性（hot carrier resistance)，而在閘極 電極的側壁及半導體基板上以熱氧化膜施行覆蓋。然則， 若採用這樣的步驟，較之於以多晶矽所構成之側面，以石夕 化鐫等的金屬矽化物所構成的側面較易於被氧化，因此， 於金屬矽化物的側面，氧化膜會異常地生長。用以防止此 異常生長之技術，於例如特開平7 - 1 8 3 5 1 3號公報中曾被揭 示〇 圖1 0為上述公報中所記述之具有習知的電極構造之半導 體裝置的剖視圖。參照圖1 〇，於習知的半導體裝置中，係 於石夕基板1 0 0上形成元件分離用絕緣膜丨〇 1。於元件分離用 絕緣膜101之間，在矽基板1〇〇上隔著閘極氧化膜1〇2而形 成多晶矽膜1 0 3。於多晶矽膜1 〇 3的兩側，在石夕基板丨〇 〇 ^ 形成有源極1 1 0及汲極1 1 1。並以與多晶石夕膜1 〇 3接觸的方 式來形成多晶矽膜1 0 3側壁的圓形物1 〇 8及鳥缘狀物丨〇 9。 自然氧化膜1 0 4，係形成於多晶矽膜1 〇 3上。於自然氧化
C:\2D-CODE\91-08\91110897.ptd 第5頁 541701
於矽化鎢膜1 0 5上形成有 膜1 0 4上則形成有矽化鎢膜丄〇 5 矽氮化膜1 0 6。 接化膜106與石夕化鎢膜105與自然氧化膜1〇4相 接觸之方式來形成矽氮化膜107。 、ιυ4相 此寺電極構造之势1告方、、土 — !◦。上堆積閉極氧化膜 =在…，在砂基板 氧化_…鎢膜105及；L二=二、自然 矽氮化膜106、矽化鎢膜105及：：胰106以層狀堆積。將 化，作成如圖1〇所示=及==膜1 04施行圖案 鸽描ί n r ώ机一 冉u將矽氮化膜1 0 6、矽化 鎢艇105及自然氧化膜104覆蓋 夕化 1〇7，對此矽氮化膜107施行全面斜成矽虱化胰 狀。然後，將多晶石夕膜1〇3姓刻〆圖成圖10中所示之形 使其側壁氧化而形成多晶矽膜圖U所不之形狀後， 物109。 7膜側壁的圓形物108及鳥缘狀 4'=:二=步驟中’梦化鶴膜105的側壁覆 :有夕乳化版m，故可抑制石夕化鎢則 常 化。相對於此，多晶石夕膜103的側壁由 化、吊乳 故經由氧化步驟可熱氧化。A姓 、復皿有鼠化膑’ 靠性。 /、、、、°果，可提高閘極電極的町 然而，於習知的技術中，有莫 化鎢膜1 0 5的側壁形成有矽氮化膜的問題。’亦即，於矽 化膜1 0 7，使矽化鎢膜1 0 5的寬声織丨。由於形成有此矽氮 1 0 5的截面積變小，而電阻變高。 口此矽化鎢膜 發生等使得電極構造的可靠性降彻沾於此’會有信號延遲 非庄k低的問題存在。
541701
541701 五、發明說明（4) 又’更佳者為，電極構造更進一步具備形成於第]導電 層與半導體基板之間的閘極氧化膜。 娜又，更佳者為，電極構造，係更進一步具有形成於半導 體基板之上且連接閉極氧化膜及側壁氧化膜的表面氧化 膜。 六更么者為，第1導電層具有愈接近半導體基板而寬 部分。且電極構造’更進—步具備在第1導電層 的兩側之^成於半導體基板上之雜質區域。 氧二ϊΐΐί，電極構造’係更進—步具備有以將側壁 乳化膜覆盖的方式而形成之矽氮化膜。 依據本發明之電極構造之製造 ;:^有多結晶”非結晶…少下述丄步 有金屬與矽之第2層依 的牛^方之弟ί層與έ 形成第2導電層的+ ^ λ，對第2層施行蝕刻以 的環境中，對第2導電層暴露於含有氣氣 經氮摻雜之第2導雷爲=推雜氮的步驟；以於側壁 形成第1導電層的牛ί ’座由對第1層施行蝕刻以 形成側壁氧化膜的步步驟驟使弟1及第2導電層的側壁氧化以 於如此般構成之^極構造之 乂 2導電層的側壁摻雜& 方法中，係於對上述第 遮罩，經由對第1展^ 4丨經氮摻雜之第2導電層作為 少、、♦ s施行钱刻以形成1¾ 1莫雷声。ra + 如 第2導電層的側壁有甚多的氮摻 ‘ : 則幾乎沒有氮摻雜。甘址里如 而在弟1 V電層的側壁
進行氧化以形成側壁氧;:：的；：第1及第T 土乳化膜的步驟中，可抑制在第2導電
\\312\2d-code\91-08\91110897.ptd 第8頁 541701 五、發明說明（5) 層的侧壁之異常氧化。再者，由於係 〜。 形成侧壁氧化膜，故與第2導電層接’、在第2導電層的侧壁 化膜之情況相比，可使第2導電層的，的方式來形成矽氮 可使第2導電層的截面積增大，使雷見度加大。其結果， 靠性高的電極構造。 {卩且減低’而可提供可 又，更佳者為，第1層與第2層依居 在半導體基板上使第1層與第2層化皮積層的步驟’係包含 又，更佳者為，電極構造之製積層的步驟。 有：於形成側壁氧化膜之後，以第 ^你丈進一步具備 罩，對半導體基板注入雜質的步驟。及第2導電層作為遮 又，更佳者為，電極構造之製造方法， 2層上施行石夕氧化膜與石夕氮化膜 "" •在第 t ^ 、心積層的步驟，盥斜m斤 化膜與矽氮化膜進行蝕刻的步驟。而形成雷=矽氧 驟，係包含以經融刻之石夕氮化膜作為 二的步 刻的步驟。 θ進仃蝕 盤佳之實施例的形熊 以下，就本發明之實施形態參照圖式加以說明。 (實施形態1 ) 參照圖1，依據本發明之電極構造，且借右· 側壁之側壁lls，並含有多結晶石夕及非之=物 的第1導電層1 1 ;有作為第2側壁之側壁丨2 s，並含有步方 在第1導電層11之上的金屬與矽之第2導電層12 ;及以^成^ 1側壁1 Is與第2側壁12s接觸的方式形成之側壁氧化膜弟 第1導電層11及第2導電層12，於側壁11 s及12s附近乂 。
541701 五、發明說明（6) 氮：於侧壁1 2 s的氮濃度，較於側壁丨丨s的氮濃度高。 第2導，層1 2内的氮濃度，係愈接近側壁j 2 s愈高。 壁Us的氮濃度，係與们導電層u的中央部份n 1 度為大致相同。 ％展 第1導電層11係形成於作為半導體基板之矽基板丨上。 電極構xe，係更進一步具備形成於第丨導電層I〗盥半 =閘極氧化膜5。第1導電層11具有愈接近石夕 基板1而覓度愈窄的部分.且更進一步具備在第〗導 的兩側之形成於石夕基板1上之七所 θ 之作為雜負區域的源極區域3及 :極之電極構造。又，電極構造，係更進一步呈備 於石夕基板！上形成有h方式而f成之石夕氮化膜16。 化膜所構成之分離絕緣膜曰2於溝槽lh内形成有由矽氧 成有問極氧化膜5與表象面 1。匕= 夕基表面Η上，形 閘極氧化膜5的厚度大。膜6。表面氧化膜6的厚度較 層Λ係形成於閉極氧化膜5上。第1導電層U， 係含有多結晶矽及非社曰Μ ^ 不▼电尽丄丄 亦可由多結晶矽（多晶:夕曰;=的至少-方。第1導電層11 ’ ，亦可由非結晶秒所單獨=獨構成。又’第1導電層11 可含有非結晶矽盘多姓θ構成。再者，第1導電層11，亦 第！導電層η ，、具有°中7:之兩者。 第2導電層，係以接^ iUc與側壁lls。 成。第2導電層12，係2於弟1導電層11上的方式來形 第2導電層12,含有全属了央部分12c與側壁1 2s所構成。 百孟屬與矽。此處，作為金屬，以含有
1__
\\312\2d-code\91-08\91110897.ptd 第10頁 541701 五、發明說明（7) 鎢、鉬、鈦、鈷、钽及鉑所構成的群中之至少丨種為佳。 因：化二導s電層12，係由秒化麵12)、石夕化鉬(MoSl2) 斑m:層12上’形成矽氧化膜13。矽氧化膜13，係 與弟t電層11及第2導電層12有大致相同的寬度。 盥m!4，係形成於矽氧化膜13上。矽氮化膜14，並 夕乳化膜1 3有大致相同的寬度。 :壁氧化膜15 ’係以與側壁丄及12s直接接觸的方式來 壁氧化膜15，係更進一步以連接到表面氧化膜6 成。並以可將側壁氧化膜15覆蓋的方式來形成 矽虱化膜1 6。 於分離絕緣膜2上，亦盘主矣& f ^ ® 1 1 , ^ 0 ^ ^ ^ , ο /、主表面1 f上同樣地形成第1導電 層11 弟2導電層12、秒梟^ ,,^ 卜 虱化膜1 3、矽氮化膜1 4、側壁氧 化Μ 1 5及矽氮化膜1 6。 再以將石夕氮化膜1 6覆蓋的古斗μ r , π„οη 復皿自0方式於矽基板1上形成層間絕 緣膜2 0。層間絕緣膜2 〇，伤±、夭1 y t，丄 士 係由添加例如磷或硼之矽氧化膜 所構成。於層間絕緣膜2 〇 ψ，r a 士 ％ onu ai ^ ^ α干，形成有導通孔2Oh，導通孔 2Oh則通達汲極區域4。 检塞層2 3係由多結晶石夕# 4致上、 以 7所構成，係用以將導通孔2Oh填 充。以與栓塞層23接觸的方彳办π Λ、+ — _ ^ 0, J万式來形成電容器的下部電極 24。於下部電極24上形成介雷雜/ ,L ^ _ 取；丨電體層21，於介電體層21上形 成上σ卩電極22。又作為介雷，〆 电肢層2 1 ，不只可使用矽氮化 膜’亦可使用欽酸二鍅酸 欠乾或虱化鈕之類的強介電體膜。 541701 五、發明說明（8) 又，將下部電極2 4作成圓筒形之構造，則電容器的容量可 何*以^^南。 參照圖2，於第2導電層12中，於ΙΙ-Π線上的x = 0及x = Ll 的位置’亦即於側壁12s上氮濃度為最大值al(i X 1〇^cm'3 )。相對於此，於中央部分12c，氮濃度為最小值a2(l χ 1013cm-3) 〇 於第1導電層11上内，在I I I - I I I線上，於側壁丨丨s的氮 濃度與於中央部分11 c之氮濃度為大致相同。於丨丨丨—丨丨I線 上的氮ί辰度為大致一定值b(l X l〇l3cm-3)。
於第1導電層11的兩個側壁11 s間的寬度L丨，較在與閘極 氧化膜5接觸之部分的第i導電層i丨的寬度L2大。此乃因為 在與間極氧化膜5接觸之部分形成鳥喙狀物6 a致第1導電層 11的寬度變窄之故。 ▲，著’就圖1所示之半導體裝置之製造方法加以說明。 苓知、圖4，於矽基板1的主表面丨f上塗佈光阻劑，將此光阻 W 藉由彳放影術步驟施行圖案化，形成光阻圖案。藉由以
光阻圖案作為遮罩對矽基板1施行蝕刻來形成溝槽1 h。以 將溝槽lh填埋的方式來形成由矽氧化膜所構成之分離絕緣 膜2。使矽基板1的主表面丨f氧化以形成閘極氧化膜$。於 ，極氧化膜5上，依序積層多晶矽膜31、矽化鎢膜32、矽 氧化膜33及矽氮化膜34。於矽氮化膜34上塗佈光阻劑，將 此光阻劑以微影術步驟施行圖案化。藉此形成光阻^案 參照圖5，以光阻圖案35作為遮罩，藉由對矽氮 化膜34
C:\2D.〇〇DE\9l-〇8\91110897.ptd 第12頁 M17〇i
五、發明說明（g) 參ί^Γ，33施行姓刻以形成矽氮化膜14及矽氧化膜13。 為遮罩二々’於將光阻圖案35除去之後’以石夕氮化膜14作 i 2。麸1石化，膜32施行蝕刻。藉此，形成第2導電層 氣環^ /使第2導電層12於溫度8 5 0。〇至1100 °C下，在氮
The-al A-eal ： 12s附 2理。精此RTA，於第2導電層12之中，對側壁 2 /付近集中地進行氮摻雜。 為二^圖7，以矽氮化膜14、矽氧化膜13及第2導電層12作 L對多Λ石夕膜31施行㈣。藉此，形成第1導電層 邻八^ ’第1導電層11的寬度，其與閘極氧化膜5接觸之 ^分、和第2導電層12接觸之部分為大致相同。 觸之 中基板1於…。。。〜1150。。[在氧氣環境 W 秒。藉此，形成側壁氧化膜1 5。側壁氧化膜 ，糸^第1導電層1 1的側壁i i s、第2導電層】2的側壁、 -乳化膜13相接觸°且’此伴隨著氧化產生的表面 =化朕6係形成於矽基板丨的主表面"上。又，於矽基板i 白、，表面If中，由於未於圖6所示之RTA步驟中摻雜氮，故 :氧化膜容易生長。相對於此，於第2導電層12的側壁12s 中’由於於圖6所示之RTA步驟中摻雜多量的氮，故 :之側壁氧，膜15的生長可得以抑制。表面氧化膜6的厚 度’較閘極氧化膜5的厚度大。 參照圖9 ’以將側壁氧化膜15及表面氧化膜6覆蓋的方式 f形成石夕氮化膜16。於石夕氮化膜16上形成由石夕氧化膜所構 成的層間絕緣膜20。於層間絕緣膜2〇上塗佈光阻劑，將此
\\3]2\2d-code\9卜08\91]]0897.ptd 第13頁 541701
光阻劑，藉由微影術步驟施行圖案化，形成光阻圖案。藉 由以光阻圖案40作為遮罩對層間絕緣膜2〇及矽氮化膜工6施 行蝕刻，使其自行整合地形成通達汲極區域4的導通孔 然後，以將導通孔2Oh填充的方式來形成多晶矽層。經 由對多晶矽層進行全面蝕刻而形成栓塞層23。於栓塞層㈡ 上形成多晶矽層，經由將此多晶矽層圖案化成所要的形狀 而形成下部電極24。於下部電極24上形成介電體層。及上 部電極22，而完成圖1所示之半導體裝置。 於如此般構成的電極構造中，首先將第丨導電層丨丨及第2 導電層1 2的側壁氧化。因此’可防止在此部份的結晶缺 陷，而可提高熱載體耐性。 再者，如圖2所示般，於由矽化鎢所構成之第2導電層工2 的侧壁1 2 s中，較於第1導電層丨丨的側壁丨丨s中含有較多的 氮，故於其後的步驟中即使側壁丨2s氧化，亦可防止側壁 氧化膜15之異常生長。因此，於與其相鄰的第2導電層 之間的間隔可得以確保，可將相鄰的第2導電層丨2之間以 矽氮化膜16及層間絕緣膜20確實地填埋。 θ 曰 再者，以與第1 ‘電層11及第2導電層12的側壁iis&i2s 直接接觸之方式來形成側壁氧化膜1 5。因此，可充分確保 弟1導電層11及弟2導電層12的寬度，且不使第1及第2導電' 層1 1及1 2的電阻上昇。因而可提供可靠性高的電極構造。 又’表面氧化膜6的厚度較側壁氧化膜丨5的厚度厚，且 表面氧化膜6 ’具有鳥喙狀物6a。此鳥喙狀物6a，係以谈
C:\2D-CODE\91-08\91110897.ptd 第14頁 541701
五、發明說明（π) 入第1導電層1 1的方式而形成，由於鳥喙狀物6 a的存在， 源極區域3及汲極區域4之與第1導電層1 1間的距離可增 大。藉此，可抑制起因於第1導電層1丨與汲極區域4之間的 電場所致的洩漏電流，而可抑制GIDL(Gate Induced Drain Leak :因於閘極之汲極洩漏）。因而，可防止於圖i 所示之DRAM中之暫停更新顯示（pause refresh)特性的變 差。 一以上，雖係以本發明之實施形態作了說明，惟，此處所 示之貫施形態之各種變形係為可能。首先，第1導電層，
亦可使用對上述之非結晶矽或多結晶矽以磷或砷等之雜質 摻雜者。再者，作為第2導電層丨2，亦可使用含有高熔點 金屬與矽者。又，作為第2導電層n、第2導電層12、矽氧 化膜13及矽氮化膜14之製造方法，亦可使用CVD(
Vapor Deposltlon :化學氣相沈積）法。 一再者:作為形成導通孔2 〇h的方法，亦可使用非為圖9所 不之自仃整合的方法，而只以光阻圖案4 〇單獨作為遮罩之 通常的方法。 發明之效果 可確保第2導電層的寬度且可靠性
依循本發明，可提供 高的電極構造。 元件編號說明 1，1 0 0 碎基板 if 主表面 1 h 溝槽
541701 五、發明說明（12) 2 分離絕緣膜 3 源極區域 4 >及極區域 5 閘極氧化膜 6 表面氧化膜 6a，109 鳥喙狀物 11 第1導電層 11c 中央部分 11s 第1側壁 12 第2導電層 12c 中央部分 12s 第2侧壁 13 矽氧化膜 14 矽氮化膜 15 側壁氧化膜 16 矽氮化膜 20 層間絕緣膜 20h 導通孔 21 介電體層 22 上部電極 23 栓塞層 24 下部電極 31,103 多晶吩膜 32, 105 石夕化鎢膜
C:\2D-CODE\91-08\9m0897.ptd 第16頁 541701
C:\2D-CODE\91-08\91110897.ptd 第17頁 541701

Claims (1)

  1. 541701 六、申請專利範圍 1. 一種電極構造，係具備有： 有第1側壁，並含有多結晶矽及非結晶矽之至少一方的 第1導電層， 有第2側壁，並含有形成在上述第1導電層之上的金屬與 矽之第2導電層，及 以使上述第1側壁與上述第2側壁接觸的方式形成之側壁 氧化膜； 上述第1導電層及上述第2導電層，於上述第1及第2側壁 附近含有氮， 於上述第2側壁的氮濃度，較於上述第1側壁的氮濃度 高。 2. 如申請專利範圍第1項之電極構造，其中，上述第2導 電層内的氮濃度，係愈接近上述第2侧壁愈高。 3. 如申請專利範圍第1項之電極構造，其中，於上述第1 側壁的氮濃度，係與上述第1導電層的中央部份的氮濃度 為大致相同。 4. 如申請專利範圍第1項之電極構造，其中，上述第1導 電層係形成於半導體基板上。 5. 如申請專利範圍第4項之電極構造，其係更進一步具 備形成於上述第1導電層與上述半導體基板之間的閘極氧 化膜。 6. 如申請專利範圍第5項之電極構造，其係更進一步具 有形成於上述半導體基板之上且連接上述閘極氧化膜及上 述側壁氧化膜的表面氧化膜。
    C:\2D-CODE\91-08\91110897.ptd 第19頁 541701 六、申請專利範圍 7.如申請專利範圍第4項之電極構造，其中，上述第1導 電層具有愈接近上述半導體基板而寬度愈窄的部分，且更 進一步具備在上述第1導電層的兩側之形成於上述半導體 基板上之雜質區域。 8 ·如申請專利範圍第1項之電極構造，其係更進一步具 備有以將上述側壁氧化膜覆蓋的方式而形成之矽氮化膜。 9. 一種電極構造之製造方法，係具備有下述諸步驟： 使含有多結晶矽及非結晶矽的至少一方之第1層與含有 金屬與矽之第2層依序積層的步驟； 對上述第2層施行蝕刻以形成第2導電層的步驟； 經由使上述第2導電層暴露於含有氮氣的環境中，對上 述第2導電層的側壁摻雜氮的步驟； 以於側壁經氮摻雜之上述第2導電層作為遮罩，經由對 上述第1層施行蝕刻以形成第1導電層的步驟； 使上述第1及第2導電層的側壁氧化以形成側壁氧化膜的 步驟。 1 0.如申請專利範圍第9項之電極構造之製造方法，其 中，使上述第1層與上述第2層依序積層的步驟，係包含在 半導體基板上使上述第1層與上述第2層依序積層的步驟。 11.如申請專利範圍第1 0項之電極構造之製造方法，其 係更進一步具備有：於形成上述侧壁氧化膜之後，以上述 第1及第2導電層作為遮罩，對上述半導體基板注入雜質的 步驟。 1 2.如申請專利範圍第9項之電極構造之製造方法，其係
    C:\2D-CODE\91-08\91110897.ptd 第20頁 541701
TW091110897A 2001-07-26 2002-05-23 Electrode structure and method of fabricating the same TW541701B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001225577A JP2003037081A (ja) 2001-07-26 2001-07-26 電極構造およびその製造方法

Publications (1)

Publication Number Publication Date
TW541701B true TW541701B (en) 2003-07-11

Family

ID=19058545

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091110897A TW541701B (en) 2001-07-26 2002-05-23 Electrode structure and method of fabricating the same

Country Status (4)

Country Link
US (1) US6784546B2 (zh)
JP (1) JP2003037081A (zh)
KR (1) KR100469814B1 (zh)
TW (1) TW541701B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100632057B1 (ko) * 2003-12-30 2006-10-04 동부일렉트로닉스 주식회사 Ｃｍｏｓ 트랜지스터 형성 방법
JP2007158067A (ja) * 2005-12-06 2007-06-21 Opnext Japan Inc 半導体素子およびその製造方法、ならびに、半導体レーザおよびその製造方法
JP2012059961A (ja) * 2010-09-09 2012-03-22 Rohm Co Ltd 半導体装置およびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07183513A (ja) 1993-12-24 1995-07-21 Toshiba Corp 半導体装置の製造方法
JPH08321613A (ja) * 1995-05-26 1996-12-03 Ricoh Co Ltd 半導体装置の製造方法
US6171917B1 (en) * 1998-03-25 2001-01-09 Advanced Micro Devices, Inc. Transistor sidewall spacers composed of silicon nitride CVD deposited from a high density plasma source

Also Published As

Publication number Publication date
US20030022429A1 (en) 2003-01-30
US6784546B2 (en) 2004-08-31
JP2003037081A (ja) 2003-02-07
KR20030011224A (ko) 2003-02-07
KR100469814B1 (ko) 2005-02-02

Similar Documents

Publication Publication Date Title
TW546688B (en) Method of forming a trench isolation structure and semiconductor device
TW201208029A (en) Semiconductor device and method of manufacturing semiconductor device
TW201007889A (en) Methods of forming a plurality of capacitors
TW495964B (en) Semiconductor integrated circuit device and its manufacturing method
TWI300973B (en) Method for forming a semiconductor device
JPS6010773A (ja) １素子型ｆｅｔ−記憶キヤパシタ回路の形成方法
TW303491B (zh)
TW451425B (en) Manufacturing method for memory cell transistor
TW461050B (en) Semiconductor memory and manufacture of the same
JPH06188383A (ja) 半導体記憶装置およびその製造方法
JPH03166760A (ja) 半導体装置及びその製造方法
TW541701B (en) Electrode structure and method of fabricating the same
JP4748887B2 (ja) 半導体メモリの製造方法
TW508700B (en) Semiconductor device manufacturing method
WO2022160625A1 (zh) 半导体结构及半导体结构的制造方法
TW465094B (en) Method for forming memory cell of semiconductor memory device
JP2001053251A (ja) 半導体装置の製造方法
JP2000196042A (ja) キャパシタの構造及びその製造方法
TW419726B (en) Semiconductor device and its manufacture method
JPH1098009A (ja) 半導体素子の配線構造及び製造方法
TW442964B (en) DRAM having COB structure and its fabrication method
TW561625B (en) Nonvolatile semiconductor memory device
TW451270B (en) Semiconductor device and method of manufacturing the same
TW406377B (en) Improved dram chip fabrication method
TW495959B (en) Highly precise semiconductor thin film resistor and the manufacturing method thereof

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees