TW540140B - Self-aligned process for manufacturing discrete type NROM memory cell - Google Patents

Description

540140 五、發明說明（1) 【發明領域】 本發明是有關於一種氮化物唯讀記憶體（n i t r i d e programmable read-only memory，NROM )的記憶胞 (ce 1 1 s )之製造方法，且特別是有關於一種以自對準製 程（self-aligned process )製造不連續式（discrete) NR0M的記憶胞之製造方法。 【發明背景】 可儲存非揮發性（non-vo 1 at i 1 e )資訊之記憶裝置 (memory devices)，例如唯讀記憶體（rom)、可程式 唯讀記憶體（PR0M )及可消除可程式唯讀記憶體 (erasable programmable ROM，EPROM )，及其他高階 (advanced )記憶裝置已被普遍地使用於世界各地之工商 業中。高階記憶裝置通常比一般記憶裝置更牵涉到複雜製 程及測試程序’而高階記憶裝置包括有電流可消除可程式 唯讀記憶體（electrically EPROM，EEPR〇M)、快閃 (flash ) EEPR0M及氮化物可程式唯讀記憶體（nitride programmable read-only memory，NROM )。其中，此些 高階記憶裝置可以完成一般ROM所不能完成之工作，舉例 而言’使用EERP0M裝置之電路可以利用内建於EEPR〇M裝置 中之消除與寫入功能。 NR0M之主要特性在於它是屬於雙位元（dual bit)記 憶胞，而雙位元記憶胞具有數個臨界電壓等級 (threshold voltage levels)，每2個臨界電壓等級將

TW0563F(旺宏）.ptd 第 4 頁 540140 五、發明說明（2) * 一起儲存一不同位元’且其他臨界電壓等級將儲存一位元 於記憶胞之一側。其中，許多文獻及參考資料皆有敘述 NR0M記憶胞之製造方法及一般結構，舉例而言，美國專利 案號No· 62 1 5 1 48係揭露NR0M記憶胞之雙位元記憶胞，且其 專利名稱為”具可改善寫入、消除及循環功能之⑽。^ 國專利案號No· 62 0 1 282係揭露NR0M記憶胞之製程，且其專 利名稱為’’雙位元ROM記憶胞及其製造方法"。前述美國/專 利說明書在此一併附上以作為參考。 、 請參照第1圖，其繪示乃一般NR0M記憶胞的剖面圖。 在第1圖中，提供一基板（substrate ) 1〇，基板1〇係被植 入（implanted)源極（source) 12 及汲極（drain)i4。形 成一三明洽結構於基板1 〇上，三明治結構係為氮化物層 (nitride layer) 17被夾在上氧化物層（top 〇xide layer) 16 及下氧化物層（bottom oxide layer) 18 之 間’並形成所謂的0N0結構。形成數個擴散障礙（barrier diffusion，BD)氧化物20於相鄰近之0N0結構之間，以隔 離相鄰近之0Ν0結構並形成通道（channels) 22。在NR0M 記憶胞之結構中，每一記憶胞具有雙位元，如第1圖所 示。車父大區域（如第1圖較大虛線範圍所示）係表示 記憶胞30，且較小之2個區域（如第1圖較小虛線範圍所示 )係表示第一位元32及第二位元34。 在NR0M記憶胞30中，氮化物層17係提供可寫入記憶胞 中之電何保持機制（charge retention mechanism)。在 一般狀況下’電子（e 1 e c t r ο n s )將於記憶胞讀取期間被

540140 五、發明說明（3) 〜-- 導引進入氮化物層1 7中，且電洞（ho 1 es )將於記憶胞讀 取期間外被導引進入氮化物層丨7中，以取代電子。簡言 之’電子應該可以移動於氮化物層17及植入物（impplant )之間。甚至，氮化物具有誘捕被引進氮化物層丨7之電子 的傾向’假使電子被誘捕且無法移動時，記憶胞寫入功能 將會漸失或整個記憶胞甚至被毁壞。 另外’根據熱電子注入現象（h〇t electron injection phenomenon)，一些熱電子將會穿透過下氧化 物層18 ’特別發生於下氧化物層Μ之厚度很薄時。熱電子 將產生/辰縮電何’濃縮電荷將會大大地增加通道2 2之部分 臨界之下方電荷，以高過於通道22之其餘臨界。當記憶胞 被寫入時，濃縮電荷將被提出且所增加之臨界將不允許記 憶胞抵達傳導狀態。在一般狀態下，即濃縮電荷沒有被提 出時’超過通道22之讀取電壓能夠克服通道22之臨界，因 此，通道2 2將可以進行傳導。 此外，一般NR0M記憶胞係藉由微影 (photolithography)之數個步驟製造而成，且植入物及 位元不易被形成於正確之可以被更換之位置，導致NR0M之 效能大大地降低。 【發明目的及概述】 有鑑於此，本發明的目的就是在提供一種以自對準製 程製造不連續式氮化物唯讀記憶體（NR〇M )的記憶胞之製 造方法，可以解決電子被誘捕進入氮化物層之難題，且本

TTV0563F(旺宏）.ptd 第6頁 540140

TTO563F(旺宏）.ptd 第7頁 五、發明說明（4) 發明將可 以確 實 地控 制 植 入 物 及0Ν0層之共有位置 〇 根據 本發 明 的目 的 5 提 出 一 種 以 自對準 製 程製 造 不 連 續式NR0M 的記 憶 胞之 製 造 方 法 〇 首 先 ，提供 基 板並 形 成 0N0層於基板上 0N0 層 具 有 上 氧 化 物 層、氮 化 物層 及 下 氧 化物層。 接著 j 定義 上 氧 化 物 層 5 然 後，定 義 數個 可 棄 式 間隔物。 接著 5 以自 對 準 製 程 植 入 記 憶胞區 塊 或内 埋 位 元 線，然後 ，根 據 此些 可 棄 式 間 隔 物 定 義氮化 物 層。 接 著 根據不連 續之 氮 化物 層 定 義 下 氧 化 物 層，用 以 形成 不 連 續 之數個柱 狀物 > 使得 兩 個 不 連 續 柱 狀 物之間 形 成通 道 0 然 後，形成 數個 通 道氧 化 物 於 此 些 通 道 中，接 著 ，形 成 氧 化 物層於此 些不 連 續之 通 道 氧 化 物 上 及 氮化物 層 上。 為讓 本發 明 之上 述 g 的 特 徵 > 和優點 能 更明 顯 易 懂，下文 特舉 一 較佳 實 施 例 並 配 合 所附圖 式 ，作 詳 細 說 明如下。 【較佳實 施例 ] 本發 明特 別 提供 一 以 對 準 製 程 (self -a 1i gned process ) 1製造不連續式 (d i scre t e ) 1氮化物唯讀記憶體 (nitride programmable read-only memory 】 -NR0M ) 的 記憶胞（ cell ) 之製 造 方 法 ο 雖 然 本 發明係 分 別以 實 施 例 一及實施 例二 說 明 NR0M 記 憶 胞 之 製 造 方法， 然 而， 熟 此 技 藝者皆明 瞭本 發 明之 技 術 並 不 侷 限 於 此。因 此 ，為 了 更 加 清楚瞭解 本發 明 之技 術 般 與 本 發 明相關 聯 之熟 知 元 件 名稱在此 將不 再 贅述 〇 因 此 ， 本發 明 所闡述 之 說明 書 及 圖 540140 、發明說明（5) 但並非限制本發明之實際應用範 式將只是當作說明用 圍。 f施例二 、清參照第2A〜2M圖，其繪示乃依照本發明之實施例一 ^以自對準製程製造不連續式NR〇M的記憶胞之製造方法流 程圖。、首先，在第2A圖中，提供一基板（substrate ) 210 ’並形成有如三明治結構之〇N〇層於基板21〇上。其 中’王^月治結構包括下氧化物層（b〇tt〇m 〇xide Uyer) 218、氮化物層（nitride layer)217及上氧化物層（七叩 〇Xlde layer ) 216。下氧化物層218係形成於基板21〇上並 又可稱為穿燧氧化物層（tunneling 〇xide layer)，而 氮化物層217係形成於下氧化物層2 18上，且上氧化物層 21 6係形成於氮化物層2 1 7上。接著，塗抹光阻層 (photoresist，PR)於上氧化層216上並根據^罩（mask )(未顯示於第2A圖中）形成特定圖案光阻層 (patterned PR ) 2 1 9 〇 此外，下氧化層218之厚度範圍約為5〇埃〔a)〜 150(A)，且氮化物層217之厚度範圍約為2〇(A〕〜 150 (A)。由於上氧化層216將於後續製程中被移除，所 以，本發明將不限制上氧化層2 1 6之厚度範圍。甚至，彼 此0N0層之厚度是獨立無互相關聯的，且〇N〇層之厚度係ί可 依其實際應用範圍而改變。 ㈢ ^

540140

—^ ^進行钱刻，以移除未被特定圖案光阻層21 9覆 f之上氧化層216，並保留被特定圖案光阻層219覆蓋之上 ，化層216，如第2B圖所示。接著，移除特定圖案光阻層 219，如第2C圖所示。 然後，藉由等向性沈積（c〇nf〇rmal dep〇siti〇n)之 方式形成一可棄式薄膜（disp〇sable fUm)於上氧化物 層216上及部分之氮化物層217上。接著，藉由非等向性蝕

刻程序（Un-C0nf0rmal etching pr〇cess)移除部分之可 棄式薄膜並形成可棄式間隔物（spacers)221於不連續之 上氧化物層216之侧邊上，如第2D圖所示。其中，可棄式 薄膜可以是異於氮化物之任何物質，舉例而言，當本發明 係以多晶矽（polysilicon )為可棄式薄膜時，多晶石夕係 能夠被選擇性地姓刻並使得飯刻程序易於被控制。需要注 意的是，可棄式間隔物22 1之底部寬度被控制於一事先設 定寬度（d ) 。 °X 然後’以自對準製程植入獨（b 〇 r ο η，B )或氟化删 (boron fluoride，BF3)，以形成記憶胞區塊（p〇cket )2 2 2，如第2 E圖所示。當然，本發明亦可以自對準製程 植入砷（As )或磷（P )，以形成内埋位元線（bur ied b i t 1 i ne )。接著’進行選擇性蝕刻，以移除上氧化層 216，且裸露可棄式間隔物221於氮化物層217上，如第2F 圖所示。 然後，進行選擇性钱刻，以移除未被可棄式間隔物 221所覆蓋之氮化物層217，使得被可棄式間隔物221所覆

540140 五、發明說明（7) 蓋之氮化物層2 1 7仍然位於下氧化物層2 1 8上，如第2G圖所 示。接著，移除可棄式間隔物221，如第2H圖所示。然 後，進行蝕刻，以移除未被氮化物層2 1 7所覆蓋之下氧化 層2 1 8，使得被氮化物層2 1 7所覆蓋之下氧化層2 1 8仍然位 於基板2 10上，如第21圖所示。其中，氮化物層217及下氧 化物層2 1 8係一起形成數個柱狀物（p i 1 1 a r s )，且各柱狀 物之間係一通道（channel )。 接著，進行填充，以形成氧化物層224於通道上，如 第2 J圖所示。然後，進行填充，以形成氧化物層2 2 6於氧 化物層224上及氮化物層217上，如第2K圖所示。其中，本 發明係可以透過直接氧化氮化物層21 7之方式、或沈積方 式，或兩者兼具之方式而產生氧化物層226。 接著，進行閘極（gate electrode)製作步驟，形成 一閘極於氧化層226上，閘極可以是多晶矽層228且作為罩 蓋（cap )，如第2L圖所示。其中，多晶矽層228之材質可 以是非結晶形（amorphous )多晶石夕、極佳（grand )多晶 矽及摻雜（dopant )多晶矽。因此，在特定製程中可再進 行沈積’以形成石夕化鶴（tungsten silicide，WSix)於 多晶矽層228上（未顯示於第2L圖中）。然而，本發明可 以視產物之操作方式以決定是否需要多晶矽層2 2 8。 經過上述之製程步驟，本發明係可得到NR〇m記憶胞， 且NR0M記憶胞之結構正如第2M圖所示。在第2M圖中，較大 之虛線區域係表示NR0M記憶胞230，且其他2個較小之虛線 區域係分別表示第一位元232及第二位元234。其中，第一

TW0563F(旺宏）.ptd 第10頁 540140 五、發明說明（8) 位元232及第一^立元234係皆位於事先設定寬度（d)内。 需要注意的是’本發明係以自對準製程植入記憶胞區塊 222 ’且後續之製程皆可使用自對準製程來加以完成。因 此’本發明將可以輕易地控制記憶胞區塊222及〇^〇層之共 有位置（mutual position )。 實施例二 請參照第3A〜3P圖’其繪示乃依照本發明之實施例二 之以自對準製程製造不連續式⑽⑽的記憶胞之製造方法的 流程圖。其中’本實施例之製造方法大部分與實施例一之 製造方法相同’只是本實施例將部分步驟以不同之方式做 個修正或改良而已。 第3A〜3B圖係與第2A〜2B圖具有同樣製程，首先，在 第3A圖中，提供一基板31〇，並形成有如三明治結構之〇N〇 ，於基板3 1 0上。其中，三明治結構包括下氧化物層3丨8、 氮化物層317及上氧化物層316。下氧化物層318係形成於 基板3 1 上並又可稱為穿燧氧化物層，而氮化物層3丨7係形 成於下氧化物層3 1 8上，且上氧化物層3丨6係形成於氮化物 層317上。 接著進行微影（phot ο 1 i thogr aphy )，以形成特定 圖案，阻層319於上氧化層316上。同樣地，彼此〇N〇層之 厚度疋獨立無互相關聯的，且0N0層之厚度係可依NR0M記 憶胞^實際應用範圍而改變。然後，進行蝕刻，以移除未 被特疋圖案光阻層319覆蓋之上氧化層316，並保留被特定

麵I _ 第11頁 顶)563F(旺宏）.ptd 540140 五、發明說明（9) 圖案光阻層319覆蓋之上氧化層316，如第⑽圖所示。 接著’以自對準製程植入以自對準製程植入硼 (boron ’B)或說化爛（b〇ron fiuoride，BF3)，以形 成記憶胞區塊（pocket ) 322，如第3C圖所示。當然，本 發明亦可以自對準製程植入砷（As )或磷（p )，以形成 内埋位兀線（buried bit 1 ine )。然後，特定圖案光阻 層319將被去除殘渣，用以裸露具有事先設 疋寬度（d )大小之上氧化層3丨6，如第3 D圖所示。然後， 進行钱刻’以移除未被特定圖案光阻層3丨9覆蓋之上氧化 層316，且保留被特定圖案光阻層319覆蓋之上氧化層 316，如第3E圖所示。接著，移除特定圖案光阻層319，如 第3 F圖所示。 广然後，藉由等向性沈積之方式形成可棄式薄膜32〇於 上氧化物層316上及部分之氮化物層317上，如第36圖。接 著藉由非等向性钱刻程序移除可棄式薄膜3 2 0並形成可 棄式間隔物321於不連續之上氧化物層316之側邊上，如第 3H圖所不。其中，可棄式薄膜32〇可以是異於氮化物之任 何物質，如多晶矽。需要注意的是，可棄式間隔物321之 底部寬度被控制於事先設定寬度（d )。甚至，此一方法 可以不需要事先没疋寬度（d )，只要確保記憶胞區塊3 2 2 (如第3H圖所示之n+部分）上之下氧化物層318及氮化物 層3 1 7斷開即可。 然後，進行選擇性蝕刻，以移除上氧化物層316，並 保留可棄式間隔物3 21於氮化物層317上，如第31圖所示

540140 五、發明說明（ίο) 接著’進仃餘刻’以移除未被可棄式間隔物321所覆蓋之 氣化物層3 1 7 ’使得被可棄式間隔物3 2 1所覆蓋之氮化物層 3 1 7及_可棄式間隔物3 2 1仍然位於下氧化層3丨8上，如第3 j 圖所不三然後，移除可棄式間隔物32 i，如第3K圖所示。 接著’進行钱刻’以移除未被氮化物層3丨7所覆蓋之 下氧化層318，使得被氮化物層317所覆蓋之下氧化層318 仍然，於基板310上，如第3L圖所示。其中，氮化物層317 及下氧化物層3 1 8係一起形成數個柱狀物（如第3L圖所示 )’且各柱狀物之間係一^通道。 然後’進行填充，以形成氧化物層324於通道上，如 第3M圖所不。然後，進行填充，以形成氧化物層326於氧 化物層324上及氮化物層317上，如第3N圖所示。其中，透 過直接氧化氮化物層317之方式、或沈積方式，或兩者兼 具之方式而產生氧化物層326。 接著，進行閘極製作步驟，形成一閘極於氧化層3 2 6 上，閘極可以是多晶矽層328且作為罩蓋，如第30圖所 示。然而，本發明可以視產物之操作方式以決定是否需要 多晶石夕層3 2 8。 經過上述之製程步驟，本發明係可得到NR〇M記憶胞， 且NROM記憶胞之結構正如第3P圖所示。在第3p圖中，較大 之虛線區域係表示N R 0 Μ記憶胞3 3 0，且其他2個較小之虛線 區域係分別表示第一位元332及第二位元334。其中，第一 位元332及第二位元334係皆位於事先設定寬度（d)内。 需要注意的是，本發明係以自對準製程植入記憶胞區塊

TW0563F(旺宏）.ptd 第13頁 540140 五、發明說明（11) 3 22，且後續之製程皆可使用自對準製程來加以完成。因 此本發明將可以輕易地控制記憶胞區塊322及0N0層之丘 有位置。 〃 【發明效果】 本發明上述實施例所揭露之以自對準製程製造不 式瞧的記憶胞之製造方法’可以形成記憶胞區: 憶胞區塊上之雙位元於正確的位置。其中，本發明之= =物可以隔離開雙位元1以解決電子被誘捕進= 物層之難題。 乳1匕 綜上所述，，本發明已以一較佳實施例揭露如上， ,、、、…、並非用以限疋本發明，任何熟習此技藝者， 本發明之精神和範圍内，當可作各種 : 脫離 ^發明之保護範圍當視後附之申====者:此

TW0563F(旺宏）.ptd 第14頁 540140 圖式簡單說明 【圖式之簡單說明】 第1圖，其繪示乃一般NR0M記憶胞的剖面圖。 第2A〜2M圖繪示乃依照本發明之實施例一之以自對準 製程製造不連續式NR0M的記憶胞之製造方法流程圖。 第3A〜3P圖繪示乃依照本發明之實施例二之以自對準 製程製造不連續式NR0M的記憶胞之製造方法流程圖。 【圖式標號說明】 1 0、21 0、3 1 0 ··基板 12 :源極 14 :汲極 1 6、21 6、31 6 :上氧化物層 17、 217、317 :氮化物層 18、 218、318 :下氧化物層 2 0 :擴散障礙氧化物 22 :通道 30、230、330 : NROM 記憶胞 32、232、332 ··第一位元 34、234、334 :第二位元 2 1 9、3 1 9 :特定圖案光阻層 2 2 1、3 2 1 :可棄式間隔物 2 2 2、3 2 2 :記憶胞區塊 224、226、326 :氧化物層 2 2 8、3 2 8 :多晶矽層

TW0563F(旺宏）.ptd 第15頁 540140

TW0563F(旺宏）.ptd 第16頁

Claims (1)

1. 540140 六、申請專利範圍 1· 一種以自對準製程（self-aligned process)製 造不連續式（discrete)氮化物唯讀記憶體（nitride programmable read-only memory，NROM )的記憶胞 (cell )之製造方法，包括·· 提供一基板（substrate)並形成一 0N0層於該基板 上，該0Ν0層具有一上氧化物層（top oxide layer)、一 氮化物層（nitride layer)及一下氧化物層（bottom oxide layer )； 定義該上氧化物層； 定義複數個可棄式間隔物（disposable spacers); 以自對準製程植入（implanting ) —記憶胞區塊 (pocket)或一内埋位元線（buried bit line); 根據該些可棄式間隔物（disposable spacers)定義 該氮化物層； 根據不連續之該氮化物層定義該下氧化物層，用以形 成不連繽之複數個柱狀物（p i 11 a r s )，使得兩個不連續 柱狀物之間形成一通道（channel); 形成複數個通道氧化物於該些通道中；以及 形成一氧化物層於不連續之該些通道氧化物上及該氮 化物層上。 2 ·如申晴專利範圍第1項所述之以自對準製程製造不 連續式NR0M的記憶胞之製造方法，其中定義該上氧化物層 之步驟更包括以下步驟： 形成一光阻層（photoresist)於該上氧化層上；

   國 TW0563F(旺宏).ptd

   第17頁 540140 六、申請專利範圍 置放一光罩（mask)於該光阻層上方； 敍刻該上氧化層；以及 移除該光阻層。 士 3.如申請專利範圍第1項所述之以自對準製程製造不 連續式NR0M的記憶胞之製造方法，其中定義該可棄式間隔 物之步驟更包括以下步驟： 專向性沈積（conformal deposition) —可棄式薄膜 (film)於該上氧化物層上； «I 非等向性蝕刻該可棄式薄膜；以及 移除不連續之該上氧化物層。 4·如申請專利範圍第3項所述之以自對準製程製造不 連續式NR0M的記憶胞之製造方法，其中該可棄式薄膜係一 多晶石夕（polysilicon)。 5 ·如申請專利範圍第1項所述之以自對準製程製造不 連續式NR0M的記憶胞之製造方法，其中定義該氮化物層之 步驟更包括姓刻該氮化物層並移除該可棄式間隔物。 6 ·如申晴專利範圍第1項所述之以自對準製程製造不 連續式NR0M的記憶胞之製造方法，其中該氧化物層係經由 直接氧化該氮化物層之方式、或沈積方式，或兩者兼具之 方式而產生。 7·如申請專利範圍第1項所述之以自對準製程製4 連績式NR0M的記憶胞之製造方法，其中形成該氧化 不連續之該些通道氧化物上及該氮化物層上之步驟後I更 以一閘極（gate electrode)覆蓋該氧化物層。

   540140 六、申請專利範圍 8·如申請專利範圍第7項所述之以自對準製程製造不 連續式NROM的記憶胞之製造方法，其中該閘極係一多晶 石夕。 9.如申請專利範圍第1項所述之以自對準製程製造不 連續式MOM的記憶胞之製造方法，其中定義該上氧化層之 步驟更包括以下步驟： 形成一特定圖案光阻層； 以淨化該特定圖案光阻 去除殘潰（descumm i ng 層； 根據已去除殘渣之該特定圖 層；以及 疋固案先阻層蝕刻該上氧化物 移除該特定圖案光阻層。

   第19頁