TW538444B - Semiconductor integrated circuit - Google Patents

Semiconductor integrated circuit Download PDF

Info

Publication number
TW538444B
TW538444B TW086113266A TW86113266A TW538444B TW 538444 B TW538444 B TW 538444B TW 086113266 A TW086113266 A TW 086113266A TW 86113266 A TW86113266 A TW 86113266A TW 538444 B TW538444 B TW 538444B
Authority
TW
Taiwan
Prior art keywords
resistor
mosfet
integrated circuit
semiconductor integrated
terminal
Prior art date
Application number
TW086113266A
Other languages
English (en)
Inventor
Kumi Egawa
Original Assignee
Nec Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Electronics Corp filed Critical Nec Electronics Corp
Application granted granted Critical
Publication of TW538444B publication Critical patent/TW538444B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Description

538444 Α7 Β7 經濟部中央標準局員工消費合作社印製 五、發明説明（'） 〔産業上之利用領域] 本發明為有關一種半導體積體電路，尤指關於MOSFET (Matal Oxide Semicoductor Field Effect Transistor ，金氧半導體場效電晶體，以下稱MOSFET)的閛極之對 於靜電破壤之保護者。 〔習知之技術〕 在以往的半導積體電路中，·要將箝位用M0SFET的闊 極電壓置於電源（或接地點：G N D )水平，而，直接將其 連接於電源（或接地點）時，由於靜電或雜訊，M0SFET的 闊極會被直接加上電壓，而會有引起閘極氯化膜的絶緣 破壤之事。為防止該閛極氧化膜的絶緣破壞，是以如第 4〜7圖所示之擴散處理，將雜質擴散於半導體基板，以 製成為擴散層電阻，或如第8圖及第9圖所示，連接多 結晶矽電阻，經介由該電阻，將箝位用M0SFET的閙極連 接於電源（或接地點）。而由所連接的電阻與閘極原有的 電容成分，構成為積分電路，緩和供應於閘極的陡峨電 壓變化，以保護閘極氧化膜之被破壞。 其次，說明半導體積體電路的M0SFET之以往的線路 連接例子。第1 2圖為以往的積體電路之構成。電路D 1〜 Dn(l〜η為自然數）分別表示各電路，而包含有M0SFET。 電路Ε 1〜E m ( 1〜πι為自然數）分別表示各電路》而包含有 Μ 0 S F E T 〇 接箸，參照第1 3圔，詳細說明電路D 1〜D η。此圖中， Τ1是ρ型溝道的M0SFET,其闊極是經介由電阻71被接地 - 3 - (請先閱讀背面之注意事項再填寫本頁) .· 訂 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 538444 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（> ) ，經常在於Ο N (導通，以下稱Ο N )狀態，T 2是η型溝道的 MOSFET，其闊極是經介由電阻72連接於電源端子Vce , 經常在於⑽狀態。 T3是p型溝道的MOSFET,其闊極連接在端子Cl，T4是 η型溝道的MOSFET,其閘極連接在端子C1，經常與 MOSFET T3的闞極成為同電位。T5是p型溝道的M0SFET ，其閙極連接在端子C3。T6是p型溝道的MOSFET，其闊 極連接在端子C3,經常與MOSFET T5的闊極在於同電位。 T8是η型溝道的MOSFET,其闊極連接於反相器3的輸出 嫋子，漏極連接於MOSFET T4的漏極，源極連接於MOSFET T9的漏極。反相器3的輸入端子連接在端子C2。T9是η 型溝道的MOSFET,其閘極連接在端子C3,經常與MOSFET 下6的_極同電位。 其次，參照第13圔，說明上述電路之動作。MOSFET T1 的閙極是經由串聯電阻7 1被接地於接地點G N D，經常在於 ON狀態，因而不影響電路的動作。同樣，MOSFET T2的 閘極是經由串聯電阻72連接於電源端子Vcc，而經常在 於0 N狀態，因而不影響電路動作。 首先，輸入於端子C1的信號為”1”時，MOSFET T3會 OFF(啓斷，以下稱OFF)而MOSFET T4會ON,因而與端子 C2及端子C3所輸入信號無關的，由端子C4輸出的信號為 ” 0 %同樣，輸人於端子C 3的信號為” 1 ”時，Μ 0 S F E T T 5 會 OFF, MOSFET Τ6會 ON,且，MOSFET Τ2經常為 〇Ν，因 而與端子C1及端子C2所輸人信號無關的。由端子C4輸出 (請先閱讀背面之注意事項再填寫本頁) #· 訂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 538444 A7 B7 經濟部中央標準局員工消費合作社印裂 五、發明説明（4 ) 的信號成為” 0 ”。 其次，輸人於端子c 1及端子C 3的信號為” 0 ”時，由於 MOSFET T1經常為〇H，因而MOSFET T3及T5會0N，而 MOSFET T4及T6會OFF,因此，由端子C4輸出的信號成為 ”1”。即電路C1到Cn是2輸入”或”（OR)電路。 又，由端子C2輸入的信號為”1”時，反相器3的輸出 信號成為”〇”， MOSFET T8成為 OFF, M0SPET T9的 ON及 OFF 動作，不會影響到電路動作。又，由端子C 2輸入的信號 為” 0 ”，而輸人於端子C 3的信號為” 1 ”時，Μ 0 S F E T T 6及T 9 會同時0Ν，因而，成為只會在MOSFET Τ6流通較多電流。 即，由端子C 2的輸人信號為” ”時，由端子C 3所輸入的 信號電壓使該，，或”電路〇 N及0 F F之門檻值電壓，卽邏輯 門檻值電壓會降低。 其次，將第12圖的電路E1〜Em之詳細情形，參照第14 圖說明之，圖中，C5是輸入端子。Vcc是電源端子，對 電路供應勳作電流。4是反相器，可將數位信號的水平 倒轉。5是”同”邏輯（e x c 1 υ s丨v e ” N 0 R ”*對輸入’te號做 重合蓮算。6是反相器，可將數位信號的水平倒轉。C6 是輸出端子。7 3是電阻，串聯在反相器4與電源端子V c c 之間，可保護構成反相器4的MOSFET之闊極被靜電破壤。 將此線路之動作，簡單説明之。反相器4的輸入端子 是經由串聯電阻7 3連接於電源端子V c c ,因而反相器4的 输出信號必定在於” L ”（低）位，”同”邏輯5的一輸入端子 是連接在該反相器4的輸出端子，因而必定是輸入” L ” 一 5 - (請先閎讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 538444 Α7 Β7 經濟部中央標準局員工消費合作社印製 五、發明説明u ) 位信號。因此，由輸入於”同”邏輯5的另一輸入端子之 信號來決定其輸出信號。 從連接在”同”邏輯5的輸人端子之端子C 5所輸入信號 為” L ”時，”同”邏輯5的輸出信號成為” Η Μ高位）。又從 端子C 5所輸入信號為” Η ”時，”同”邏輯5的輸出信號成 為” L %又”同”邐輯5的輸出端子是連接在反相器6的 輸入端子，因而，由端子C 6輸出的信號是，端子5如輸 入” L ”則成為” L ” ；端子5如輸入” Η ”則成為” Η ”。卽第4 圖的電路Ε1〜Em構成為緩衝器。 如上述，在第12圖的各電路中，均包含有保護MOSFET 闊極被破壤之電阻。即，電路D1〜Dn中各有2値電阻71 及7 2，合計有2 η個電阻。又，電路E 1〜Ε η中各有1個電 阻7 3，合計有m個電阻。 〔發明欲解決之問題〕 然而，以往的這種為了要保護MOSFET的閛極氧化膜所 用的電阻，例如要將其製成1 k £2時，其所需之面積在於 擴散電阻時要有2 0 7 Ο μ in 2 ,而在於結晶矽電阻時要有 870 a m 2。隨箸今後半導體積體電路的電路規模之加大 ，M0SFET的使用量也增加，該電晶體的閘極氧化膜保護 用電阻也同時增加，因而需要有大的區域來配置電阻， 會有晶Η面積增加之問題。 本發明乃有鑑於此，目的在於提供一種在於保護Μ 〇 S F Ε Τ 的闊極氯化膜中，可縮小半導體積體電路的晶片面積之 半導體積體電路者。 -6 一 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 538444 Α7 Β7 經濟部中央標準局員工消費合作社印製 五、發明説明（r ) 〔發明之解決手段〕 本發明申請專利範圍第1項所述半導體積體電路為在 於MOSFET的闊極上施加所定電壓時，為防止上述MOSFET 的闞極遭受靜電破»，而在上述MOSFET的閘極與施加上 述所定電壓的端子之間串聯有電阻之半導體積體電路中 ，其特徵為：其僳具備為了使多數的上述MOSFET的各閘 極置於共同電壓，而將其連接之配線，而上述電阻偽串 聯連接在上述配線與上述端子之間者。 本發明申請專利範圍第2項所述之半導體積體電路之特 徵為：在於申請專利範圍第1項所述之半導體積體電路中， 施加於上述端子之電壓，是由鑛散雜質所形成，而與形 成上述半導體裝置的半導體基板相隔離之擴散層所供應 者。 本發明申請專利範圍第3項所述半導體積證電路之特 徵為：在於申請專利範圍第1項所述半導體積體電路中 ，上述電阻是以在上述半導體基板上擴散I隹質所形成的擴 散層，作為電阻之用者。 本發明申請專利範圍第4項所述半導體積體電路之特 徵為：在於申請專利範圍第1項所述半導體積體電路中 ，上述電阻是用多結晶矽所形成者。 本發明申請專利範圍第5項所述半導體積體電路之待 徽為：在於申請專利範圍第1項至第4項中任一項所述 之半導體積體電路中，上述Μ 0 S F E T為N型溝道時，上述 所定電應卽為電源電壓，而上述電阻偽串聯連接在上述 一 7 一 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 538444 Α7 Β7 經濟部中央標準局員工消費合作社印製 五、發明説明（ Μ 0 S F E T的閜極與連接於施加上述電源電壓的上述端子之 上述配線之間者。 本發明申請專利範圍第6項所述半導體積體電路之特 徽為：在於申請專利範圍第1項至第4項中任一項所述 之半導體積體電路中，上述MOSFET為Ρ型溝道時，上述 所定電壓卽為接地點電壓，而上述電阻偽串聯連接在上 述Μ 0 S F Ε Τ的_極與連接於施加上述接地點電壓的上述端 子之上述配置之間者。 本發明申請專利範圍第7項所述半導體積體電路之特 徵為：在於申請專利範圍第1項至第6項中任一項所述 之半導體積體電路中，其偽將多數的上述MOSFET分成多 數組，將每組的上述MOSFET之閘極共同連接，而在每組 的上述配線與上述端子之間串聯連接上述電阻者。 〔實施例〕 以下，參照圖面，說明本發明之實施例。 第]圖是本發明一實施例的半導體積體電路之構成方 塊圖。此圖中，GR為配線，連接在電路Α1〜An。1為電 阻，串聯連接在配線GR與接地點GND之間。VR為配線， 連接在電路A 1〜A η及電路B 1〜B m。2為電阻，串聯連接 在配線VR與電源端子Vce之間。 以下，參照第2圖，說明第1圖中的電路A1〜An之詳 細情形。其電路結構及動作乃與以往例的第1 3圖之電路 D 1〜D η相同，從略其說明。在第1 3圖的電路中，連接在 MOSFET Τ1的闊極之電阻71及連接在MOSFET Τ2的閘極之 -8 ~ (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 538444 經濟部中央標準局員工消費合作社印製 A7 ___B7____五、發明説明（：？） 電阻72,在第2圖中是分別以配線GR及VR所取代。而 MOSFET T1的闊極是經介由連接在配線GR的第1圖中之 電阳1所接地。 又，Μ 0 S F E T T 2的閘極是經介由連接在配線V R的第1圖 中之電阻之建接在電源端子Vec。如此，電路Α1〜An内部 的各Μ 0 S F E T T 1及T 2並不在於其各閘極與接地點G N D (或 電源端子Vce)之間，各擁有閘極氧化膜保護用之串聯電 阻，而是將全部電路的MOSFET之閘極部連接在一起，在 其連接點與接地點G H D (或電源端子V c c )之間，串聯連接 闞極氯化膜保護用電阻之構成者。 接著參照第3圖，説明第1圖中的電路Β1〜Β®之詳細 情形，其電路構成及動作乃與以往例的第1 4圔之電路Ε 1 〜E m相同，從略其說明。在第1 4圔的電路中，連接在反 相器4的輸入端子之電阻73，在第3圔中是以配線VR所 取代，而構成反相器4的MOSFET之闊極是經介由連接在 配線V R的電阻2連接於電源端子V e c。 如上述，電路A1〜An及電路B1〜B®的各電路並不獨自 擁有MOSFET的閛極氧化膜保護用電阻，而是如第1圖所 示的，將各MOSFET的闊極共同連接，在其連接點與電 源，或接地點之間，串聯連接電阻者。因此，例如電路 /Π〜An數增加，電阻1及2也只要各有1個就夠。 以下，說明保護閘極氧化膜所使用之電阻構成。 第4圏是第1擴散電阻之構成。第4 ( a )圔是第1擴散 電附之斷面画。圖中，1 〇是擴散有P型雜質之P型半導 一 9 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 538444 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（y ) 體基板，構成有積體電路。U是P型半導體基板1 〇上， 將N型原子以離子注入法，或由固相熱擴散所形成之N 型池。12是在N型池11上，將P型原子以離子注入法， 或由固相熱擴散所形成之P型擴散層，形成為電阻。1 3 是N型擴散層，其雜質濃度比N型池為高，便於連接電 極者。14a及14b是以鋁製成之電極，分別將P型擴散層 1 2和N型擴散層1 3連接於配線V R。 第4(b)是第4U)圖的斷面圖之電路構成圖。11是N型 池。12是P型擴散層所形成之電阻，形成在電極1“與 電極1 4 c之間。1 5是二極體，由P型擴散層1 2與N型池 11所形成，P型擴散層12成為正極，N型池成為負極。 第5圖是第2擴散電阻之構成。第5U)圖是第2擴散 電附之斷面圖。圖中20是擴散有Η型雜質之Η型半導 體基板，構成積體電路。21是Μ型半導體基板20上，將 Ρ型原子以離子注入法，或由固相熱擴散所形成之Ρ型 池。22是在Ρ型池21上，將Ν型原子以離子注入法，或 由固相熱擴散所形成之Ν型擴散層，形成為擴散層電阻 Q 2 3是Ρ型擴散層，其雜質濃度比Ρ型池為高，便於連 接電極者。2 4 a及2 4 b是以鋁製成之電極，分別將N型擴 散層2 2和P型擴散層2 3連接於至接地點G N D之配線GR。 第5 ( b )是第5 ( a )圖的斷面圖之電路構成圖。2 1是P型 池。2 2是Η型擴散層所形成之電阻，形成在電極2 4 a與 電極2 4 c之間。2 5是二極體，由N型擴散層2 2與P型池 2 1所形成，P型擴散層2 1成為正極，N型擴散層2 2成為 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 538444 經濟部中央標準局員工消費合作社印製 A7 __B7五、發明説明（9 ) 負極。 第β瞳是第3擴散電阻之構成。第6U)圖是第3擴散 電附之斷面圖。圖中，3 0是擴散有Ν型雜質之f{型半導 體基板，構成積體電路、31是在N型半導體基板30 上，將P犁原子以離子注入法，或由固相熱擴散所形成 之P型擴散層，形成為電阻，33是N型擴散層，其雜質 濃度比N型半導體基板30為高，便於連接電極者。34a 及3 4 b是以鋁製成之電極，分別將P型擴散層3 1和N型 擴散靥33連接於至電源端子Vce之配線VR。 第6(b)圖是第6(a)圖的斷面圖之電路構成圖。31是P 型擴散層。3 1是由P型擴散層所形成之擴散層電阻，形 成在電極34a與電極34c之間。35是二極體，由P型擴散 層31與N型半導體基板30所形成，P型擴散層31成為正 極，N型半導體基板30成為負極。 第7圖為第4擴散電阻之構成，第7(a)圔是第4擴散 電阻之斷而圖。圖中40是擴散有P型雜質之P型半導體 基板。構成積體電路。41是P型半導體基板40上，將N 型原子以離子注入法，或由固相熱鑛散所形成之N型鑛 散層形成為電阻。43是P型擴散層其雜質濃度比P型半 導體基板40為高，便於連接電極者。44a及44b是以鋁製 成之電極，分別將K型擴散層4 1和P型擴散層4 3連接於 至接地點GHD之配線GR。 第7(b)圖是第7(a)圖的斷面圖之電路構成圖。41是N 型擴散層。4 1是由P型擴散層所形成之擴散層電阻，形 - 11 - (請先閎讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 538444 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（w) 成在電極44a與電極44c之間。45是二極體，由Η型擴散 骣4〗SP型半導體基板40所形成，Ν型擴散層41成為負 極，Ρ型半導體基板40成為正極。 第8 _是第4圖到第7圖的擴散層電阻之掩模圖案圖 。在此是以第4圖的掩模圖案來說明本掩模圖案圖之構 成f、本_中Ν型池11是形成在Ρ型半導體基板1 〇上。Ν 型鑛散層1 3是形成在N型池1 1的周圍。為了連接該N型 擴散層1 3與配線V R ,在沿著N型池1 1的内部區域上，周 期性的形成有電極14b、14b、14b、·*··。又，為了連接 Ν型擴散曆13與連接在圖未示的M0SFET的閘極之配線17 ,而形成有電極14c。 以下，說明在半導體積體電路中，除擴散電阻之外， 所使用的多結晶電阻之構成。 第9圖是第1多結晶電阻之構成。第9(a)圖是第1多 結晶電阻之斷面圖。圖中5 0是擴散有P型雜質之P型半 導體基板，構成積體電路，51是二氯化矽層，也即氧化 膜。5 2是多結晶矽，其與P型半導體基板5 0之間，由氧 化膜5 1所絶緣，形成為電阻。5 3是氧化膜，將多結晶矽 52加以絶緣。54是接觸孔，作為連接鋁配線55與多結晶 5夕52之用。 鋁配線5 5是連接於至接地點G N D (或電源端子V c e )之配 線GR (或VR)i: 56是接觸孔，作為連接鋁配線57與多結晶 矽5 2之用。鋁配線5 7是連接於圔未示的Μ 0 S F E T之閜極。 第9 ( b )圖是第9 ( a )圖的斷面圖之電路構成圖。圖中5 2是 -12- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 538444 A7 B7 五、發明説明（) 經濟部中央標準局員工消費合作社印製 由多結晶砂所形成之多結晶矽電阻。 第10圖是第2多結晶電阻之構成。第lfl U)圔是第2 多結晶電阻之斷面圔。圖中60是擴散有N型雜質之N型 半導體基板，構成積體電路。61是二氧化矽層，也即氧 化膜。62是多結晶矽，其與N型半導體基板60之間， 由氧化膜61所絶緣形成為多結晶電阻。63是氯化膜，將 多結晶矽6 2加以絶緣❶6 4是接觸孔，作為連接錦配線6 5 與多結晶矽62之用。 鋁配線65連接至接地點GND (或電源端子Vcc>之配置GR (或VR)。66是接觸孔，作為連接鋁配線67與多結晶矽62 之用。鋁配線67是連接於圖未示之M0SFET之閘極。第 (b)是第IQ(a)圖的斷面圖之電路構成圖。圔中62是多結 晶矽所形成之多結晶矽電阻。 第11圖是第9圖及第10圖的多結晶矽電阻之掩模圖案 。是以第9圖的掩模圖案圖來說明。本圔中，在氧化膜 61上，形成有多結晶矽52。配線GR(或GV)與多結晶矽51 之間，是在接觸孔54相連接。連接於圖未示的MOSFET之 闊極的配線57與多結晶矽61是在接觸孔56相連接。 以上，參照圖面詳逑本發明之一實施例，唯，具體上 之構成並不只限於本實施例，而只要不逸出本發明的要 旨範圍，所有設計變更均包括在本發明内。 例如，實施例中是將半導體積體電路的各電路的M0SFET 之闊極全部共同連接，在該連接點與接地點SND(或電源 端V c c )之間，串聯連接1個閘極氣化膜保護電阻，唯， 也可將多數電路分成組，將每組的M0SFET的閘極相連接 ，而將閘極氧化膜保護電阻串聯連接於該Μ 0 S F E T的閘極 連接點與接地點G N D (或電源端子V c c )之間者。 -1 3 - (請先閱讀背面之注意事項再填寫本頁) 曇
、1T r0! 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 538444 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（p) 〔發明之效果〕 依照申請專利範圍第1項所述之發明，在MOSFET的閛 極上施加所定電壓時，為防止上述MOSFET的蘭極遭受靜 電破壞，而在上述MOSFET的閘極與施加上述所定電壓的 端平之間，串聯有電阻之半導體積體電路，其持徽為： 具備為了使多數的上述MOSFET之各蘭極置於共同電壓， 而將其連接於配線；而上述電阻偽串聯連接在上述配線 與上述端子之間，因而，如有多數的Μ 0 S F E T之閙極電壓 要有相同的電源電壓或接地點電壓時，為保護MOSFET的 閜極遭受靜電破壞並使其與電源電壓或接地點電壓為同 電壓，而在MOSFET的閘極與施加電源電壓或接地點電壓 的端子之間所串聯的電阻，只要有一個就夠。因此，可 縮小晶片面積，且，由於將MOSFET的闊極共同連接，其 輿電阳連接的電容會增加，能更提高靜電破壞保護能力 之效果。 依照申請專利範圍第2項所述之發明，其特徵在申請 專利範圍第1項所述之半導體積體電路中，施加於上述 端子的電壓是由擴散雜質所形成，而與形成上述半導髏 裝置的半導體基板相隔離之擴散層所供應。因而，在擴 散餍與半導體基板間所形成的電容成分，乃具有可提高 MOSFET的閛極之靜電破壤保護功能之效果。 依照申請專利範圍第3項所述之發明，其特徽在申請 專利範圍第1項所述之半導體積體電路中，上述電阻是 在上述半導體基板上擴散雜質所形成的擴散層，作為電 -14- (請先閲讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 538444 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（Μ ) 阳之用，因而，在擴散層與半導體基板間所形成的電容 成分乃具有可提高MOSFET的閜極之靜電破壞保護功能之 效果，、 依照申請專利範圍第4項所述之發明，其特徵在申請 專利範圍第1項所述之半導體積體電路中，上述電阻是 用多結晶矽所形成，因而在擴散層與半導體基板間所形 成的霄容成分，乃具有提高MOSFET的閘極之靜電破壤保 護功能的效果。 依照φ請專利範圍第5項所述之發明，其特徵在於申請 專利範團第1至第4項中任一項所述之半導體積體電路 中，上述MOSFET為Ν型溝道時，上述所定電壓即為電源 電壓，而上述電阻偽串聯連接在上述MOSFET的闊極與連 接於施加上述電源電壓的上述端子之上述配線之間，因 而，該N型溝道的MOSFET經常在於ON狀態，因此，具有 在於不使用該MOSFET時，使其在於與電路動作上無關狀 態之效果。 依照申請專利範圍第6項之發明時，其特歡馬在於申請 專利範圍第〗至第4項中任一項所述之半導體積體電路 中，上述MOSFET為P型溝道時，上述所定電壓卽為接地 霄壓，而上述電阻条串聯連接在上述MOSFET的閘極與連 接於施加上述接地電壓的上述端子之上述配線之間，因 而該P型溝道的MOSFET經常在於ON狀態，因此具有在不 使用該MOSFET時，使其在於與電路勳作上無關狀態之效 果·〇 -15- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 538444 五、發明說明（14) 依照申請專利範圍第7項之發明，其特徵在申請專利 範圍第1至第6項中任一項所述之半導體積體電路中，將 多數之上述MOSFET分成多數組，將每組的上述MOSFET的 閘極共同連接，而在每組的上述配線與上述端子之間串聯 連接上述電阻，因而，在於半導體積體電路中，其經由串 聯電阻和施加電源電壓或接地電壓的端子所連接之配線， 如果不能連接於其全部的閘極電壓要有相同的電源電壓或 接地電壓的所有MOSFET之閘極時，可將多數MOSFET分 組’以使其閘極電壓與電源電壓或接地電壓爲相同。因此 具有提高配電構成之自由度之效果。 〔附圖簡單說明〕 第1圖爲本發明一實施例之半導體積體電路構成方塊圖。 第2圖爲第1圖實施例中，電路A1〜An之詳細電路圖。 第3圖爲第1圖實施例中，電路B1〜Bm之詳細電路圖。 第4圖爲半導體積體電路中所使用之擴散電阻斷面圖。 第4 (a)圖爲第1擴散電阻之斷面圖。 第4 (b)圖爲第4(a)圖的斷面圖之電路構成圖。 第5圖爲半導體積體電路中所使用之擴散電阻斷面圖。 第5 (a)圖爲第2擴散電阻之斷面圖。 弟5 (b)圖爲第5(a)圖的斷面圖之電路構成圖。 第6圖爲半導體積體電路中所使用之擴散電阻斷面圖。 第6 (a)圖爲第3擴散電阻之斷面圖。 第6 (b)圖爲第6(a)圖的斷面圖之電路構成圖。 -16- 538444 五、發明說明（15 ) 第7圖爲半導體積體電路中所使用之擴散電阻斷面圖。 第7 (a)圖爲第4擴散電阻之斷面圖。 第7 (b)圖爲第7(a)圖的斷面圖之電路構成圖。 第8圖爲第4圖〜第5圖的擴散電阻之掩模圖案圖。 第9圖爲半導體積體電路中所使用之多結晶矽電阻斷面圖。 第9 ( a )圖爲第1多結晶電阻之斷面圖。 第9 (b)圖爲第9(a)圖的斷面圖之電路構成圖。 第1 0圖爲半導體積體電路中所使用之多結晶矽電阻斷面圖。 第1 0 ( a )圖爲第2多結晶電阻之斷面圖。 第10 (b)圖爲第10(a)圖的斷面圖之電路構成圖。 第11圖爲半導體積體電路中所使用之多結晶矽電阻斷面圖。 第12圖爲以往之半導體積體電路構成方塊圖。 第1 3圖爲第1 2圖中的電路D1〜Dn之詳細電路圖。 第1 4圖爲第1 2圖中的電路E1〜Em之詳細電路圖。 〔符號說明〕 1、2 ....電阻， 3 ....反相器， 4 ....反相器， 5....."同π邏輯，6____反相器， 10____Ρ型半導體基板，11.....Ν型池， 12____Ρ型擴散層，13____Ν型擴散層， 14a，14b，14c ....電極，15.....二極體， 17....配線，20. .. .N型半導體基板， 21____P型池，22.....N型擴散層， 23____P型擴散層，24a，24b，24c____電極， -17- 538444 五、發明說明（16) 25____二極體，30____N型半導體基板， 31____P型擴散層，33____N型擴散層， 34a,34b,34c.....電極，35....二極體， 4〇. .. .P型半導體基板，41 ... .N型擴散層， 43____p型擴散層，44a，44b，44c.....電極， 45....二極體，50. . . .P型半導體基板， 5 1，5 3 ....二氧化砂層，5 2 ....多結晶石夕， 54,56 ____接觸孔，5 5, 57 .....鋁配線， 60____N型半導體基板，61，63____二氧化矽層， 62____多結晶矽，64,66 ____接觸孔， 65, 67 ____鋁配線，71，72, 73 .....電阻， Al，A2，An.....電路，Bl，B2,Bm.....電路， Dl，D2，Dn.....電路，El,E2，Em.....電路， C1，C2，C3，C4.....端子，C5，C6____端子，Vcc....電源端子，GND.....接地點，GR，VR....配線， ΤΙ，T3，T5____MOSFET，Τ2，Τ4，Τ6，Τ8，Τ9.....M0SFET ° -18-

Claims (1)

  1. 538444 六、申請專利範圍 1. 一種半導體積體電路，其係在於爲防止靜電破壞，而 .在MOSFET(金氧半導體場效應電晶體）的閘極與要將所 述電壓施加於該閘極的端子之間，串聯有電阻之半導 定積體電路中，其特徵爲： 具備爲使多數的上述MOSFET的各閘極置於共同電 壓，而將其連接配線；而 上述電阻係串聯接在上述配線與上述端子之間者。 2 .如申請專利範圍第1項所述之半導體積體電路，其特 徵爲： 施加於上述端子的電壓，係由擴散雜質所形成、而 與形成上述半導體裝置的上述半導體基板相隔離之擴 散層所供應者。 3 ·如申請專利範圍第1項所述之半導體積體電路，其特 徵爲： 上述電阻係以在上述半導體基板上擴散雜質所形成 的擴散層，作爲電阻之用者。 4 ·如申請專利範圍第1項所述之半導體積體電路，其特 徵爲： 上述電阻係用多結晶矽所形成者。 5 ·如申請專利範圍第1至第4項中任一項所述之半導體 積體電路，其特徵爲： 上述MOSFET爲N型溝道時，上述所定電壓即爲電 源電壓；而上述電阻係串聯在上述MOSFET的閘極與連 -19- 538444 六、申請專利範圍 接於施加上述電源電壓的上述端子之上述配線之間 者。 6 ·如申請專利範圍第1至第4項中任一項所述之半導體 積體電路，其特徵爲： 上述MOSFET爲P型溝道時，上述所定電壓即爲接 地點電壓；而上述電阻係串聯連接在上述MOSFET的閘 極與連接於施加上述接地點電壓的上述端子之上述配 線之間者。 7 ·如申請專利範圍第1至第4項中任一項所述之半導體 積體裝置，其特徵爲： 其係多數之上述MOSFET分成多數組，將每組的上述 MOSFET的閘極共同連接；而在每組的上述配線與上述 端子之間，串聯上述電阻者。 8 .如申請專利範圍第5項所述之半導體積體裝置，其特 徵爲： 其係多數之上述MOSFET分成多數組，將每組的上述 MOSFET的閘極共同連接；而在每組的上述配線與上述 端子之間，串聯上述電阻者。 9 .如申請專利範圍第6項所述之半導體積體裝置，其特 徵爲： 其係多數之上述MOSFET分成多數組，將每組的上述 MOSFET的閘極共同連接；而在每組的上述配線與上述 端子之間，串聯上述電阻者。 -20-
TW086113266A 1996-09-12 1997-09-12 Semiconductor integrated circuit TW538444B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8242305A JPH1092946A (ja) 1996-09-12 1996-09-12 半導体集積回路

Publications (1)

Publication Number Publication Date
TW538444B true TW538444B (en) 2003-06-21

Family

ID=17087255

Family Applications (1)

Application Number Title Priority Date Filing Date
TW086113266A TW538444B (en) 1996-09-12 1997-09-12 Semiconductor integrated circuit

Country Status (4)

Country Link
US (1) US6118305A (zh)
JP (1) JPH1092946A (zh)
KR (1) KR100283972B1 (zh)
TW (1) TW538444B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002208275A (ja) * 2001-01-11 2002-07-26 Matsushita Electric Ind Co Ltd 半導体集積回路およびその検査方法
DE10134665C1 (de) * 2001-07-20 2002-09-05 Infineon Technologies Ag Betriebsverfahren für ein Halbleiterbauelement, geeignet für ESD-Schutz

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4979159U (zh) * 1972-10-27 1974-07-09
JPS5619744B2 (zh) * 1974-10-01 1981-05-09
US3982138A (en) * 1974-10-09 1976-09-21 Rockwell International Corporation High speed-low cost, clock controlled CMOS logic implementation
JPS52132685A (en) * 1976-04-28 1977-11-07 Toshiba Corp Semiconductor integrated circuit device
JPS59145560A (ja) * 1983-02-09 1984-08-21 Matsushita Electronics Corp 出力バツフア装置
US4918336A (en) * 1987-05-19 1990-04-17 Gazelle Microcircuits, Inc. Capacitor coupled push pull logic circuit
JPH02199850A (ja) * 1989-01-30 1990-08-08 Nec Corp ゲートアレイ半導体集積回路
JPH02202053A (ja) * 1989-01-31 1990-08-10 Sony Corp 静電保護回路
US5099148A (en) * 1990-10-22 1992-03-24 Sgs-Thomson Microelectronics, Inc. Integrated circuit having multiple data outputs sharing a resistor network
US5583457A (en) * 1992-04-14 1996-12-10 Hitachi, Ltd. Semiconductor integrated circuit device having power reduction mechanism
US5774000A (en) * 1996-11-08 1998-06-30 Northrop Grumman Corporation DC semiconductor switch

Also Published As

Publication number Publication date
KR19980024771A (ko) 1998-07-06
JPH1092946A (ja) 1998-04-10
KR100283972B1 (ko) 2001-03-02
US6118305A (en) 2000-09-12

Similar Documents

Publication Publication Date Title
US7615826B2 (en) Electrostatic discharge protection semiconductor structure
KR20130012565A (ko) 반도체 집적 회로
JPH0821680B2 (ja) 集積回路
JP2528794B2 (ja) ラツチアツプ保護回路付き集積回路
US8169758B2 (en) Path sharing high-voltage ESD protection using distributed low-voltage clamps
KR100325190B1 (ko) 반도체집적회로
US6144080A (en) Semiconductor integrated circuit device having field shield MOS devices
US6429491B1 (en) Electrostatic discharge protection for MOSFETs
KR950010872B1 (ko) 반도체 집적 회로 장치
KR100387189B1 (ko) 절연체상반도체장치및그보호회로
TW538444B (en) Semiconductor integrated circuit
US20030043517A1 (en) Electro-static discharge protecting circuit
JP3559075B2 (ja) Ｃｍｏｓ技術の集積電子回路用の極性反転保護装置
US6351363B1 (en) Multi-stage polydiode-based electrostatic discharge protection circuit
KR101009305B1 (ko) 반도체 칩의 장변을 따라 연장된 정전기 보호 소자를 갖는반도체 디바이스
CN101488501A (zh) 半导体装置
US20020089018A1 (en) Semiconductor device
KR100270949B1 (ko) 극성에 상관없이 내부 회로를 보호하기 위하여 전원 공급 단자들 사이에 적용한 정전기 방지 회로
US8861151B2 (en) Overvoltage protection circuit and semiconductor integrated circuit
TW493208B (en) Semiconductor integrated circuit
KR100234860B1 (ko) Cmos 반도체 장치
JP4620387B2 (ja) 半導体保護装置
KR0158626B1 (ko) 전원단자의 정전기 보호회로
US11811222B2 (en) Electrostatic discharge protection circuit
JPH10290519A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees