TW535463B - Semiconductor device and semiconductor module - Google Patents

Semiconductor device and semiconductor module Download PDF

Info

Publication number
TW535463B
TW535463B TW090103349A TW90103349A TW535463B TW 535463 B TW535463 B TW 535463B TW 090103349 A TW090103349 A TW 090103349A TW 90103349 A TW90103349 A TW 90103349A TW 535463 B TW535463 B TW 535463B
Authority
TW
Taiwan
Prior art keywords
electrode
heat
semiconductor
pad
metal plate
Prior art date
Application number
TW090103349A
Other languages
English (en)
Inventor
Noriaki Sakamoto
Yoshiyuki Kobayashi
Junji Sakamoto
Yukio Okada
Yusuke Igarashi
Original Assignee
Sanyo Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co filed Critical Sanyo Electric Co
Application granted granted Critical
Publication of TW535463B publication Critical patent/TW535463B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135Double encapsulation or coating and encapsulation
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/4806Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
    • G11B5/4853Constructional details of the electrical connection between head and arm
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828Etching
    • H01L21/4832Etching a temporary substrate after encapsulation process to form leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334Auxiliary members in encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0204Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0612Layout
    • H01L2224/0616Random array, i.e. array with no symmetry
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175Flow barriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201Structure
    • H01L2224/32012Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205Shape
    • H01L2224/32057Shape in side view
    • H01L2224/32059Shape in side view comprising protrusions or indentations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01059Praseodymium [Pr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01075Rhenium [Re]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/07802Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • H01L2924/143Digital devices
    • H01L2924/1433Application-specific integrated circuit [ASIC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/189Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10416Metallic blocks or heatsinks completely inserted in a PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10727Leadless chip carrier [LCC], e.g. chip-modules for cards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10734Ball grid array [BGA]; Bump grid array
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0058Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

535463 經濟部智慧財產局員工消費合作社印製 A7 B7 _ 五、發明說明(1 ) [發明所屬技術領域] 本發明係關於半導體裝置及半導體模組,特別是有關 可自半導體元件良好地放出熱的構造者。 [習知之技術] 近年來,半導體裝置乃進步於採用攜帶機器或小型、 两密度封裝機器,並要求輕薄短小及散熱性者。而且半導 體裝置係封裝於各式各樣的基板,也作為包含該基板的半 導體模組,被封裝於各式各樣的機器。基板係可考量為陶 瓷基板、印刷電路基板、撓性板、金屬基板或玻璃基板等, 在此係以封裝於撓性板的半導體模組敘述其一例如下。 尚’於本實施形態無庸說可採用該等的基板者。 第17圖,表示將使用撓性板的半導體模組封裝於硬碟 1〇〇者。該硬碟1〇〇,係例如詳述在日經電子學1997年6 月 16 曰(No.691) P92 〇 該硬碟100,係封裝於以金屬所成箱體101來構成, 將複數片之記錄碟片102以一體安裝於主軸馬達1〇3,於 各個C錄碟片102之表面係藉由少許之間隙配置磁頭 104。該磁頭1〇4,係安裝於固定在臂1〇5前端的懸吊物1〇6 之前端。而且磁頭104、懸吊物106、臂105成為一體,而 安裝該一體物於致動器107。 記錄碟片102,因藉該磁頭j 04用以進行寫入、讀出, 故需要以電氣方式連接於讀寫放大用1C 108。因此,採用 封裝該讀寫放大用1C 108於撓性板1〇9的半導體模組 11 〇 ’在最後設於撓性板1 〇9上的配線,以電氣方式連接於 本紙張尺度適用中國國家標準(CNS)A4規格⑵Qx 297公髮) (請先閱讀背面之注意事項再
. 卜線· η 1 /1 535463 A7 B7 經 濟 部 智 慧 財 產 局 員 X 消 費 合 作 社 印 製 五、發明說明(2 ) 磁頭104。該半導體模組110係稱為撓性電路組合,一般 略稱為FCA。 而且在箱體101之背面,安裝於半導體模組110的連 接器111露出面,予以連接該連接器(雄型或雌型)111與安 裝於主機板112的連接器(雌型或雄型),又於該主機板112 設配線,封裝有驅動主軸馬達103用之1C、緩衝記憶體、 用以其他驅動之1C,例如ASIC等。 例如’記錄碟片102係藉由主軸馬達1〇3旋轉4500 rpm,磁頭104係由致動器1〇7來決定其位置。該旋轉機 構係由設在箱體101的蓋體所密閉,故無論如何也會充滿 熱’使讀寫放大用1C 108溫度上升。因此,將讀寫放大用 1C 108’安裝於熱傳導優越的致動器1Q7、箱體等的 部分。又主軸馬達之旋轉,在5400、7200、loooo Γριη的 高速傾向,散熱變成更加重要。 為了更加說明上述的PCA,表示其構造於第18圖。 第18A圖為其平視圖,第18B圖為剖面圖,將前端所設讀 寫放大用1C 108之部分以A_A線截切者。該fca j ,因 彎曲而安裝於箱體1〇1内之一部分,故採用取彎曲加工容 易的平面形狀的第一撓性板1〇9。 在該FCA 110之左端安裝連接嚣ill,成為第一連接 部。以電氣方式連接於該連接器lu的第一配線,就 貼合在第-撓性板1〇9上而延伸至右端。然後該第一配線 12!以電氣方式連接於讀寫放大用Ici〇8。又, ⑽ 連接的放大用1C 108之引線122,伟連 你連接第二配線123, ^紙張尺度適用中國國家標準(CNS)A4規格_ 厶 z 312145 (請先閱讀背面之注意事項再本頁) I 太 訂· 卜線· 535463 A7 B7 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 五、發明說明(3 ) 該第二配線123,係以電氣方式連接於設在臂1〇5、懸吊物 106上的第二撓性板124上之第三配線126。亦即第一撓性 板109之右端,係成為第二連接部127,並於此與第二撓 性板124連接。尚,第一撓性板109與第二撓性板124, 係設成一體亦可以。在此情況,第二配線j 23與第三配線 126係設成為^—體。 又在設讀寫放大用1C 108的第一撓性板109之背面, 設置支撐構件128。該支撐構件128係採用陶瓷基板、鋁 基板。亚藉由此支撐構件128,以熱方式結合露出於箱體 101内邛的金屬,將讀寫放大用ICl〇8之熱放出於外部。 接著參照第18圖(B),說明讀寫放大用IC 1〇8與第一 撓性板109之連接構造。 該撓性板109,係從下層予以疊層第一聚酰亞胺板 130(以下稱第一 pi層)、第一黏接層131、導電圖型Η】、 第二黏接層133及第二聚酰亞胺板134(以下稱為第二ρι 板)’將導電圖型132被炎心於第一、第二”板13〇、i34間。 又因連接讀寫放大用IC108,所以取掉連接部之第二 PI板134與第二黏接層133’形成開口部135,而在該處 露出導電圖型132。而且如圖所示’藉由引線122以電氣 方式連接放大用1C 108。 [發明欲解決的課題] 於第18圖(B)’以絕緣性樹脂136封裝的半導體裝置, 係依箭頭所示散熱路徑放出於外部, ___ Ρ ^ 特別是,絕緣性樹脂 本紙張尺度適用中國國家標準(CNS)A4規‘⑽x 297公复了 3 312145 (請先閱讀背面之注意事項再本頁) 丨線· 535463 A7 五、發明說明(4 ) ⑶成為熱電阻,全體來看不能有效率地將 1C 108產生的熱放出於外部的構造。 貝 再以硬碟來說明。該硬碟讀 wHz,再者更傳輪率為500MHz至 咖再者更求仵其以上之頻率,需要使 108之讀寫速率增高。因此,縮 大田 接的撓性板之配線路徑,需要加以防止寫//用1c 108連 之溫度上升。 而要加以防止讀寫敌大用IC108 斑蓋片102的高速旋轉’而且成為箱體101 與盍體所岔閉的空間,其内部溫度 各山 日丄开到7〇度至80度 一方面,一般的1C之動作容許溫度為約125度,讀 寫放大用ΚΜ25係允許内部溫度自80度至約45度的溫度 上升》可如圖所示,半導體裝置本身之熱電阻,FCA之埶 電阻大時,讀寫放大用IC 1G8乃即刻超過動作容許溫产了 不能拿出原來的全部能力。因此,要求 0恤又 體裝置、心。 要求散熱性優越的半導 經濟部智慧財產局員工消費合作社印製 而且動作頻率在今後會更提高,故讀寫放大用IC108 本身也有由冑算處理產生的Μ ’致溫度上升的缺失。在常 溫’雖然能實現目的之動作頻率’可是於硬碟之内部因由 於其溫度上昇,就需要加以降低動作頻率不可。 以上,隨著今後之增加動作頻率,半導體裝置、半導 體模組(FCA)係更加要求其散熱性。 方面,致動器107本身,又安裝於引動器1〇7的臂 105、懸置部106及磁頭1〇4,係為了減少慣性力矩,盡量 要作成輕。特別是第17圖所示,欲將讀寫放大用ie 1〇8 表紙張尺度適用中國國家標準(CNS)A4規格⑵Q χ 297公爱) 535463 經濟部智慧財產局員工消費合作社印製 五、發明說明(5 ) 封裝於致動器107之表面時,亦要求該1C 108的輕量化、 FCA 110之輕量化。 [解決課題的手段] 本發明係有鑑於上述課題所實施,第1,半導體元件 以面向下與絕緣性樹脂一體密封,在其背面,另該半導體 元件之接合電極以電氣方式連接的襯塾,及位於該半導體 元件之表面的散熱用電極露出的半導體裝置, 4散熱用之電極上面,係較該襯熱之上面突出,並由 該突出量’以實質決定連接該接合電極與襯墊的連接裝置 之厚度來解決者。 連接襯塾(pad)與接合電極的方法可考量Au隆塊 (bump)或焊球。Au隆塊係至少之塊狀物形成一層,其 厚度係一層為40Pm左右,二層為70至80μπι。一般散熱 用之電極表面與襯墊表面之高度成一致,故半導體元件與 散熱用電極之間隙,係由隆塊之厚度來決定。因而,不能 使λ間Ρ家更加狹窄。可是使散熱用之電極表面較襯塾之表 面’實貝上僅予突出隆塊之厚度程度,則可使該間隙狹窄。 又焊錫隆塊、焊球之厚度係為5〇至70μηι左右,此亦 以同樣的想法’可使間隙狹窄。而且焊銲等之蠟料係與襯 塾的可濕性良好,所以熔融時自襯墊之表面擴大,其厚度 變、薄°可是接合電極與襯墊之間隙係由散熱用電極之突出 里所決疋’壤料之厚度即由該突出量來決定。因而僅將蠟 料之厚度取厚的分量,加予焊錫的應力分散成為能,可抑 制由熱循環的劣化。(21G χ 297 公髮) 312145 (請先閱讀背面之注意事項再本頁) · 」線. 535463 經濟部智慧財產局員工消費合作社印製 五、發明說明(6 ) 第2’該連接裝置係為由叫隊现、坪錫等之蝤 隆塊或焊球來解決者。 成 第3 ’該散熱用電極之靈φ ,,, . _ 电從炙露出部,以比該襯墊之背面較 犬出設置金屬板來解決者。 該突出的金屬板,係形成新^楚 j: ^ ^ V、办成於第一支撐構件的撓性板背 面與面位置,框體之内部,胜士了 ^ '特別疋對具有平面的部分、散 熱板等可黏接或頂接金屬柘的播 蜀极的構造。因此,可將半導體元 件之熱傳至散熱板。 第4,實質上該襯墊背面與散熱用電極之背面,係以 配置於同一平面來解決者。 第5,該半導體元件與散熱用電極,係以絕緣材料固 定來解決者。 第6,該散熱用電極與金屬板,係以絕緣材料或導電 材料固定來解決者。 第7,該散熱用電極與金屬材,係由同一材料一體形 成來解決者。 第8 ’係以比該襯墊之背面使該絕緣性樹脂之背面較 突出來解決者。 當以銲錫等之蟻料形成於襯塾之背面時,可由該突出 量’用來決定焊錫厚度。又可防止與延伸於半導體裝置背 面的導電圖型之短路。 第9,從該襯墊側面與從襯墊之側面延伸的絕緣性樹 脂的背面,描繪同一曲面來解決者。 露出於半導體裝置背面的絕緣性樹脂,係描繪蝕刻時 請 先 閱 讀 背 面 之 注 意 事 項
I 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐 6 312145 535463 A7 五、發明說明(7 ) 之曲面’而所謂的面接觸乃成為近於點接觸的形狀。因而 半導體裝置背面之摩擦阻力減少,自動對準變成容易。 又 平面的絕緣性樹脂之背面比起突出的構造,可確保逃開焊 材之部分。因此,可防止彼此相鄰的焊材之短路。 閱 背 面 之 注 意 事 項 再 第10,係半導體模組具有:設導電圖型的第一支揮 由電氣方式與該導電圖型連接的半導體元件,以面向 下(face down)與絕緣性樹脂密封為一體,在其背面,由 氣方式與該半導體元件之接合電極連接的襯墊;位於該半 導體元件之表面而露出散熱用電極的半導體裝置, 該散熱用電極之上面,係比該襯墊之上面突出,並r 訂 該突出*,實質上用來決定該接合電g與連接襯塾的 裝置之厚度, # 線 由電氣方式連接設在該第一支撐構件上的導電圖型與 襯墊,在對應於該散熱用電極的第一支撐構件,設置開口 了 於該開口部以設散熱用電極與被固定的金屬板來解決者。 經濟部智慧財產局員工消費合作社印製 半導體元件與散熱用電極之間,係可作為確保埶傳導 性的間隙’而且以熱方式結合散熱用電極的金屬板: 頂接於設在第一支撐構件下的散熱基板。 第u,於該第一支撑構件之背面,貼住固定有該金屬 =的第二支撐構件’由固定該金屬板與散熱用電極來解決 第12,該散熱用電極與金屬板,係” 成來解決者。 j卄體形 本紙張反度顧帽國家標準(CNS)A4規格公釐7" 312145 535463 A7 五、發明說明(8 ) 如第13圖、第14圖所示,由 田於餘刻導電箔, 屬板與散熱用電極為-體,完全不需要金屬板… 第13,在對應於該金屬板的第二支撐構件 (請先閱讀背面之注咅?事項再本頁) 材料所成的固定板,以埶方彳缺入斗 叹置由導 決者。 ’、,、方式結合該固定板與金屬板來解 第14,該嫩,係以Cu為主材料該第二 件以A1為主材料,該固定板你 二支撐構件的電鍍琪所成來解決者^ 料形成於該第 第二支撐構件與固定板之間大幅度地減少熱電阻,可 防止半導體元件之溫度上升。 第15’以比該襯墊之背面使絕緣性樹脂之背面突出來 解決者。 第16,從該襯整之側面與自襯塾之側面延伸的絕緣性 樹脂之背面,係由描繪同一曲面來解決者。 i- 第17’該半導體元件係為硬碟的讀寫放大用ic來解 決者。 經濟部智慧財產局員工消費合作社印製 第18,半導體元件為翻面與絕緣性樹脂一體密封,在 其背面’ M t氣方式與該半導體元件之接合電極連接的襯 墊,與藉由與該襯墊一體的配線延伸之外部連接電極,及 配置於該半導體元件表面而露出散熱用電極之半導體裝 置, 該散熱用電極之上面,係比該襯墊之上面突出,並以 此突出量’實質上用來決定連接該接合電極與襯墊的連接 裝置之厚度來解決者。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 312145 535463 A7 五、發明說明(9 ) 第19,該連接裝罟筏 隆塊或焊錫球來解決者。、U塊、焊錫等之㈣所成 背面第在該散熱用電極之露出部,比該外部連接電極 老面犬出設置金屬板來解決者。 係實接電極之背面與散熱用電極之背面, 係貝貝上配置於同一平面來解決者。 定來解決者“半導體70件與散熱用電極,係以絕緣材料固 “散熱用電極與金屬板,係以絕緣材料或導電 材料所固定來解決者。 該散熱用電極與金屬板,係由同一材料一體形 成來解決者。 第25,係比該外部連接電極之背面突出絕緣性樹脂之 背面來解決者。 第26係外部連接電極之側面與從外部連接電極之側 面延伸的絕緣材料之背面,以描繪同—曲面來解決者。 第27,係為半導體模組具有:設置導電圖型的第一 撐構件; 以電氣方式與導電圖型連接的半導體元件,由翻面與 絕緣性樹鹿―體密封,在其背面,以電氣方式連接於半導 體凡件之接合電極的襯塾;藉由與㈣—體的配線所設外 部連接電極;以及露出位於該半導體元件表面的散熱用電 極之半導體裝置, I 該散熱用電極之上面,係比該襯墊之上面突出,並公 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 χ撕公爱 (請先閱讀背面之注意事項再本頁) . · 經濟部智慧財產局員工消費合作社印製 五、發明說明(10 ) 犬出昼實質上決疋連接該接合電極與襯塾的連接裝置 之厚度, 以電氣方式連接設在該第一支撐構件上的導電圖型與 外部連接電極,在對應於散熱用電極的第一支撐構件,設 開口部,在該開口部設置與該散熱用電極固定的金屬板 解決者。 第28,於該第一支撐構件之背面,貼住固定該金屬板 的第二支撐構件來解決者。 第29,係該散熱用電極與金屬板,係以同一材料一體 形成來解決者。 第30,對應於金屬板的第二支撐構件,設由導電材料 所成固定板,以熱方式結合該固定板與金屬板來解決者。 、第31 ’該金屬板係以cu為主材料,該第二支撐構件 以A1為主材料,該固定板係形成於第二支撐構件以〜為 主材料由電鍍膜所來解決者。 第32’以比外部連接電極之背面突出該絕 置之背面來解決者。 接裝 第33,黏接外部連接電極之側面與黏接該外部 極的絕緣性黏接裝置之背面,描緣同-曲面來解決者。 決者第34,該半導體元件係為硬碟之讀寫放大用…來解 【發明之實施形態] 薄短小之半導體裝置,同 組,例如提供封裝於撓性 本發明係提供高散熱性且輕 時封裝該半 導體裝置的半導體模 535463 經濟部智慧財產局員工消費合作社印製 五、發明說明(11 ) 板的半導體模組(以下稱為FCA,Flexible Circuh Assembly),用來實現封裝該fca的機器,例如硬碟之特 性改善者。 首先封裝FCA的機器之一例,係由第17圖參照硬碟 i〇〇,fca表示於第!圖。又封裝於該FCA的半導體裝置, 或其製造方法表示於第2圖至第16圖。 丄實施並FCA的機器 作為該機器’在習知技術之欄說明的第17圖之硬碟 100再一次說明之。 硬碟100因封裝於電腦,故依需要封裝在主機盤112。 該主機盤112係組裝雌型(或雄型)的連接器。然後封裝於 FCA,連接從箱體1〇1之背面露出的雄型(或雌型)之連接 器m與該主機盤ι12上之連接器。又箱體1〇1之中,以 圯錄媒體的記錄碟片Μ】順從其容量疊層多數片。磁頭l〇4 係以20至30nm前後浮起於記錄碟片1〇2上,用以掃描, 故记錄碟片1 02間之間隔,係設定為該掃描不發生問題的 間隔。然後以一邊維持該間隔安裝於主軸馬達1 〇3。尚, 該主轴馬達103係安裝於封裝用基板,使配置於封裝基板 老面的連接器101背面露出面。而且該連接器亦接觸於主 機盤112之連接器。因此於主機盤112,封裝驅動磁頭1Q4 之讀寫放大用1C 108的1C、驅動主軸馬達1〇3的ic、驅 動致動器的1C、暫時保管資料的緩衝記憶體、實現製造者 獨特的驅動之ASIC等。當然,封裝其他之從動元件、主 動元件亦可以。 中國國家標準(CNS)A4規格(210 X 297公釐) 11 312145 (請先閱讀背面之注意事項再
線. 535463 __ B7 五、發明說明(η ) 然後考慮連接磁頭1〇4鱼 田[ 異寫放大用1C 108的配狳愈 置地短,讀寫放大用IC1°8係配置於致動器1〇7。可、 (請先閱讀背面之注意事項再本頁) =:本:明半導體裝置’係為非常薄型且輕量,:; 了動15以外也可以組裝於臂105或懸置部1G6上并 情況如第1圖(B)所示’半導體裝置i。之背面從第一支二 構件11之開口部12露出,半導 牙 結合臂…或懸置部106,半導體裝二…以熱方式 π 平導體裝置10之熱就藉由臂 105、箱體101放出於外部。 丹 如第17圖,組裝於致動器107時,讀寫放大用IC108 係使多數之磁性感測器可以讀寫,將每一各通道之讀寫 :路以-晶片形成。可是’以各懸⑷06”的磁頭m 專用之讀寫用電路,乃封裝於各個之懸置部即可。如此作 成,可使磁頭104與讀寫放大用IC108間的配線距離,比 第18圖之構造短得很多,可實現其分量的阻抗降低,可提 高讀寫速度。尚,係以機器選擇了硬碟,選定撓性板為第 -支撐構件’可是依機器’第一支撑構件亦可為印刷電路 基板、陶瓷基板、玻璃基板。 經濟部智慧財產局員工消費合作社印制衣 签體裝豎的第2實施形態 首先參照第2圖說明本發明之半導體裝置。尚,第2 圖(A)係半導體裝置之平視圖,第2圖(B)係a_a線之剖面 圖。又第2圖(C)係將散熱用電極15往上突出的理由說明 於第2圖,絕緣性樹脂13埋入有以下之構成要素。亦 即埋入有襯墊14···,與設在由該襯墊14所包圍區域的散 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 12 312145 535463 五、發明說明(13 ) 熱用電極15’及設在該散熱用雷极 、用電極15上的半導體元件16。 尚’半導體元件16係以翻面封裝,藉由絕緣性黏接裝置 (請先閱讀背面之注意事項再本頁) 7與該散熱用電極15固定,在此係考相黏接性被4分 割。並由該4分割形成的分離槽 哪h μ付說1 8 a所示。又半導 體元件16與散熱用電極15的間隙 J间障、狹窄,絕緣性黏接裝置 W難於浸入時,如18B將比續公施祕 、 竹比箴刀離槽18A淺的槽1此形 成於散熱用電極15之表面亦可以。 又半導體元件16之接合電極19與襯塾14,係藉由焊 錫等之蠟料20以電氣方式連接。尚,代替焊錫採用Au之 間柱隆塊亦可。 尚,該連接方法亦有其他者。例如,對半導體元件之 接合電極19附與隆塊,也可由超音波或壓接連接該隆塊。 又於被壓接的隆塊之周圍,設焊錫、導電塗漿、各向異 線· 性導電性粒子亦可。此等之構造係於發明之實施形態攔之 最後,使用第16圖加以詳述。 又襯墊14之背面係從絕緣性樹脂13露出,依原樣成 為外部連接電極2 1,襯墊14…之側面係以非各向異性蝕 經濟部智慧財產局員工消費合作社印製 刻’在此因由濕蝕刻所形成具有彎曲構造,由該彎曲構造 產生拉椿效果。 -n I» n · 本構造係由半導體元件16、複數之導電圖型14、散熱 用電極15及絕緣性黏接裝置17,埋入此等的絕緣性樹脂 13之5個材料構成。又於半導體元件16之配置區域,在 散熱用電極15之上,襯墊14之上及其間形成該絕緣性黏 接裝置1 7 ’特別是由蝕刻形成的分離槽18設置該絕緣性 本紙張尺度適用中關家標準(CNS)A4規格⑵G x 297公爱) 13 31214^ 535463 A7 經濟部智慧財產局員工消費合作社印製 五、發明說明(W 黏接裝置17絕緣性黏接裝置之背面係從半導體裝置1 〇 a 之濛面露出又包含該等的全部由絕緣性樹脂丨3所密封。 而且由絕緣性樹脂13、絕緣性黏接裝置17支撐該襯墊 14…、散熱用電極15、半導體元件16。 作為絕緣眭黏接裝置17,係由絕緣材料所成黏接劑, 或材為理想。黏接劑時,預先塗敷於半導體元件16之表 面代替知接Μ使用Au隆塊在連接襯墊14之際加以固 疋即了 又材17係連接焊錫20(或隆塊)與襯塾14後, 浸透於其間隙即可。 作為絕緣性樹脂,可採用環氧樹脂等之熱硬化性樹 脂、聚酰亞胺樹脂、聚苯硫醚等之熱可塑性樹脂。 又絕緣性樹脂13係使金屬模堅硬的樹脂,只要是以浸 潰、塗敷而被覆的樹脂者,可採用所有的樹脂。又作為導 電圖型14可採用以Cu為主材料的導電箔、AL為主材料 的導電猪、或Fe-Ni合金、Al-Cu之疊層體、A1_Cu A1之 疊層體等。當然,其他之導電材料也可以,特別是可蝕刻 的導電材、由雷射來蒸發的導電材為理想。又考量半蝕刻 性、電鍍之形成性、熱應力時,由輾壓形成的Cu為主材 料的導電材料為理想。 本發明係亦將絕緣性樹脂13及絕緣性黏接裝置丨7充 填於該分離槽18,所以其特徵具有可防止導電圖型之脫 落。又作為餘刻係由於採用乾蝕刻、或濕蝕刻施予非各向 異性的蝕刻,使襯墊14…之側面為彎曲構造,也可使其產 生接椿效果。結果’襯墊14可實現散熱用電極15從絕緣 私紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注咅?事項再
· 線· 535463 A7 --------— ____ ------一— 五、發明說明(I5 ) 性樹脂1 3不脫落的構造。 而且散熱用電極15之背面,係露出於封裝之背面。因 此,散熱用電極15之背面係待後說明的金屬板23、成為 可與第二支撐構件24或形成於第二支撐構件24的固定板 25頂接或固定的構造。因此由該構造,可散熱從半導體元 件16產生的熱,能防止半導體元件16之溫度上升,其分 量可增大半導體元件16之驅動電流或驅動頻率。 本半導體裝置10A,因以密封樹脂的絕緣性樹脂13 支撐散熱用電極15,故變成不需要支撐基板。該構成係為 本發明之特徵。習知半導體裝置之導電路,係以支撐基板 (撓性板、印刷電路基板或陶瓷基板)所支撐,或以導線架 支撐’雖然在原來不要的亦予附加良好的構成。可是,本 電路裝置,係由必要的最小限度之構成要素所構成,因不 而要支撐基板’故成為薄型、輕量、而且可予抑制材料費 具有變成價廉的特徵。因此,亦如在第1實施形態所說明, 也可以封裝於硬碟之臂或懸吊物。 又’封裝之背面係露出襯墊14、散熱用電極15。例如 被覆焊錫等之躐料於該區域時,因散熱用電極方的面積 廣,故蠟料之膜厚相異而會濕。因此,半導體裝置1〇A之 背面形成絕緣被膜26,使焊料之膜厚形成均勻。第2圖(A) 所示點線27表示從絕緣被膜26露出的露出部,在此因於 襯墊14之背面以矩形露出,故與此相同的尺寸從絕緣被膜 26露出 因而蠟料會濕的部分實質上為相同尺寸,故形成在此 c請先閱讀背面之注音?事項再^^本頁} _ 卜線· 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 15 312145 535463
經濟部智慧財產局員工消費合作社印製
五、發明說明(π 处的焊料之厚度實質上就成相同。此係焊錫印刷後,回流 灸也同樣又於Ag、Au、Ag”Pd等之導電塗漿也可說為同 樣的情況。並由此構造’金屬板23之背面比襯墊14之背 面究竟會突出多少可以精確度良好地計算。 又設定金屬板23與導電圖型32在同-面,就可以-次來銲錫襯墊14與散熱用電極15雙方。 又散熱用電極15之露出部27料慮料導體元件之 散熱性,形成比襯墊14之露出大亦可以。 又由於設置絕緣被膜26,可將設於第一支撐構件U 的導電圖型32延伸於本半導體裝置1〇八之背面。一般設 於第-支撐構件n側的導電圖型32,為了防止短路,雖 以迁迴該半導體裝置10A之固定區域配置,但由形成該絕 緣被膜26可不予迂迴地配置導電圖型。而且因絕緣性樹脂 13、絕緣性黏接裝置17比導電圖型突出,故設於半導體裝 置10A背面的焊錫SD係各個不至於短路。 再者,本發明特徵具有使散熱用電極15之表面比襯墊 14之表面突出。 連接襯墊與接合電極19的方法可考量八11隆塊或焊 球。Au隆塊係至少形成一層塊狀物’其厚度為一層"pm 左右,二層成為70至80μπι厚度。一般如第2圖((:),散 熱用電極15之表面與襯墊14之表面高度形成一致,所以 半導體元件16與散熱用電極15之間隙d,係實質上由隆 塊之厚度決《。因此第2圖(C)之情況,並不能再使該間隙 d更狹窄,不能降低由該間隙所產生的熱電阻。可是如第2 衣紙張尺度適用中國國家標準(CNS)A4規格mo X 297公爱厂 16 31514S (請先閱讀背面之注意事項再本頁) 訂· 丨線· 535463 A7 經濟部智慧財產局員工消費合作社印製 五、發明說明(17 圖(B)所示’使散熱用電極1 电楝15之表面比襯蟄14之表面,實 質上突出隆塊之厚度裎声,斜、π & ^ ea , _ 没程度就可使該間隙d狹窄,能降低 半導體元件16與散熱用電極15之熱電阻。 又焊錫隆塊、焊錫破之歷择 孔之厚度為50至70μιη左右,將此 亦以同樣想法,可使間隙d^ 之Π P永d狹乍。而且焊鍚等之蠟料係與 襯塾之可濕性良好,在恢鼬拉她丄Μ,4 仕浴融時擴大於襯墊之全域,其厚度 變薄。可是接合電極19鱼掘教1/1 > 與襯墊14之間隙係由散熱用電極 15之突出量所決定,故蠟斜 戶 又嘴料之厚度即由該突出量所決定, 也可以防止上述的錫焊之流動。 圩孓",L動因而僅以可取厚的蠟料之 厚度分量,可分散加予焊錫的座士 坪场的應力,可抑制由熱循環的劣 化。又由於調整該突出量,亦可# J便冼淨液侵入該間隙。 尚,本散熱用電極15之黎ψ德^ 《大出構造,係依以下所述所有 的實施形態能應用者。 說明半―導麗蓋置10B的第3實 第3圖表示本半導體裝置1〇B。第3圖⑷係其平視 圖,第3圖(B)為A-A線的剖面圖。肖,因類似於第2圖 之構造,在此僅說明相異的部分。 於第2圖係使襯墊14之背面照原樣作外部連接電極 2i的功能,但在本實施形態於襯塾14,形成有以一體妒成 的配線30、與配線30 -體形成的外部連接電^卜/ 尚’點線所示矩形為半導體元件16,在半導體元件^ 之背面配置該外部連接電極31,外部連接電㈣係如圖 示配置為環狀。本配置係成為與公知之Bga相同或類似之 構造。又配線係用以缓和歪曲亦可為波狀者 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 29fi^ (請先閱讀背面之注意事項再 --- 本頁) 訂· 【·線 535463 B7 五、發明說明(Μ ) 又半導體元件16照原播Λ 、 及散熱用電極15上時,、、兩 於導電圖型14、30、31 吟兩者猎由半導體元株 短路的可能性。因此絕緣性凝接褒置之背面有 料,不能使用導電材料。 、僅予採用絕緣材
又第1圖之第_支撐構件U 連接電極31連接,在襯巷 型32,與各部 墊14之背面、配線3 緣被膜26所被覆。於外部連 之#面由絕 表示在散埶用電極15 & 以點線表示的圓印, 笟"、、用電極15的點線之〇 露出之部分。 糸為自絕緣被臈26 再於《用之電極15,斜料接 導體元件16之背面,故Α八旦^ ^评於半 f 八刀置形成比第2圖之散熱用電極 絕緣性黏接裝置17 ’係覆蓋散熱用電極15,外 部連接電極31及配線3G。而且絕緣性樹脂13係與絕緣性 黏接裝置成一體,結果變成被覆襯t 14、配線30、半導體 元件16、金屬細線2〇。 本實施形態係襯墊14之數量非常多,其尺寸變小時, 藉由配線作為外部連接電極可再配置,具有可加大外部連 接電極31尺寸之長處。又加以設置配線,可緩和加予接合 部的歪曲。尤其是形成波狀為佳。而且依本發明特徵的使 散熱用電極15之表面突出,亦具有可確保焊錫2〇之厚度 的特徵。因此由配置配線、可使焊錫的厚度厚,能提高半 導體元件16與襯墊14之連接可靠性。 又半導體元件16與散熱用電極1 5,係以絕緣性黏接 裝置1 7所固定,為絕緣材料以其熱電阻變成問題。可是寄 本紙張尺度過用中國國家標準(CNS)A4規格(21〇 x 297公釐)
(請先閱讀背面之注意事項再本頁) 再 訂 ^線· 535463 五、發明說明(w 與Si氧化物或氧化鋁等的熱傳導混入填料的矽樹脂來構 成絕緣性黏接裝置,則可將半導體元件16之熱良好地傳達 於散熱用電極15。 又散熱用電極15與半導體元件16之間隔,係統一該 填料之徑來形成均勻。因此欲形成考慮到熱傳導的微小間 隙時,於絕緣性黏接裝置在軟化狀態時輕輕按壓半導體元 件16,依其原樣硬化的事情就可形成該間隙。在此採用 ΙΟμιη徑之氧化鋁填料,故實質上以1(^m維持半導體元件 16與散熱用電極15之間隙。 方法的第4眚施彬能 與襯墊14 ;散熱用電極15構成的第2圖之圖型,追 1配線30,外部連接電極31的第3圖之圖型不同外,本 製造方法實質上相同。無論如何由半触刻以凸狀形成該圖 型,故在此,採用第3圖之半導體裝置10B說明其製造方 尚第4圖至第9圖係對應第3圖A-A線的剖面圖。 首先準備如第4圖之導電箱4〇。厚度1卟111至3〇〇μηχ 左右為理想,在此採用了 7〇μιη之轆壓鋼箔。接著在該導 電40之表面,以作為耐蝕刻掩蔽係形成導電被膜41或 光致抗蝕劑。尚,該圖型係與第3圖⑷之散熱用電極Η 同一圖型。 接著,藉由該導電被膜41或光致抗蝕刻將導電箔4〇 作半蝕刻。蝕刻之深度係比導電箔4〇之厚度淺實質上乃 半蝕刻焊錫(或隆塊)之厚度程度。 丨 ^且由於加以半麵刻’散熱用電極15以凸狀出現於導 t Θ 0 m^T^s)A4 (210
I 頁 訂 19 312145 535463 A7 _ _ B7 五、發明說明(20 ) 電箔40之表面(以上參照第4圖)。 接著,在對應襯塾14···、配線3〇···、外部連接電極 31 、散熱用電極15部分形成耐餘刻掩蔽p,再一次予以 半蝕刻。尚,對應散熱用電極15的耐蝕刻掩蔽,有pRl、 PR2之兩型式的形成方法,並由此散熱用電極i 5之側面形 狀多少會變不同。尚,作為導電被膜選擇如Ni的蝕刻度慢 的材料時,形成房檐,可產生拉椿效果。 又耐蝕刻掩蔽之下層,至少對應於襯墊的部分形成 Au、Ag、Pd或Ni等之導電被膜。此係用以設成可接合者。 接著,藉由耐蝕刻掩蔽PR將導電箔4〇加以半蝕刻。 触刻深度係比剩下的導電箔40之厚度淺即可。尚,蝕刻之 深度愈淺愈可形成微細圖型。 而且由於作半蝕刻,襯墊14、配線30、外部連接電極 31出現為凸狀,前製程作半蝕刻的散熱用電極15,比襯塾 14、外部連接電極31突出出現(參照第$圖)。 尚,導電箔40係採用了輾壓形成以Cu為主材料的Cu 猪。裰壓的鋼箔乃耐屈曲性優異之故。可是由鋁所成導電 镇’ Fe-Ni合金所成導電箔,Cu-Al之疊層體,Al-Cu-Ai 或Cu_Al-Cu之疊層體也可以。特別是Al-Cu-Al之疊層體 可防止由熱膨脹係數之差產生的彎曲。 而且在第3圖矩形之點線所對應的部分,設絕緣黎接 裝置17。該絕緣性黏接裝置17,係設於散熱用電極15與 外部連接電極31之分離槽22,散熱用電極15與配線3〇 間之分離槽,配線3〇間之分離槽及該等之上。 請 先 閱 讀 背 Sj 之 注 意 事 項 再
頁 經濟部智慧財產局員工消費合作社印製 t - - 4 A )/ n INI J V 千 z (\ Μ / y z X u 1 312145 535463 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明說明(21 ) 接著固定半導體元件1 6於設絕緣性黏接裝置1 7的區 域’以電氣方式連接半導體元件16之接合電極與襯墊14。 在圖面因半導體元件16以翻面封裝,故作為連接手段採用 焊錫SD1或第16圖之隆塊。 於此’乃使散熱用電極15之表面比襯墊14之表面僅 突出d’有重要的意義。 Au隆塊係至少Au之塊狀物形成一層,其厚度為一層 4〇μηι左右,二層成為7〇至8〇μπ1之厚度。因此使散熱用 電極15之表面比襯墊14之表面,實質上僅突出隆塊之厚 度程度時,即可使該間隙d狹窄。 又焊錫隆塊、焊錫球之厚度為50至70 μπι左右,此亦 以同樣想法,可使間隙狹窄。而且焊錫等之蠟料係襯墊之 可濕性良好’在炼融時自概塾之表面擴大,其厚度變薄。 可是接合電極與襯墊之間隙因由散熱用電極之突出量所決 定’故堰料之厚度即由該突出量決定,亦抑制焊錫之擴大。 因而僅可取蠟料厚度厚的分量,可分散加予焊錫的應力, 可抑制由熱循環的劣化。 於該接合,襯墊14…與導電箔40為一體,而且導電 猪40之背面為平的,所以由面頂接於接合機之機台。因而 只要是導電猪40完全地固定在接合機台,則形成於所有的 襯墊14…與半導體元件16之焊錫球全部被頂接,可以無 焊錫不良地固定。又接合機台之固定,例如在機台全面設 置複數之真空吸引孔就變成可能。尚,連接方法係亦有其 他者’對於本構造最後參照第16圖加以說明 (請先閱讀背面之注咅心事項再本頁) . -線· 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 21 312145 535463 A7 經濟部智慧財產局員工消費合作社印製 五、發明說明(22 ) 又,採用支撐基板與否,代替金屬細線使用焊錫球, 使半導體元件16之高度可以其分量配置成低。因此可使後述之封裝外形厚度薄。 又作為絕緣性黏接手段17採用下填注時,固定半導體 元件16與襯墊14,此後浸透下填注(以上參照第6圖卜 又可由下注塑形(transfer m〇ld)、注射模塑(injecti〇n 则⑷、浸潰或塗敷實現。作為樹腊材料,係環氧樹脂等之 熱硬化性樹脂可由下注塑形實現,液晶聚合物、聚苯㈣ 等之熱可塑性樹脂可由注射模塑來實現。 於本實施形態,絕緣性樹脂之厚度係調整為從半導體 兀件之背面往上被覆約1〇〇μπι。該厚度係考慮半導體裝置 之強度可為厚厚度,或薄厚度。又如第14圖^),露出半 導體元件16之背面也可以。在此情況,可安裝散熱片,或 直接將一半導體元件之熱放出到外部。 尚,於注入樹脂、襯墊14、配線30、外部連接電極 31及散熱用電極15,係與板狀之導電箔切一體形成,故 只要無導電謂40之偏移’就完全無該等銅落圖型之位置偏 移。而且與導線架不同,從該等之導電圖型之間,完全不 產生樹脂毛頭。 以上,在絕緣性樹脂13埋入有作凸部形成的襯墊Μ、 配線30、外部連接電極31、散熱用電極15、半導體元件 16,比凸部從背面露出下方之導電箔4〇(以上參照第7 圖)。 接著,去掉露出於該絕緣性樹脂13背面的導電箔4〇 卜紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) (請先閱讀背面之注意事項再 --- 本頁) 卜線- -1 1 _ 79 535463 A7 … 五、發明說明(23 ) 予以各個分離襯墊14、配線30、外部連接電極31、散熱 用電極15。 在此的分離製程,考量到各式各樣的方法,依蝕刻背 面來去掉分離亦可,以拋光或輪磨來削入、分離均可。又, 採用雙方亦可。例如,切削至絕緣性樹脂13露出時,導電 箔40之切削渣或延伸於外侧的毛頭狀之薄金屬,有吃進入 絕緣性樹脂13或絕緣性黏接裝置17的缺失。因此,由蝕 刻來分離,則位於Cu圖型之間的絕緣性樹脂13或絕緣性 黏接裝置17之表面,以無吃進入導電箔4〇之金屬地形成。 並由此,可防止彼此微細間隔之圖型内的短路。 又成為半導體裝置1〇8的i單元由複數形成時,在該 分離製程之後追加切塊(dicing)製程。 在此係採用切塊裝置分離各個,可是也可由如巧克力 式的拆斷分離、壓機或切割分離。 在此係分離Cu之圖型後,在被分離露出背面的圖型 14、30、31、15形成絕緣被膜26,使第3圖(八)之點線所 示圓部分露出將絕緣被膜26作圖型形成。然後在此後,以 箭頭示之部分被切塊以半導體裝置1〇B切出。 依又上之製造方法將襯墊、配線、外部連接電極、散 熱用之電極、半導體元件埋入絕緣性樹脂,可實現輕薄短 小且散熱性優越的封裝。 尚’如第9圖所示,不使用絕緣性樹脂13採用絕緣性 黏接裝置17來密封亦可。又第1〇圖所示圖型ρτΝ 5係表 不襯墊、配線、外部連接電極,在此上以陰影線所示的 (請先閱讀背面之注意事項再 --- 本頁) 丨線· 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) 23 312145 535463 B7 五、發明說明(24 ) 刀,係表示焊錫流動防止膜之 動夕门* 腰之形成圖型者。防止焊錫之流 -^ ^ ^ 用以知尚絕緣性黏接裝置 之似接性者。表示了 Α至Ε之刑々 > ^ 1式,但採用此以外的圖塑 也可以。又除了焊錫之連接部外 止膜亦可。 丨外在導電箔全域形成流動防 其次,說明由以上製造方法產生的效果。 *捧百先第卜導電圖型係被半敍刻,與導電荡成一體所 支撐’故去除用於習知支撐用的基板。 第2目形成導電$係被半钱刻《為凸部的導電圖 型,故可微細化該導電圖型。因而可使寬度、間隔狹小, 可形成更加平面尺寸之小封裝。 ,第3,因由導電圖型、半導體元件、連接裝置及密封 料所構成,可以必要的最小限度構成,極力地可去掉無用 的材料了實現大幅度地抑制成本的輕薄短小之半導體裝 置。 第4,襯墊、配線、外部連接電極、散熱用電極,係 由半蝕刻成凸部形成,因個別分離在密封之後進行,故不 需要繫桿、懸吊引線。因此,形成繫桿(懸吊引線)、切斷 繫桿(懸吊引線)在本發明完成不需要。 第5 ’成為凸部的導電圖型被埋入絕緣性樹脂後,從 絕緣性樹脂之背面去掉導電箔,予以分離導電圖型,故如 習知之導線架,可消除引線與引線之間產生的樹脂毛頭。 第6 ’半導體元件係藉由絕緣性黏接裝置固定與散熱 丨用電極,而該散熱用電極乃從背面露出’所以將從本半導 ϋ尺度適用中關家標準(CNS)A4規格⑽χ 297公髮 535463 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明(25 ) 體裝置產生的熱,可從本半導體裝置之表面有效率地放出 於散熱用電極。再於絕緣性黏接裝置混入Si氧化膜或氧化 銘等之填料,可更加提高其散熱性。又加以統一填料尺寸, 則可保持半導體元件16與導電圖型之間隙於一定。 說明固定金屬板23的半導體裝置1〇A、1〇b、及用此 的半導體模組的第5實施形態。 第1圖表示該半導體模組(FCA)50。尚,封裝的半導 體裝置係第3圖所示的半導體裝置10B。 首先說明由撓性板所成的第一支撐構件U。在此係從 下層的第一 PI板51、第一黏接層52、導電圖型53'第二 黏接層54及第二Pi板55依序疊層。尚,欲使導電圖型為 多層時,再使用黏接層,上與下的導電圖型係藉由通孔有 時以電氣方式連接。而且在該第一支撐構件n,如第ι圖 (C)所不至少形成僅可露出金屬板23的第一開口部12。 而且使導電圖型露出地形成第二開口部56。對應於該 第二開口部56的導電圖型32也可以全部露出,僅露出被 連接的部分亦可。例如,去掉全部之第二ρι板W、第二 黏接層54亦可,又如圖所示,全部去掉第二^板55、第 二黏接層54僅去掉露出的部分也可以。如此作則可解決 錫不流動。 本發明之半導體裝置,在於散熱用之電極15之背面貼 合金屬板23。又本發明之半導體模組,係在於第—播 件之背面與金屬板23大致成為面位置。 冓 匕金屬二3係考量第一支撐構件U與@定板25之厚度 ^紙張尺度適用規格⑵g χ视公髮Γ (請先閱讀背面之注意事項再本頁) - -_線· 五、發明說明(26 ) ==其厚度。然後,襯墊14與導電圖 2時’使從第一開” 12露出的金屬板二錫7 此介叮搞命势 如成同一面地決定各個之厚声函 此亦可使與第二支撐構件頂接,更與具 谷度因 撐構件頂接固定亦變成可能。 /、疋板25的苐二支 將本連接構具體的說幾例。 第1例,係作為第二支撐構件2 輕量金屬板或嶋板,在其上頂接固定= 背面的該金屬板23的構造。丰導體裝置10 接於第-支撐構件2: 藉由固定板25直接頂 Πϋ 構造。而且散熱用電極15與金屬 或裝入填料之敎傳導性優J 糸選擇焊錫等蠟料、 ”、、、導優越的絕緣性黏接裝置來固定。 第例,作為第二支撐構件24,係採用叙 之輕量金屬板或陶竟基板’在其上 、不錢鋼等 固定板25與金屬板23的構造’& 25’固定該 例如採用鋁為第二去庐 件時,固定板25係以以 ^想。此,上可予Cu電鑛者。膜厚係 左右 即可。而且為錢層,可密接於^支撐構件^ 可使固定板25與第- 、 興弟一支撐構件24間之熱電阻非常小。又 作為固定板25塗敷導電塗漿,當其代用亦可。 一方面’Cu之固定板^與…基板,雖亦可藉由黏 接劑來固定’但在此情況’熱電阻會變大。 又作第二支撐構件24採用陶竟基板時,固定板、係形 成於以導電塗聚之印刷燒成所形成的電極上。 本紙張尺㈣时S Θ家解(CNS)A4規^ITX 297 n 535463 A7 B7 五、發明說明(27 ) 支撐構件11,係於第 尚,第二支撐構件24與第 黏接層57所固定。 例如, 第一 ΡΙ 板 51 : 25μιη 第二 PI 板 55 : 25μιη 57 : 25μΐϊΐ(燒成後)採用丙 第一至第三黏接層52、54 晞酸系黏接劑為材料 焊錫 27 : 50μιη 又第三黏接層57 : 25μιη 採用丙烯酸系黏接劑為材料 固定板25:約25μιη。 如此,調整各個之膜厚來決定,將半導體裝置ι〇α固定於 第一支撐構件η後,簡單的設固定板25可貼合第二. 構件24。 又準備將第二支撐構件24貼合於第一支撐構件丨〗的 模組,配置半導體裝置10於形成在該模組的開口部%,' 經濟部智慧財產局員工消費合作社印製 其後加以焊錫熔融,可以一次焊錫熔融,而且可以無連接 不良地固定。 因而,自半導體元件16產生的熱,藉由散熱用電極 15、金屬板23、固定板25可放出於第二支撐構件以。而 且與習知之構造比較(第17圖(B))熱電阻能大幅度地變 小,故可以提高半導體元件16之驅動電流,驅動頻率。又 將該第二支撐構件24之背面可安貧'於第17圖所示致動器 107,箱體101之底面或臂105。因此在最終藉由該箱體 ^紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 77 535463 A7 ~-_— B7 _ I ——Η . 一 、 五、發明說明PS ) 可將半導體元件之熱放出於外部。因而對硬碟封裝半 導體模組時,半導體本身乃比較不會成高溫,對於硬碟〗〇〇 的讀寫速度可更加提高。尚,該FCA乃封裝於硬碟以外之 機器也可以。在此情況,第二支撐構件係頂接於熱電阻小 的構件。 —---- 本ί 又封裝於其他之機器時,代替撓性板採用印刷電路基 板或陶瓷基板也可以。 代替金屬板23以散熱用電極15突出的半導體裝置 10C及其半導體模組50Α,用來說明第6實施形態。 第11圖表不比襯墊14之表面突出,而且散熱用電極 15Α比襯墊14之背面突出,好像散熱用電極15與固定板 25成一體的構造。 線- 首先,依第12圖至第14圖說明本製造方法。尚,第 4圖至第8圖為同一製造方法,省略該說明。 第12圖表示導電箔40上被覆絕緣性樹脂〗3的狀態, 經濟部智慧財產局員工消費合作社印製 對應於散熱用電極15的部分被覆光致抗蚀劑pR。藉由該 光致抗触劑PR蝕刻導電箔40,則如第13圖所示,散熱用 電極15Α可作成比襯墊14之背面突出的構造。尚,代替 光致抗蝕劑PR及選擇性的形成Ag、Au等之導電被膜, 將此作為掩蔽亦可。該被膜係也作氧化防止膜的功能。 如第1圖所示的貼合金屬板23的構造,金屬板23為 125μπι前後與非常的薄,故作業性非常不好。可是依如此, 由儀刻形成突出的散熱用電極15Α時,上述的貼合金屬板 23就成不要。 I紙張尺度適用中國國家標準(CNS)A4規格(21G X 297公爱) —----^ 28 535463
A7
然後於此所分離的半導體裝置,如第u 支撐構件11。而且如前所述,固定第二支撐構件24 系 散熱用電極15A乃突出,故與固定板25簡單地此時 等可接合。 由烊 尚,第14圖(B)係從絕緣性樹脂露出半導 背面者。例如上金屬模頂接半導體元件之背導:模: 可實現如圖之密封構造。 說明丰導體裝置的第6實施形能 锡 之 就 Γ%先閱讀背面之注意事項再_本頁) 訂· 經濟部智慧財產局員工消費合作社印製 第15圖(A)係依本發明的半導體裝置之平視圖,第 圖(B)為對應第15圖(A)的A-A線剖面圖。 本發明,係實質上第一散熱用電極7〇A與第二散熱用 電極70B配置於同一平面,在該周圍設襯墊14。該襯墊 14係背面依原樣成為外部連接電極,又位於半導體晶片之 接合電極19之正下面。又如第3圖所示採用再配置用之配 線也可以。而且晶片與晶片之間,至少設一電橋7 j。在該 電橋71之兩端係以襯墊14 一體形成,該襯墊14亦與接合 電極19連接。 又突出於上的第一散熱用電極7〇A ,固定第一半導體 晶片16A,同樣突出於上的第二散熱用電極7〇B固定第二 半導體晶片16B,藉由焊錫所連接。 本紙張尺度適用中國國家標準(CNS)A4規格⑵0 x 297公爱) 29 312145 卜線· 535463 A7 — -----~-__ 五、發明說明(3〇 ) 從上述的製造方法之說明亦可說明,將導電箔予以半 蝕刻,在完全分離之前以絕緣性樹脂13模塑來支撐,故完 全不要電橋71之落下、脫離。 如本實施例,本發明亦可以將複數之晶片作成〗 裝。 如此,至今之實施例係考量讀寫放大用IC 一個之熱放 出’用來說明其構造。可是想定各式各樣的機器時,欲提 高其特性亦可想定需要考量複數半導體元件之散熱情況。 田然,亦可以封裝其各個,但亦可將複數之半導體元件作 成如第15圖之一封裝。 當然,金屬板係如第1圖連接於上述散熱用電極情 況,與如第11圖,可採用散熱用電極本身突出的構造。而 且此等係封裝於撓性板,封裝於安裝在第二支撐構件的撓 性板。 第16圖係於全實施例可應用者,表示形成在半導體元 件16的隆塊B與襯墊14的連接方法者。尚,p表示Au、 Ag等之電鍍膜,依視必要來形成。
A係ACP方式(各向異性的導電塗漿/薄膜),在隆起B 與襯墊14(或電鍍膜p)之間存在導電性粒子,由按壓取電 氣方式導通者。 B係SBB方式(隆塊台接合),連接隆塊b與襯墊14(或 電鍍膜),同時在周圍配置導電塗聚CP者。 C係ESP方式(環氧密封焊錫連接),在隆塊B之壓接 固定時,在其周圍亦熔融焊錫SD配置者。 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公髮) 312145 (請先閱讀背面之注意事項再本頁) . 線· 經濟部智慧財產局員工消費合作社印製 30 535463 A7 ------__B7 __五、發明說明(31 ) D係以NCP方式(非導電塗漿)壓接導通的隆塊之周 圍,配置絕緣性黏接裝置者。 E係GG1方式(金、金、互連),以超音波接合Αιχ之 隆塊與Au電鍍臈ρ者。 最後之F係焊錫隆塊方式,焊錫接合其間使絕緣性黏 接裝置或下填注浸入者。本案係採用該方式。 以上’連接方式有各式各樣,但考慮連接強度而從此 等中選擇。又外部連接電極之背面與第一支撐構件11之間 亦可採用這樣的構造。 [發明之效果] 從以上之說明就可明白,本發明係使散熱用電極之表 面比襯墊之表面突出,可使半導體元件與散熱用電極之間 隙狹窄。特別是,接合電極與襯墊之間隙,係以散熱用電 極之突出量來決定,故蠟料之厚度乃由該突出量所決定。 因而蟻料<厚度僅以取得的分量,可分散加予焊鍚的應 力’可抑制由熱循環的劣化。 請 先· 閱 讀 背-
I 之 注 意 事
頁 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 又露出於封裝背面的散熱用電極固定金屬板,提供一 種比外部連接電極或襯墊之背面突出金屬板的半導體裝 置,具有對FCA的封裝成容易的長處。 特別是,在FCA設開口,使該FCΑ之背面與該半導 體裝置之散熱用電極成為面位置,具有容易與第二 件頂接的特徵。 稱 —又作為第二支撐構件採用銘,於此形成由Cu所成固 疋板,由於將散熱用電極,或金屬板固定於該固定板,可 本紙張尺度適用準(CNS)A4規格(210 X 297公釐)-------—— 31 312145
535463 A7 五、發明說明(32 ) 將自丰導體70件產生的熱藉由第二支撐構件放 因此,可防止半導體元件之溫度上升’能引出 原來能力的性能。特別是封装於硬碟中的η,因 率將其熱放出於外部,可提高硬碟的讀寫速。 有政 [圖式之簡單說明] 第1圖(A)至(C)說明本發明之半導體模組圖。 第2圖(A)至(C)說明本發明之半導體裝置圖。 第3圖(A)及(B)說明本發明之半導體裝置圖。 第4圖說明本發明之半導體裝置之製造方法圖。 第5圖說明本發明之半導體裝置之製造方法圖。 第6圖說明本發明之半導體裝置之製造方法圖。 第7圖說明本發明之半導體裝置之製造方法圖。 第8圖說明本發明之半導體裝置之製造方法圖。 第9圖說明本發明之半導體裝置圖。 第10圖說明形成於導電圖型之流動防止膜圖。 第11圖說明本發明之半導體模組圖。 第12圖說明本發明半導體裝置之製造方法圖。 經濟部智慧財產局員工消費合作社印製 第13圖說明本發明半導體裝置之製造方法圖。 第14圖(Α)及(Β)說明本發明半導體裝置之製造方法 圖 第15圖說明本發明之半導體裝置圖。 第16圖(Α)至(F)說明半導體元件與襯墊的連接構造 圖 第17圖說明硬碟圖。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 32 312145 53^463
五、發明說明(33 ) 第18圖(A)及(B)採用
7 7 A B 說明圖。 半 知 習 的 圖 7 1 第 於 導體模組 之 經濟部智慧財產局員工消費合作社印製
1 70件符號說明] g、1〇Α、10B、 12、 13 λ 14 15、 16 16Α 17 18 . 18B 19 20 21、 23 24 25 26 27 30 32 ^ 40 41 42 50 ^ 51 52 > 54、 55 56 57 70A 70B
135 136 15A
18A 31 53 、 132 50A > 110 131 133
10C 半第開絕襯電半半絕分槽接蠟外金第固絕露配導導導銲半第第第第第第第第 導一口緣墊極導導緣離 件 置構脂 裝撐樹 體支部性 置 裝 件片接 元晶黏 體體性槽 極極 極件 電電 電構 組層層部層用用 極 接撐膜 型臈 模板接接板口接熱熱 電 連板支板被部 圖箔被 體PI黏黏PI開黏散散 合料部屬二定緣出線電電電錫導一一二二二二一二
本紙張尺度適用中國國家標準(CNS)A4規格(210 yt 閱 背 面 之 注 意 事 項 再 訂 線 33 535463 A7 B7 五、發明說明(34 71 100 101 102 103 104 105 106 107 108 109 111 112 121 122 123 124 126 127 128 130 134 電橋 硬碟 箱體 記錄碟片 主軸馬達 磁頭 臂 懸吊物 致動器
讀寫放大用1C 撓性板 連接器 主機板 第一配線 引線 第二配線 第二撓性板 第三配線 第二連接部 支撐構件 第一聚 亞胺板 第二聚 亞胺板 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 34 312145

Claims (1)

  1. 535463
    經濟部中央標準局員工福利委員會印製 作斗〆 f A 第90103349號專利申請案 申請專利範圍修正本 一 (91年11月7曰) 種半‘體裝置,將半導體元件以面向下與絕緣性樹脂 “體么封,其下面以電氣方式連接該半導體元件之接合 電極與襯塾,位於該半導體元件之表面的散熱用電極露 出’其特徵為, 忒散熱用電極上面比襯墊之上面突出,以此突出 里,實質上用來決定連接該接合電極與襯墊的連接裝置 之厚度。 2.如申請專利範圍帛!項之半導體裝置,其中該連接裝 置,係由Au、焊錫等之焊料所成隆塊或焊錫球。 3·如申2專利範圍第丨項之半導體裝置,其中該散熱用電 極之露出部,比襯墊之背面突出以設置金屬板。 4.如申2專利範圍第2項之半導體裝置,其中該散熱用電 極之露出部,比襯墊之背面突出以設置金屬板。 5 ·如申凊專利範圍第1至4項中任一項之半導體裝置,其 中該襯墊之背面與散熱用電極之背面,係實質上配置於 同一平面。 6·如申請專利範圍第丨至4項中任一項之半導體裝置,其 中該半導體元件與散熱用電極,係由絕緣材料所固定 者。 7·如申請專利範圍第1至4項中任一項之半導體裝置,其 中該散熱用電極與金屬板,係以絕緣材料或導電材料固 本紙張尺度適用中國國家標準(CNS) A4規格(21〇χ 297公爱) 312145 535463 H3 定者。 8·如申請專利範圍第3項之半導體裝置 極與金屬板,係由同一材料一體形成者、。中該政熱用電 9.如申請專利範圍第U 4項中任—項之半導體 中該絕緣性樹脂之背面比該襯墊之背面突出者。” 10·如申請專利範圍第9項之半導I#梦番 、 千*骽裝置,其中該襯墊之 側面與自襯墊之侧面延伸的絕緣性樹 】舶 < 穿面,係描繪 同一曲面者。 曰 11 · 一種半導體模組,具有第一去擋燼杜 、 匁乐爻擇構件,設定導電圖型·, 襯墊,以電氣方式與導電圖型連接的半導體元件, 以面向下與絕緣性樹脂一體密封,其下面以電氣方式連 接半導體兀件之接合電極;以及半導體裝置,位於I導 體元件表面的散熱用電極露出,其特徵為: 散熱用電極之上面,比襯墊之上面突出,以此突出 里’貝貝上用於決定連接接合電極與襯塾的連接裳置之 厚度, 經濟部中央標準局員工福利委員會印製 以電氣方式連接設於第一支撐構件上的導電圖型 與襯墊,對應於散熱用電極的第一支撐構件,設開口 部,於該開口部設置與散熱用電極固定的金屬板。 12 ·如申请專利範圍弟11項之半導體模組,其中該第一支 撐構件之背面,貼住有固定金屬板的第二支撐構件,及 固定該金屬板與散熱電極者。 13·如申請專利範圍第12項之半導體模組,其中該散熱用 電極與金屬板,係以同一材料一體形成。 本紙張尺度適用中國國家標準(CNS) Α4規格(210 x297公釐) 312145 535463 H3 14·如申請專利範圍第 板的第員之+ ¥體杈組,其中對應金屬 ===::材料所成一,_ 係以形成在第Λ—撑支^^件以銘為主材料,該固定板 成。 导牛以Cu為主材料的電鍍膜所 利範圍第11至15項中任—項之半導體模組, /、 b %緣性樹脂之背面比該襯墊之背面突出者。 17. 如申^專利範圍第16項之半導體模組,其中概塾之側 面與仉該襯墊之側面延伸的絕緣性樹脂之背面 同一曲面。 1 18. 如申請專利範圍第"至15項中任一項之半導體模組, /、中半‘體元件為硬碟之讀寫放大用lc者。 19. 種半;體裝置,半導體元件以面向下與絕緣性樹脂— 體密封’其下面以電氣方式連接半導體元件之接合電極 與襯墊,與藉由與讓襯墊一體之配線延伸的外部連接電 經濟部中央標準局員工福利委員會印製 極,及配置於半導體元件下面露出散熱用電極,其特徵 為, 該散熱用電極之上面,比襯墊之上面突出,以此突 出量’實質上用於決定連接接合電極與襯墊的連接裝置 之厚度。 20·如申請專利範圍第19項之半導體裝置,其中該連接裝 置’係由Au、焊錫等焊料所成隆塊或焊錫球。 本紙張尺度適財關家標ϋΝδ) A4規格(21G χ 297公) 3 —31214Γ 535463 21_如巾請專利範㈣19項之半導體裝置,1 電極之露出部,比外部連接電極之背面突出設置^屬用 板。 蜀 22.如申請專利範圍第2〇項之半導體裝 電極之露出部,比外部連接電栢^ ,、 散熱用 板。 丨比外孩接電極之背面突出設置金屬 A如申料利範圍第19至22項中任—項之半導體裝置, 其中外部連接電極之背面與散熱用電極之背面, 配置在同一平面者。 、、 24·如申請專利範圍第19至22項中任—項之半導體裝置, 其中半導體70件與散熱用電極’係以絕緣材料固定者。 專利_第19至22項中任_項之半導體裳置, /、政熱用電極與金屬板,係以絕緣材料或導 定者。 請專利範圍第21項之半導體裳置,其中散熱用電 A如申請專利範圍第19至22項中任—項之半導體裝置, 經濟部中央標準局員工福利委員會印製 其中絕緣性樹脂之背面比外部連接電極之背面突出 者。 28.如申請專利範圍第27項之半導體裝置,其中外部連接 電極之側面與從外部連接電極之側面延伸的絕緣材料 之者面’係描繪同一曲面。 29·—種半導體模組,具有設導電圖型的第一支撐構件,與 以電氣方式與該導電圖型連接的半導體元件,以面 312145 本紙張尺度適用中國國家標準(CNS) g格(21Gx29·) 535463 向下與絕緣性樹脂-體密封,在下面,以電氣方式與半 導體兀件之接合電極連接的襯墊,與藉由與襯墊—體之 配線所設外部連接電極,及位於半導體元件之表面 散熱用電極的半導體裝置,其特徵為, 旦每散所熱用電極之上面,比概墊之上面突出,以此突出 =产實質上用於決定連接接合電極與觀墊的連接裝置之 以電氣方式連接設在第一支撐構件的導電圖型與 外部連接電極,對應於散熱用t極的第—支撐構件,設 開口部’在該開口部設置與散熱用電極固定的金屬板。 30·如申請專利範圍第29項之半導體模組,其中第一支撐 構件之背面,貼住有固定金屬板的 牙 -如申請專利範圍第30項之半導雜模組,其::熱用電 極與金屬板,係由同一材料一體形成。 32.如申請專利範圍第31項之半導體模組,其中對應於金 屬板的第二支撐構件,設由導電材料所成固定板,以熱 方式結合該固定板與金屬板。 經濟部中央標準局員工福利委員會印製 33·如申請專利範圍第32項之半導體模組,其中金屬板以 Cu為主材料,第二支撐構件以鋁為主材料,固定板由 形成在第二支撐構件以Cu為主材料的電鍍臈所成。 34·如申請專利範圍第29至33項中任一項之半導體模組, 其中絕緣性黏接裝置之背面係比外部連接電極之背面 突出者。 35.如申請專利範圍第34項之半導體模組,其中外部連接 本紙張尺度標準(CNS) A4規格(21G χ 3 312145 535463 H3 電極之側面與黏接外部連接電極的絕緣性黏接裝置之 背面,係描繪同一曲面。 36.如申請專利範圍第29至33項中任一項之半導體模組, 其中半導體元件為硬碟讀寫放大用1C者。 經濟部中央標準局員工福利委員會印製 本紙張尺度適用中國國家標準(CNS) A4規格(210 x297公釐) 6 312145
TW090103349A 2000-10-05 2001-02-15 Semiconductor device and semiconductor module TW535463B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000306670A JP3520039B2 (ja) 2000-10-05 2000-10-05 半導体装置および半導体モジュール

Publications (1)

Publication Number Publication Date
TW535463B true TW535463B (en) 2003-06-01

Family

ID=18787319

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090103349A TW535463B (en) 2000-10-05 2001-02-15 Semiconductor device and semiconductor module

Country Status (6)

Country Link
US (2) US6646331B2 (zh)
EP (1) EP1195746A3 (zh)
JP (1) JP3520039B2 (zh)
KR (1) KR100404407B1 (zh)
CN (1) CN1180477C (zh)
TW (1) TW535463B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI481319B (zh) * 2011-09-14 2015-04-11 Murata Manufacturing Co The manufacturing method of electronic component module
TWI632838B (zh) * 2017-01-09 2018-08-11 鴻騏新技股份有限公司 雙晶片模組的取置焊接系統及雙晶片模組的組裝方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1280193B1 (en) * 2000-05-02 2011-06-29 JGC Catalysts and Chemicals Ltd. Method of manufacturing integrated circuit, and substrate with integrated circuit formed by the method of manufacturing integrated circuit
US6909178B2 (en) * 2000-09-06 2005-06-21 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
JP4283514B2 (ja) * 2002-09-24 2009-06-24 株式会社日立製作所 電子回路装置
KR20040080233A (ko) * 2003-03-11 2004-09-18 삼성전자주식회사 램프 및 이를 갖는 액정표시장치
DE102004015654A1 (de) * 2003-04-02 2004-10-21 Luk Lamellen Und Kupplungsbau Beteiligungs Kg Endstufe zum Ansteuern einer elektrischen Maschine
JP4012496B2 (ja) * 2003-09-19 2007-11-21 カシオ計算機株式会社 半導体装置
US20050207679A1 (en) * 2004-03-19 2005-09-22 Armstrong Stephen G Reclosable bag
JP4446772B2 (ja) * 2004-03-24 2010-04-07 三洋電機株式会社 回路装置およびその製造方法
JP4713131B2 (ja) * 2004-11-19 2011-06-29 株式会社マルチ プリント配線板及びそのプリント配線板の製造方法
JP2006339354A (ja) * 2005-06-01 2006-12-14 Tdk Corp 半導体ic及びその製造方法、並びに、半導体ic内蔵モジュール及びその製造方法
US7777310B2 (en) * 2007-02-02 2010-08-17 Stats Chippac Ltd. Integrated circuit package system with integral inner lead and paddle
GB2461548B (en) * 2008-07-02 2010-10-13 Thales Holdings Uk Plc Printed circuit board assembly
JP5099063B2 (ja) * 2009-03-31 2012-12-12 Tdk株式会社 電子部品モジュール
DE112010001560B4 (de) * 2009-04-08 2020-08-13 Efficient Power Conversion Corporation GaN-FLIP-CHIP-Leistungstransistor mit elektrisch isolierter Rückseite
ITTO20120854A1 (it) * 2012-09-28 2014-03-29 Stmicroelectronics Malta Ltd Contenitore a montaggio superficiale perfezionato per un dispositivo integrato a semiconduttori, relativo assemblaggio e procedimento di fabbricazione
CN103077901B (zh) * 2013-02-06 2015-10-28 日月光半导体制造股份有限公司 半导体封装件的封装方法及应用其形成的半导体封装件
US10361650B2 (en) * 2016-04-06 2019-07-23 Lcdrives Corp. Half-bridge switching circuit system
CN109935557B (zh) * 2017-12-19 2023-05-30 恒劲科技股份有限公司 电子封装件及其制法
TWI659509B (zh) * 2017-12-19 2019-05-11 英屬開曼群島商鳳凰先驅股份有限公司 電子封裝件及其製法
KR20210017271A (ko) 2019-08-07 2021-02-17 삼성전기주식회사 반도체 패키지

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5352926A (en) * 1993-01-04 1994-10-04 Motorola, Inc. Flip chip package and method of making
JP3258764B2 (ja) * 1993-06-01 2002-02-18 三菱電機株式会社 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法
JP3056960B2 (ja) * 1993-12-27 2000-06-26 株式会社東芝 半導体装置及びbgaパッケージ
JPH08335653A (ja) * 1995-04-07 1996-12-17 Nitto Denko Corp 半導体装置およびその製法並びに上記半導体装置の製造に用いる半導体装置用テープキャリア
US6404049B1 (en) * 1995-11-28 2002-06-11 Hitachi, Ltd. Semiconductor device, manufacturing method thereof and mounting board
US5942795A (en) * 1997-07-03 1999-08-24 National Semiconductor Corporation Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly
US5869894A (en) * 1997-07-18 1999-02-09 Lucent Technologies Inc. RF IC package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI481319B (zh) * 2011-09-14 2015-04-11 Murata Manufacturing Co The manufacturing method of electronic component module
TWI632838B (zh) * 2017-01-09 2018-08-11 鴻騏新技股份有限公司 雙晶片模組的取置焊接系統及雙晶片模組的組裝方法

Also Published As

Publication number Publication date
KR100404407B1 (ko) 2003-11-05
US6646331B2 (en) 2003-11-11
US20040256711A1 (en) 2004-12-23
KR20020027150A (ko) 2002-04-13
CN1180477C (zh) 2004-12-15
JP3520039B2 (ja) 2004-04-19
US20020053722A1 (en) 2002-05-09
JP2002118214A (ja) 2002-04-19
CN1347154A (zh) 2002-05-01
EP1195746A3 (en) 2008-06-04
US6894375B2 (en) 2005-05-17
EP1195746A2 (en) 2002-04-10

Similar Documents

Publication Publication Date Title
TW535463B (en) Semiconductor device and semiconductor module
TW497371B (en) Semiconductor device and semiconductor module
TWI464850B (zh) 半導體封裝模組
JP2002134555A (ja) 半導体モジュールおよびその製造方法
JP3634735B2 (ja) 半導体装置および半導体モジュール
TW532049B (en) Semiconductor device and semiconductor module
JP3759572B2 (ja) 半導体装置
JP2002118202A (ja) 放熱基板および半導体モジュール
JP2002176135A (ja) 積層型の半導体装置とその製造方法
JPH1197570A (ja) 半導体装置およびその製造方法ならびに半導体装置の実装方法
JP2009252956A (ja) 実装フレーム、半導体装置及びその製造方法
JP2001110951A (ja) 半導体装置およびその製造方法
JP2002158315A (ja) 半導体装置およびその製造方法
JP3706558B2 (ja) 半導体装置および半導体モジュール
JP4439459B2 (ja) 半導体装置
JP2004158894A (ja) 半導体装置
JPH09107053A (ja) 半導体装置用パッケージおよび半導体装置
JP2002184897A (ja) 半導体装置および半導体モジュール
JP2003037221A (ja) 半導体装置、半導体モジュールおよびその製造方法
JPH10107188A (ja) 半導体装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees