TW535191B - MOS semiconductor device having gate insulating film containing nitrogen and manufacturing method of the same - Google Patents

MOS semiconductor device having gate insulating film containing nitrogen and manufacturing method of the same Download PDF

Info

Publication number
TW535191B
TW535191B TW089112854A TW89112854A TW535191B TW 535191 B TW535191 B TW 535191B TW 089112854 A TW089112854 A TW 089112854A TW 89112854 A TW89112854 A TW 89112854A TW 535191 B TW535191 B TW 535191B
Authority
TW
Taiwan
Prior art keywords
gate
film
insulating film
semiconductor substrate
gate insulating
Prior art date
Application number
TW089112854A
Other languages
English (en)
Inventor
Kazuya Ohuchi
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of TW535191B publication Critical patent/TW535191B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

535191
發明領域 本發明是關於在閘 MOS半導體裝置。 發明背景 電極和矽基材表面形成後氧化膜的 π仪年L〜•卜；^的孜術估 MOS FET的閘絕緣膜抵擋電壓劣化法 示一在閘電極和半導體基材表 後乳化胺表 落部份的間絕緣膜的氧化膜。圖二成，二二 其上形成的MOS半導體裝置的輪後、為有後虱化膜在 極m、n型擴散層型擴^ 膜128在閘電 圖卜B顯不了閘電極m的角落部份㈣ 的在執行後氧化作用後的製& ζ肽衣置 18所示，問絕緣膜125切基材u ;:構截面圖。如圖 矽構成的閘電極（多晶矽閘f極屯成，而且一由多晶 成。之後，進行後氧化作二) 電極127和半導體基材11〇上形成复後氧化膜128在閑 在用以形成如此的閘氣化 極127和石夕基材u。一起氧化，、而且；作用中，間電 :率半徑變大，並可避免M〇s電晶電7 :部份的 電場濃度差。 〕閑電極角洛部份的 落d :可能避免在M〇S電晶體的製造步驟中閉〜“ 洛刀之閘絕緣膜的劣化。 哪τ閘电極角 然而，在用以形成間後氧化膜128的步驟令，石夕基材⑴ 535191 五、發明說明（2) 也和形成閘電極1 2 7的多晶矽一起氧化，而且具有大於所 需厚度的氧化膜1 2 5在閘電極1 2 7的角落部份形成。因此， 因為閘 壓會弱 劣化。 域的臨 漏電流 為了 在離子 進入後 會減少 化膜的 布。因 發明1 本發 法，其 低在形 劑量會 電極氧化膜1 2 5的厚度很大，加到閘氧化膜上的電 化，閘電壓因而降低，並造成MOS電晶體控制性的 當MOS電晶體在這種狀態下操作時，微製程通道區 界電壓絕對值會大大地降低。基於這個理由，關閉 流進關閉MOS電晶體可能增加。 形成一個源/汲極的延伸擴散層132，後氧化膜128 佈植中用來當做保護氧化膜。在此例中，雜質離子 氧化膜128中，並因此，植入矽基材11〇的雜質劑量 二此外，為了前述理由，離子佈植必需在考慮彳^氧 厚度下執行，而且植入的離子造成一寬的雜質分 此’不可能形成精準的雜質濃度圖分布。 明的一個目的是在提供一半導體裝置及其製 可用以降低閘電極角落部份漏電流的發生广： 成源/汲極擴散層的離子佈 抑 減少。 ，植中，植入基.材的雜質 的…的半導體裝置具有下列結構以達成前述及其 本發明的半導體裝置，其包含：一 導體基材上形成之閘絕緣膜，該膜：：基材；- 膜上形成的閘電極，以及一在閘電:-在間 成的氧化膜，㊣中和閘電極垂直童Ί基材表 至且的弟一部份閘絕
535191 五、發明說明（3) 份間絕緣膜的三分之 厚度是位在閘電極角落部份的第 一以下。 右閘絕緣膜含氮，則閘電極的角 的增加可以控制。因此，就可能 匕，緣膜厚度 逛有，本發明的半導體裝置中， =閘電壓。 緣膜是含氮濃度從2%到1 〇%範圍的氧化。極下形成的閘絕 經由設定氮在前述範圍濃度中， 、° 另外，本發明的半導體裝置中， 一 位置是位在半導體基材的表面，者緣膜含氮濃度峰值 電極側表面時，氧化作用不合二羊作用進行進入到閘 既然氮濃度分布的蜂值是在半 ^到半導體基材中。 並不會深入半導體基材中， =土材表面，氧化作用 行。 仍向者閘電極的側表面進 一 t ^明的製造方法包含的步驟有·在主、t 一層含氮的閘絕緣膜，在閘絕在+冷體基材上形成 ^在形成閘電極之後執行後氧化作形成—層閘電極，然 體基材表面形成一層氧化膜。 用，以在閘電極和半導 閘絕緣膜含氮，有可能抑 :值’也可能避免降低閘電壓：並=厚度增加到所需要 性。 改善M0S電晶體的控制 这此外，在本發明的製造方法中土 ί;:份2度為靠近閘電極角落體基材的閣絕 535191 五、 膜 導 作 阻 變 定 述 對 圖 發明說明（4) 另外，在本發 ·、 是含有氮濃声〜的衣造方法中’就在閘電極下的閘絕緣 再另外，本^耗圍為2%到1 〇%的氧化膜。 體基材表面^明的製造方法中，閘絕緣膜具有.峰值在半 既然氮濃度的近的氮濃度分布。 用可以朝ΐ間Ϊ值位置位於半導體基材的表面，當氧化 止往半導體義兔極側表面進行時，這樣的濃度分布可以 由後文的詳二2向Ϊ行的氧化作用。 得更加顯而易^ 他本發明的目的、特性和優點將 之範例，雖然指：：："解的是這些詳細陳述與特 之用，因為本ρ 二的較佳具體實例，但僅提彳ϋ # 熟知此項技藝之 ：：中不同的變化及修正， 又传很顯而易見。 進 的 截 份 麥考圖式及對應的詳細 一步的優點之完整了解，其中·、可侍到對本發明及許多 圖1 一A是具有閑後氧化膜的傳統 圖卜B是顯示圖卜八中刪半 ¥體裝置截面圖； 部份放大截面圖； "且衣置的閘電極角落部份 圖2 - A是根據本發明的具 面圖。 閘後虱化膜的肋S半導體裝置 圖2-A巾所示之咖 的放大圖。 、凌置的閘電極角落部 圖3是根據本發明的半導體 圖4是接著圖3的半導體 的制衣造步驟的截面圖； 直旳衣k步驟的截面圖；
苐9頁 535191 五、發明說明（5) 圖5是接著圖4的半導體裝置的製造步驟的截面圖； 圖6是接著圖5的半導體裝置的製造步驟的截面圖； 圖7是接著圖6的半導體裝置的製造步驟的截面圖； 圖8是接著圖7的半導體裝置的製造步驟的截面圖； 圖9是接著圖8的半導體裝置的製造步驟的截面圖； 圖1 0是接著圖9的半導體裝置的製造步驟的截面圖； 圖11是接著圖1 0的半導體裝置的製造步驟的截面圖； 圖1 2是接著圖11的半導體裝置的製造步驟的截面圖； 圖1 3是接著圖1 2的半導體裝置的製造步驟的截面圖； 圖1 4是接著圖1 3的半導體裝置的製造步驟的截面圖； 圖1 5是接著圖1 4的半導體裝置的製造步驟的截面圖； 圖1 6是根據本發明的半導體裝置閘角落部份的截面圖； 圖1 7是氮濃度與從表面延伸到半導體裝置的縱深關係 圖； 圖1 8是根據本發明的半導體裝置的閘角落部份截面圖； 圖1 9是根據本發明的半導體裝置的閘氧化膜的含氮濃度 和MOS電晶體表現性的關係圖。 較佳具體實例詳述 本發明的半導體裝置和製造方法的具體實例，將參考附 圖，陳述如下。 已經有一稱為後氧化作用的技術做為用以避免矽MOS的 閘絕緣膜抵擋電壓劣化的方法。一後氧化膜代表一在閘電 極和半導體基材表面形成，用以保護閘電極角落部份的閘 絕緣膜的氧化膜。圖2 - A所示為有閘後氧化膜（此後稱之為
第10頁 ，191 五、發明說明（6^ ' ------—---- ^化q膜21)在其上形成的M〇s半導體裝置的輪廓。 n 3L擴散層3 5和一 p型擴散層3 ^在半導體基材1 〇中形 成。=f 一閘氧化膜25和閘電極27在半導體基材10表面形 在pg: Γ化膜25的含氮濃度範圍為2%到1 〇%。後氧化膜28 甲。查927 ’ n型擴散層35及P型擴散層36表面形成。 圖2-Β疋MOS電晶體製造步驟中執行後氧化作用之後的截 圖，閘電極27的角落部份在其中詳細圖示出。如圖2 — β 示，閘絕緣膜25在半導體基材10上形成，而且一個由 夕晶矽組成的閘電極（多晶矽閘電極）27在閘絕緣膜25上形 成。之後，閘電極27和半導體基材10表面氧化，因此在閘 笔極2 7和半導體基材1 〇上形成氧化膜2 8。 在用以形成後氧化膜28的後氧化步驟中，多晶矽形成的 閘電極2 7和半導體基材1 〇 —起氧化，而且靠近閘電極2 7角 落部份的氧化膜的厚度會增加，造成靠近閘電極2 7角落部 知的氧化膜餐形。因此，閘電極2 7角落部份的曲率半徑變 更大，而且，因此，MOS電晶體的閘電極27角落部份的電 場濃度差可以避免。 本發明的半導體裝置的製造方法將配合製造步驟的順序 祥細陳述。圖3到6是用以形成本發明的半導體裝置的元件 隔離區域的製造步驟截面圖。 如圖3所示，一矽氧化膜11先在半導體基材1 〇上形成， 然後一矽氮化膜1 2在矽氧化膜11上形成。一矽氧化膜1 3在 矽氮化膜12上形成。 接下來，如圖4中所示，光阻膜1 4在矽氧化膜1 3上形
第11頁 535191 五、發明說明（7) =肢^用光阻膜Η做為光罩以移除矽氧化膜U和U及矽氮 匕1 2。之後，移除光阻膜】4。 再來，如圖5中所示，對應到元件隔離區域的半 〇的部份，使用矽氧化膜丨丨和丨3及矽氮化膜丨2做為土 1已j再利用R I E移除，因此在半導體基材丨〇中形成—渠溝 如圖6所示’-個石夕氧化膜i 6在結構的整個表 上形成，以利用矽氧化膜16填滿渠溝15。 再來，如圖7所示，矽氧化膜丨6利 磨到碎氮化膜12的表面露出為止。 十一化而且研 •^後，矽氧化膜1丨和丨6及矽氮化^ ^ ^ ^ ^ ^ ^ 如此料導體基材10的表面暴露出。u刻私除， 導俨：ϋ:處r ’如圖8中所示’元件隔離區域17在半 ^脰基材10中形成，而之後在結 （在+ 膜1 8。 丹日J正口表面形成矽氧化 圖9到15為閘電極形成步驟的截㈣。 如圖9所示’成形過的光阻一 材1 0上形成。利用光Μ ^ 、為頌不）首先在半導體基 ^ j用九阻胰做光罩執杆Μ工y士丄士 後一P型井21在半導體基材1()表 子佈植和擴散，然 膜。在和前述相同的方法下，一 / / 。之後，移除光阻 P型井21上形成。利用光阻膜 '形的光阻膜（未顯示）.在 散，一個N型井22在半導體基材1(^仃離子佈植和擴 光阻膜。接下來’一n通道區域形成。之後，移除 半導體基材10中的P*N型井21 :及―p通道區域24分別在 口 的表面形成。然後移除 第12頁 535191 五、發明說明（8) 矽氧化膜18。再來，閘絕緣膜25在半導體基材1〇上形成。 在形成閘絕緣膜2 5時，氧化作用/氮化作用反應使用含有 NO，和ΜΙ任一種的％和％組成的單一或混合~氣體來執 行。因此，由含有氮濃度範圍在2%到丨0%的矽氧化膜構成 的閘絕緣膜2 5形成。注意到用以形成閘氧化膜2 5和高濃度 區域的方法並不受上述限制。例如，閘絕緣膜2 5以下列方 式形成’形成做為基本的矽氧化膜，然後將矽氧化膜利用 含有前述NO，N20和NH3的氣體氮化。 接下來，一多晶矽膜26在閘絕緣膜25上形成。 再來，一成形的光阻膜（未顯示）在多晶矽膜26上形成。 之後，如圖1 0所示，多晶矽膜26和閘絕緣膜25使用光阻 做光罩，利用RIE移除。因此，一個多晶矽閘電極27形、 成。 / 接下來，如圖1 1所示，多 表面利用一種氣體進行後氧 面形成一閘後氧化膜2 8。 閘絕緣膜2 5含氮，含氮的 體基材1 0的表面現出最高值 石夕的氧化作用會被抑制。 基於這個理由，雖然間電 面附近的氧化作用會被抑制 體基材1 0方向的成長被抑制 表面及擴散層3 2的表面會比 化得更多。 晶矽閘極27和半導體基材丨〇的 化。如此在目前結構的整個表 濃度分布在閘絕緣膜2 5與半導 。既然氮的分子鍵結比氧強， 極27氧化，但半導體基材1〇表 。並因此閘後氧化膜2 8往半導 。相對地，多晶矽閘電極27的 閘電極27下的半導體基材1〇氧
第13頁 535191 五、發明說明（9) 、舉例來5兒，田氧化作用利用8 〇 〇它和處理時間3 〇分鐘的 退火進仃’如果閘氧化膜沒有含氮’半導體基材1 〇會被氧 :匕^。另-方面來說’半導體裝置具有含氮濃度2%且厚 度3. 5⑽的閘絕緣膜25中，半導體基材1〇被氧化則⑽。 、再“，如圖12所不’—成形的光阻膜29在P井21上形 5面利Γ Ϊ i 當做光罩，將雜質注入半導體基材1(3的 表二面’如此在對應到N型井22的半導體基材
型延伸區域30 ,之後，移除光阻膜29。 戚P 接下來，如圖13中所+ , _ + ττ/ , 斤不一成形的光阻膜31在N井22上 =因m31當做光罩將雜質注入半導體基材⑺的 表面:因此，在對應到p井的21的半導體基材1〇表面2 形延伸區域32。之後，移除光阻膜31。 在如圖14所示的結構的整個表面形成一 二 =3JrRIE移除，然後閘側壁(間隔)3二 極27側壁上形成，如圖15所示。再來， : 基材10表面，亚在半導體基材1〇表面广 :地：形成N型擴散層35。之後，移除光阻膜，再丨井2」 成形光阻膜（未顯示）在P形井21上形成。利: 罩將雜質注入半導體基材1〇並在半先阻艇备光 _井_方形成表面形成P型擴散層^材=面:= 阻膜。 < 俊，移除光 到前述步驟，CMOS FET完成。之後，執 金屬化後，LSI形成。 σ勺石夕化和 第14頁 535191 五、發明說明（〗〇) __ 本發明的半導體裝置的八 述。本發明中，開絕緣膜£刀圖16和17描 體基材1 0表面接觸的地方。^，的円浪度區域是在與半導 有小量氮的存在可泸如你* k疋因為，半導體基材1 0表面 者，石夕氮化物通基_的氧化作用。再
、吊比矽乳化物的介 A 高’閘氧化臈介電常數變大造 ：’若氮含量太 如果氮含量約l〇%，MQS ^ ^加。實驗顯示 在此具體實例中，如圖16ς的牙透電f可抑低。 緣膜25靠近半導體A # ΰ :，虱的尚濃度區域在閘絕 τ〒to巷材1 〇的表面形成。 體基材10和間絕緣膜25的鞭界部份：示^ 7f:，半導 根據本發明的半導體裝置截面圖在圖丨8 ^詳f二度。、， 先，在半導體基材1 〇表面部份形成厚度為2 5 、’田。首 28a ^ ^ ^ ^ ^ ^ ^ M t ^27 ^ i t ^ 10的表面其他部份形成具有i nm以下厚度的氧化膜：二 其與多晶矽閘電極27垂直重疊。具有! 2 nm厚声的、 直重®。如上所述，參考在間電極27角落部份上 絕緣膜25，氧化膜28b的厚度是氧化膜28d的三分之閉 下。若閘氧化膜不含氮，氧化膜28b厚度會增加。
第15頁 圖19是本發明半導體裝置中的M0S電晶體的間絕緣膜之 含氮濃度和表現性之間的關係圖。圖1 9中，橋座找代、 絕緣膜中的含氮濃度，縱座標則以〇代表的聞漏^ ^表閑 及以代表的汲電流劣化比例。汲電流劣化比例是各$二 度1 %十，汲電流設定為1的比例。： ^ ^ ^ ^
535191 五、發明說明（11) 當氮濃度增加’漏電流會減少。然而没電流也減少。既 然汲電流和驅動力成正比，MOS電晶體驅動力也备減少。 T然漏電流應該要小’但氣濃度的大量増加會造成M0S電 BB體無法運作。假設淡n咸少量極限為）〇% ’閑絕緣膜 的含氮濃度應在2%到10%。 :“卜、’如圖"所示’雖然閑電極27側壁的氧化 Πί?成ΐί化膜過成中進行’但因為在半導體基材10 έ氬的同派度區域40的存在，朝向丰 …控制。因此，閉細角落===氧 冒加可控制到是先前技藝的一半。換 犋；度的 角落部份的氧化膜厚度增加引起的電;心：：：電極27的 制。因此，可避免降低閘電壓脚、/'、電可被控 ^ ^ ^ ^ Λ；；； Λ "J ^ ^ ^ $可用來當作離子佈植的保護氧膜〜；：’閘絕緣 以，控制，就可能避免雜質：入厚度 ^使得離子佈植的寬度分不可以可以縮 成精確的雜質濃度分布圖。 口此就可能形 因ΐ::: Γ::角落部份中’閘電極27角落部份曲t 氣化作用大’閘電極27角落部份的 曲率半徑 。注意到用以使閑電極氧化：度差可以.釋 極也可以在1 0 53 t溫户；u AA &不/艮於退火，閘+ 行氧化。 /皿度及50秒的處理時間下，利用RT0間進电 如前述’根據本發明提供了半:導體裝置及… “衣w方法， 535191 五、發明說明（12) 其可用以控制閘電極角落部份漏電流和在形成源/汲極擴 散層過成的離子佈植中，雜質植入半導體基材劑量減少的 發生。 當本發明考慮的較佳具體實例已經說明及陳述，熟知此 項技藝之人士將可了解到，在不違背本發明精神下，可用 對等物件取代其中的裝置，以達成種種的改變和修正。此 外，在不違背中心領域下，為適用特殊狀況或材料以進行 本發明的教學可能會做許多修正。因此，當考慮用以實現 本發明的最佳模式，本發明不只限於所揭發的特殊具體實 例，且發明包含所有屬於申請專利範圍領域中的具體實 例0 .

Claims (1)

  1. 535191 案號 89112854 六、申請專利範圍 1. 一種半導體裝置，包含： 一半導體基材； 設在該半導體基材上的閘絕緣膜； 設在該閘絕緣膜上的閘電極；以及 設在該閘電極側面的後氧化膜， 該閘絕緣膜具有該閘電極的中心部份下的第一部份和該. 閘電極的邊端下的第二部份， 形成於該第2部份的該絕緣膜具有：第1突出部，其係對 該半導體基材垂直且向該閘電極方向突出第1厚度者；及 第2突出部，其係對該半導體基材垂直且向該半導體基材 方向突出第2厚度者； φ 自形成於該第1部分之該閘絕緣膜的上面的高度，至該 第1突出部的頂點為止之距離，係比自形成於該第1部分之 該閘絕緣膜的下面的高度，至該第2突出部的底點為止之 距離長。 2. 如申請專利範圍第1項之半導體裝置，其中該閘絕緣 膜係含有氮者。 3. 如申請專利範圍第2項之半導體裝置，其中該氮的濃 度係在2 %到1 0 %者。 4. 如申請專利範圍第2項之半導體裝置，其中該氮的濃 度的峰值位置在與該半導體基材之界面附近。 5. 如申請專利範圍第2項之半導體裝置，其中該閘絕緣@ 膜表面之氮的濃度在該半導體基材面内大致為均一者。。 6. 如申請專利範圍第1項之半導體裝置，其中該第1厚
    O:\65\65060-920122.ptc 第19頁 535191 案號 89112854 年 月 修正 下 以 - 之 分 三 之 度 厚 圍 2 範第 專該 主月 tt為 、度 六 有 驟 步 含 包 法 方 造 製 之 置 裝 體 導 半 c-ell 種 膜 緣 絕 閘 成 形 上 材 基 體 導 半 在 極 電氧 閘於 成置 形極 的電 性閘 擇該 選及 上材 膜基 緣體 絕導 閘半 亥亥 =口=口 在將 化 亥 古口 在 此 藉 及中 以境 絕： 閘第 該出 使突 且僅 並側 ，材 膜基 化體 氧導 成半 形該 面往 側份 極部 電心 閘中 近 附 端 邊 的 膜 環緣 極 電 閘 該 往 度 厚 的. 度圍 厚範 1利 第』 專 亥 古口請 比 申 出口 突 堇 · /1 8 側 第 者 BI10 II:乡 有圍％ T 範L2 含彳在 膜#度 緣M濃 邑 的 么V 口 & 閘々氮 該9該 中 中 項。項 法 方 造 製 之 置 裝 。體 度導 厚半 之 法 方 造 製 之 置 裝 體 導 半 之 其 其 置 CC 第位 圍值 範峰 利的 專度 請濃 申的 如氮 •該。 10中者 其近 者項 法 方 造 製 之 置 裝 體 導 半 之 附 面 界 之 材 基 體 導 半 該 與 在 係 法 方 造 製 之 置 裝 體 導 半 之 項 8 第 圍 範 利 專 請 中 如 IX 1± 致 大 内 面 材 基 體 導 半 亥 -δ 在 度 濃 的 氮 之 面 表 膜 緣 絕。 閘者 該一 中均 其為 ，氧 法以 方予 造材 製基 之體 置導 裝半 體該 導將 半含 之包 項係 11驟 第步 圍之 範膜 利緣 專絕 請閘 申該 如成 •形 2中 1丄 其 法 方 造 製 之 置 裝 體 導 半 之 項 r!二 11 第 圍 範 。利 者專 驟請 步申 之如 化 氮13 化 化 氧 以 予 材 基 體 導 半 將 含 包 係 驟 步。 之者 膜驟 緣步 絕之 閘化 該氣 成以 形予 中再 其該
    O:\65\65060-920122.ptc 第20頁 535191
    O:\65\65060-920122.ptc 第21頁
TW089112854A 1999-07-01 2000-06-29 MOS semiconductor device having gate insulating film containing nitrogen and manufacturing method of the same TW535191B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11187970A JP2001015748A (ja) 1999-07-01 1999-07-01 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
TW535191B true TW535191B (en) 2003-06-01

Family

ID=16215344

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089112854A TW535191B (en) 1999-07-01 2000-06-29 MOS semiconductor device having gate insulating film containing nitrogen and manufacturing method of the same

Country Status (4)

Country Link
US (2) US6498374B1 (zh)
JP (1) JP2001015748A (zh)
CN (1) CN1264225C (zh)
TW (1) TW535191B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001291861A (ja) * 2000-04-05 2001-10-19 Nec Corp Ｍｏｓトランジスタ、トランジスタ製造方法
JP2002026139A (ja) 2000-06-30 2002-01-25 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2002270833A (ja) * 2001-03-14 2002-09-20 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6921743B2 (en) * 2001-04-02 2005-07-26 The Procter & Gamble Company Automatic dishwashing compositions containing a halogen dioxide salt and methods for use with electrochemical cells and/or electrolytic devices
KR100464535B1 (ko) * 2002-05-20 2005-01-03 주식회사 하이닉스반도체 반도체소자의 트랜지스터 형성 방법
JP2004221246A (ja) * 2003-01-14 2004-08-05 Seiko Epson Corp 半導体装置及びその製造方法
JP2005064317A (ja) * 2003-08-18 2005-03-10 Semiconductor Leading Edge Technologies Inc 半導体装置
US7005333B2 (en) * 2003-12-30 2006-02-28 Infineon Technologies Ag Transistor with silicon and carbon layer in the channel region
US7002224B2 (en) * 2004-02-03 2006-02-21 Infineon Technologies Ag Transistor with doped gate dielectric
US7094671B2 (en) * 2004-03-22 2006-08-22 Infineon Technologies Ag Transistor with shallow germanium implantation region in channel
JP2006253311A (ja) * 2005-03-09 2006-09-21 Toshiba Corp 半導体装置及びその製造方法
JP2013125826A (ja) * 2011-12-14 2013-06-24 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0730113A (ja) * 1993-07-09 1995-01-31 Sony Corp Ｍｏｓ型トランジスタの製造方法
JPH09312393A (ja) 1996-05-22 1997-12-02 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3312102B2 (ja) 1996-11-27 2002-08-05 シャープ株式会社 不揮発性半導体記憶装置の製造方法
JP3754234B2 (ja) * 1998-04-28 2006-03-08 インターナショナル・ビジネス・マシーンズ・コーポレーション ゲート構造側壁の酸化膜の形成方法

Also Published As

Publication number Publication date
CN1264225C (zh) 2006-07-12
JP2001015748A (ja) 2001-01-19
US20030119235A1 (en) 2003-06-26
CN1284748A (zh) 2001-02-21
US6498374B1 (en) 2002-12-24

Similar Documents

Publication Publication Date Title
TWI281196B (en) Transistor and formation method thereof
TW451419B (en) Double silicon-on-insulator device and method therefor
TW535191B (en) MOS semiconductor device having gate insulating film containing nitrogen and manufacturing method of the same
JP3387563B2 (ja) 電界効果トランジスタ及びその製造方法
TW463380B (en) Semiconductor device
TWI267923B (en) Method for making semiconductor device
JPH0294477A (ja) 半導体装置及びその製造方法
US20060170039A1 (en) Buried channel type transistor having a trench gate and method of manufacturing the same
US4952991A (en) Vertical field-effect transistor having a high breakdown voltage and a small on-resistance
TW201015719A (en) Lateral DMOS transistor and method for fabricating the same
TW533596B (en) Semiconductor device and its manufacturing method
JPH07283412A (ja) 部分チャンネルを有する絶縁ゲート電界効果トランジスタおよびその製造方法
JP2003110105A (ja) 半導体装置、及び、それの製造方法
JPS6252469B2 (zh)
JP2005327799A (ja) 半導体装置の製造方法
JPH0237777A (ja) 縦型電界効果トランジスタ
TW200404361A (en) Semiconductor device
JPH0276255A (ja) 短いゲート長さを有するｃｍｏｓデバイスの製造方法
TW461092B (en) Masked ROM and manufacturing process therefor
JPS62147759A (ja) 半導体装置の製造方法
JPH01155654A (ja) 相補型集積回路
CN205752105U (zh) 一种平面栅功率器件
JP2000223708A (ja) 半導体装置
JP7511809B1 (ja) 半導体装置及びその製造方法
JP2004022555A (ja) 絶縁ゲート型電界効果トランジスタおよびその製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees