CN205752105U - 一种平面栅功率器件 - Google Patents

Abstract

本实用新型提供了一种平面栅功率器件，通过光刻和刻蚀工艺形成接触孔后，先进行P型区注入以及退火工艺形成P型区，再刻蚀接触孔侧壁的掩蔽层，暴露出N型区的上表面，即可实现N型区的平面横向接触，保证N型区的接触面积，避免导通电阻等异常情况的出现，本实用新型在减少光刻成本情况下保证器件的结构实现，同时使产品的参数和可靠性满足要求。

Description

一种平面栅功率器件

技术领域

本实用新型涉及集成电路技术领域，特别涉及一种平面栅功率器件结构。

背景技术

平面栅工艺在中高压功率MOSFET(金属-氧化物-半导体场效应晶体管)和IGBT(绝缘栅双极型晶体管)等器件中一直为主流的技术。

平面栅工艺的源区制作涉及多套光刻版和工艺制造过程。具体而言，源区加工共涉及P阱(Pbody)、N+区、P+区、接触孔四层光刻版，成本较高。同时由于N+区、P+区、接触孔的互套对准精度影响，多层次的对偏会影响到参数和可靠性问题。

因此，如何在减少光刻成本情况下保证器件的结构实现，同时使产品的参数和可靠性满足要求是本技术领域人员亟待解决的问题。

实用新型内容

本实用新型的目的在于提供一种平面栅功率器件结构，减少光刻成本同时使产品的参数和可靠性满足要求。

为解决上述技术问题，本实用新型提供一种平面栅功率器件，包括：

半导体衬底；

形成于所述半导体衬底上的栅极材料层；

形成于所述栅极材料层中的第一窗口；

形成于所述第一窗口下方的半导体衬底中的P阱；

形成于所述P阱中的N型区；

形成于所述栅极材料层上的掩蔽层；

暴露所述N型区的第二窗口，所述第二窗口的横截面宽度小于所述第 一窗口的横截面宽度；

形成于所述第二窗口底部的P型区，所述P型区穿透所述N型区；

与所述第二窗口连通的第三窗口，所述第三窗口的横截面宽度大于所述第二窗口的横截面宽度，以暴露所述N型区的上表面；以及

填充于所述第三窗口中的源极结构。

可选的，在所述的平面栅功率器件中，所述掩蔽层是单层结构。所述掩蔽层的材质是二氧化硅或硼磷硅玻璃。

可选的，在所述的平面栅功率器件中，所述掩蔽层由第一子掩蔽层和形成于所述第一子掩蔽层上的第二子掩蔽层组成。所述第一子掩蔽层的材质是氮化硅或氮氧化硅，所述第二子掩蔽层的材质是二氧化硅或硼磷硅玻璃。

可选的，在所述的平面栅功率器件中，形成第三窗口的步骤包括：

湿法腐蚀所述第二窗口侧壁的第二子掩蔽层，形成第三窗口，所述第三窗口的底部暴露所述第一子掩蔽层；以及

干法刻蚀所述第三窗口底部的第一子掩蔽层，使所述第三窗口暴露出所述N型区的上表面。

可选的，在所述的平面栅功率器件中，所述栅极材料层包括形成于所述半导体衬底上的栅极介质层以及形成于所述栅极介质层上的栅极导电层。所述栅极介质层的材质为二氧化硅，所述栅极导电层的材质为掺杂多晶硅。

可选的，在所述的平面栅功率器件中，所述第一窗口暴露所述半导体衬底，所述平面栅功率器件还包括形成于所述第一窗口底部的注入阻挡层。

可选的，在所述的平面栅功率器件中，所述第一窗口暴露所述栅极介质层。

与现有技术相比，本实用新型提供的平面栅功率器件结构具有如下优点：

1、在本实用新型提供的平面栅功率器件结构中，第三窗口暴露出N型区的上表面，使得源极与N型区接触充分，可以解决N型区接触不足导致的电流密度减少的问题，避免导通电阻(Rdson)等异常情况的出现；进 一步的，所述掩蔽层由第一子掩蔽层和形成于所述第一子掩蔽层上的第二子掩蔽层组成，所述第一子掩蔽层的材质是氮化硅或氮氧化硅，使得栅极材料层侧壁被其充分保护，可避免由于光刻对偏或接触孔过腐蚀导致的源极和栅极短路，从而避免栅源(GS)失效等异常的发生；

2、在本实用新型提供的平面栅功率器件形成方法中，通过光刻和刻蚀工艺形成第二窗口即接触孔后，先进行P型区注入以及退火工艺形成P型区，再刻蚀接触孔侧壁的掩蔽层，使掩蔽层横向侵蚀，暴露出N型区的上表面，即可实现N型区的平面横向接触，保证N型区的接触面积，避免导通电阻(Rdson)等异常情况的出现。即，通过P阱和接触孔光刻版，利用选择性腐蚀技术，在减少光刻成本情况下保证器件的结构实现，同时使产品的参数和可靠性满足要求。

附图说明

图1是本实用新型一实施例中平面栅功率器件形成方法的流程示意图；

图2～11是本实用新型一实施例中平面栅功率器件形成过程中的剖面结构示意图；

图中标记：

100-半导体衬底；

101-P阱；102-N型区；103-P型区；

110-栅极材料层；111-栅极介质层；112-栅极导电层；

130-注入阻挡层；

150-掩蔽层；151-第一子掩蔽层；152-第二子掩蔽层；

201-第一窗口；202-第二窗口；202-第二窗口。

具体实施方式

为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合附图对本实用新型的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本实用新型。但 是本实用新型能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本实用新型内涵的情况下做类似推广，因此本实用新型不受下面公开的具体实施的限制。

参见图1，并结合图2至图11所示，本实用新型实施例提供一种平面栅功率器件结构形成方法，包括如下步骤：

S11：提供一半导体衬底100，并在所述半导体衬底100上形成栅极材料层110；

S12：进行光刻和刻蚀工艺，在栅极材料层110中形成第一窗口201；

S13：进行P阱注入以及退火工艺，在半导体衬底100中形成P阱101；

S14：进行N型区注入以及退火工艺，在P阱101中形成N型区102；

S15：在栅极材料层110上淀积掩蔽层150，并进行光刻和刻蚀工艺形成第二窗口202，所述第二窗口202暴露所述N型区102；

S16：进行P型区注入以及退火工艺，在第二窗口202底部形成P型区103，所述P型区103穿透所述N型区102；

S17：刻蚀第二窗口202侧壁的掩蔽层150，形成第三窗口203，所述第三窗口203暴露所述N型区102的上表面102a；以及

S18：在第三窗口203中填充导电材料形成源极结构。

在本实用新型提供的平面栅功率器件形成方法中，通过光刻和刻蚀工艺形成第二窗口后，先进行P型区注入以及退火工艺形成P型区，再刻蚀所述第二窗口侧壁的掩蔽层，即使掩蔽层横向侵蚀，暴露出N型区的上表面，即可实现N型区的平面横向接触，保证N型区的接触面积，避免导通电阻等异常情况的出现。即，本实用新型通过P阱和接触孔光刻版，利用选择性腐蚀技术，在减少光刻成本情况下保证器件的结构实现，同时使产品的参数和可靠性满足要求。

参见图11，结合图2至图9所示，本实用新型实施例提供一种平面栅功率器件结构，包括：

半导体衬底100；

形成于所述半导体衬底100上的栅极材料层110；

形成于所述栅极材料层110中的第一窗口201；

形成于所述第一窗口201下方的半导体衬底100中的P阱101；

形成于所述P阱101中的N型区102；

形成于所述栅极材料层110上的掩蔽层150；

暴露所述N型区102的第二窗口202，所述第二窗口202的横截面宽度小于所述第一窗口201的横截面宽度；

形成于所述第二窗口202底部的P型区103，所述P型区103穿透所述N型区102；

与所述第二窗口202连通的第三窗口203，所述第三窗口203的横截面宽度大于所述第二窗口202的横截面宽度，以暴露所述N型区102的上表面102a；以及

填充于所述第三窗口203中的源极结构。

在本实用新型提供的平面栅功率器件结构中，所述第三窗口暴露出N型区的上表面，使得源极与N型区接触充分，可以解决N型区接触不足导致的电流密度减少的问题，避免导通电阻等异常情况的出现。

所述栅极材料层110包括形成于所述半导体衬底100上的栅极介质层111以及形成于所述栅极介质层111上的栅极导电层112。优选的，所述栅极介质层111的材质为二氧化硅，所述栅极导电层112为掺杂多晶硅层。本实施例中，在刻蚀栅极导电层112之后，还刻蚀所述栅极介质层111，因此所述第一窗口201暴露所述半导体衬底100。相应的，所述平面栅功率器件结构还包括形成于所述第一窗口201底部的注入阻挡层130。在另一实施例中，第一窗口201中的栅极介质层111予以保留部分或者全部，直接将该栅极介质层111作为P阱注入工艺的注入阻挡层。

所述掩蔽层150可以是单层结构，也可以是双层结构。若所述掩蔽层150是单层结构，那么掩蔽层150优选采用二氧化硅或硼磷硅玻璃(BPSG)。若所述掩蔽层150为双层结构，那么所述掩蔽层150由第一子掩蔽层151和形成于第一子掩蔽层151之上的第二子掩蔽层152组成，所述第一子掩蔽层151起隔离作用，所述第二子掩蔽层152则起吸潮作用。所述第一子掩蔽层151为氮化硅或氮氧化硅，所述第二子掩蔽层152为二氧化硅或硼磷硅玻璃(BPSG)。本实施例中，由于所述掩蔽层150为双层结构，因而后续刻蚀 时分两步进行：先是湿法腐蚀第二窗口202侧壁的第二子掩蔽层152，形成第三窗口203，所述第三窗口的横截面宽度W2大于第二窗口区的横截面宽度W1，所述第三窗口203底部暴露出第一子掩蔽层151；接着，干法刻蚀所述第三窗口203底部的第一子掩蔽层151和注入阻挡层130，使第三窗口203底部暴露出N型区102的上表面102a。

下面结合图2至图11更详细的描述本实用新型实施例的平面栅功率器件结构。

首先，结合图1和图2所示，提供一半导体衬底100。所述半导体衬底100可以是硅衬底、锗硅衬底、Ⅲ-Ⅴ族元素化合物衬底或本领域技术人员公知的其他半导体材料衬底。本实施例中，所述半导体衬底100采用的是硅衬底，并且，所述半导体衬底100中形成有耐压环结构。当然，所述半导体衬底100中还可以形成有MOSFET、IGBT、肖特基等公知的半导体器件。此外，所述半导体衬底100还可以根据所需产品的特性进行一定杂质量的N型和/或P型掺杂。

接着，结合图1和3所示，在所述半导体衬底100上形成栅极材料层110。所述栅极材料层110包括形成于所述半导体衬底100上的栅极介质层111以及形成于所述栅极介质层111上的栅极导电层112。所述栅极介质层111的材质为二氧化硅，厚度为采用热氧化工艺形成。优选的，所述栅极介质层111采用掺氯氧化(即含有氯、氧的氛围下进行氧化)工艺形成，掺氯氧化可以有效减少氧化层中杂质，提高栅极介质层质量。另外，由于栅极介质层111生长温度越高质量越好，因此，栅极介质层111的生长温度优选在1000℃～1300℃之间。所述栅极导电层112的厚度为 所述栅极导电层112优选为掺杂多晶硅层。具体的，可以先淀积不掺杂多晶硅，后采用离子注入对不掺杂多晶硅进行掺杂；或者，先淀积不掺杂多晶硅，后采用磷预淀积工艺对其进行掺杂；再或者，采用边淀积多晶硅边掺杂的原位掺杂方式。

接着，结合图1和图4所示，采用P阱光刻版(Pbody mask)进行光刻工艺，并刻蚀所述栅极材料层110，形成第一窗口201，此第一窗口201可称为P阱(Pbody)窗口。本实施例中，刻蚀栅极导电层112之后，还刻 蚀所述栅极介质层111，形成的第一窗口201暴露所述半导体衬底100。在本实用新型另一实施例中，刻蚀栅极导电层112之后，也可以选择刻蚀部分栅极介质层111或者不刻蚀栅极介质层111，从而将全部栅极介质层或者剩余的栅极介质层保留作为后续P阱注入工艺的注入阻挡层。作为一个非限制的例子，本步骤采用的是干法各项异性刻蚀，本领域技术人员可通过有限次试验获知具体的工艺参数。

接着，结合图1和图5所示，进行P阱注入以及退火工艺，在第一窗口201下方的半导体衬底100中形成P阱(Pbody)101。所述P阱101的横截面宽度大于第一窗口201的横截面宽度，此处，所提及的横截面宽度是指平行于半导体衬底100表面方向的截面宽度。P阱注入工艺的注入能量优选为60Kev～150Kev，注入剂量优选为1E13/cm2～1E15/cm2，退火工艺的温度优选为1000℃～1300℃。本实施例中，刻蚀栅极导电层之后，还刻蚀尽所述栅极介质层，因此，进行P阱注入以及退火工艺之前，先在第一窗口201底部生长注入阻挡层130，所述注入阻挡层130可以利用氧化工艺形成。申请人研究发现，由于所述注入阻挡层130需要作为注入掩蔽层使用，厚度太薄无法起到减少注入损伤的作用，厚度太厚则会导致注入不充分，因而优选的厚度是但应理解，亦可根据实际的注入能量、剂量来调整注入阻挡层130的厚度。需要说明的是，本实施例中是将栅极介质层111刻蚀掉暴露出半导体衬底100，故而额外形成注入阻挡层130，如果在前述步骤中栅极介质层111予以保留部分或者全部，那么也可以直接将该栅极介质层111作为P阱注入工艺的注入阻挡层，无需再额外形成注入阻挡层130。尤其是栅极介质层111厚度小于时，优选直接采用该栅极介质层111作为注入阻挡层，此情形下栅极介质层111厚度适宜，且减少了工艺步骤。

接着，结合图2和图6所示，进行N型区注入以及退火工艺，以在P阱101内形成N型区102，所述N型区102的深度和横截面宽度小于所述P阱101的深度和横截面宽度。优选的，N型区注入工艺中，注入的元素为As或P，注入能量为60Kev～150Kev，注入剂量1E14/cm2～1E16/cm2，退火工艺的温度为900℃～1300℃。

接着，结合图2和图7所示，在所述栅极导电层112上淀积掩蔽层150。所述掩蔽层150可以是单层结构，例如是单层的二氧化硅或硼磷硅玻璃(BPSG)。所述掩蔽层150也可以是双层结构，由第一子掩蔽层151和形成于第一子掩蔽层151之上的第二子掩蔽层152组成，所述第一子掩蔽层151起隔离作用，所述第二子掩蔽层152则起吸潮作用。所述第一子掩蔽层151例如为氮化硅或氮氧化硅层等，所述第一子掩蔽层151的厚度为 所述第二子掩蔽层152例如为二氧化硅或BPSG，所述第二子掩蔽层152的厚度为所述第二子掩蔽层152例如采用化学气相淀积(CVD)工艺形成，化学气相源含SiH4、B2H6和PH3，其中，SiH4主要提供BPSG中的SiO2，B2H6主要提供BPSG中的B成分(以B2O3形式存在)，PH3主要提供BPSG中的P成分(以P2O5形式存在)，所述BPSG中SiO2、B2O3、P2O5形成三元氧化系统，以此可形成具有良好台阶覆盖能力、低温回流、吸杂吸潮作用的氧化保护层。申请人研究发现，BPSG流动依赖膜的组份、流动温度、流动时间和流动气氛。BPSG中硼(B)质量浓度增加1％，所需的回流温度降低40℃，同时，BPSG中B质量百分比超过5％后薄膜吸湿性变强，导致薄膜不稳定，因此，所述BPSG中B的质量百分比优选为1％～5％。申请人进一步研究发现，BPSG中磷(P)的含量越高，其回流后的平坦化效果更佳，同时，BPSG中P的含量越高，吸潮效果更佳，但吸潮会形成磷酸，会对后续的金属进行腐蚀，因此，所述BPSG中P的含量优选不超过6％，例如，BPSG中P的质量百分比为2～6％。实验发现，BPSG中由于含B和P，其腐蚀速率比纯二氧化硅要快。

接着，结合图2和图8所示，采用接触孔光刻版(contact mask)进行光刻工艺，刻蚀第二窗口202内的第二子掩蔽层152、第一子掩蔽层151、注入阻挡层130和一定深度的N型区102，形成第二窗口202，该第二窗口202亦称为接触孔。此处所指光刻工艺包括涂胶、曝光以及显影等工艺，具体的，本步骤中，先是在第二子掩蔽层152上涂胶，然后对光刻胶曝光形成接触孔窗口图案，接着以光刻胶为掩膜从上往下依次刻蚀第二子掩蔽层152、第一子掩蔽层151和深度为h的N型区102形成第二窗口202。此 步骤中形成的光刻胶可不必去除，留待后续湿法腐蚀第二窗口202侧壁的第二子掩蔽层152时作为掩膜，形成第三窗口203之后再去除该光刻胶即可。所述第二窗口202暴露出N型区102，形成深度为h的台阶，如此，N型区102刻蚀掉一部分，使后续的P型区能够穿透N型区。本实施例中，第二窗口202的台阶的深度h为0.1μm～1μm，但应理解，本实用新型并不限制该台阶的深度，可依据产品的特性调整所述台阶的深度。在本实用新型其它实施例中，形成第二窗口202时也可以不刻蚀一定深度的N型区102，即，仅是刻蚀第二窗口202内的第二子掩蔽层152、第一子掩蔽层151和注入阻挡层130，从而形成所述第二窗口。

接着，结合图2和图9所示，进行P型区注入以及退火工艺，以在第二窗口202底部形成P型区103，所述P型区103穿透所述P型区102。具体的，P型区注入工艺中，注入元素可以为B11或BF2，也可以是先注入B11再注入BF2，注入能量优选为20Kev～100Kev，注入剂量优选为1E14/cm2～1E16/cm2。进一步的，所述P型注入采用的是零度角注入。所述退火工艺选择炉管或快速退火(RTA)，退火温度为500℃～1000℃。

接着，结合图2和图10所示，湿法腐蚀第二窗口202侧壁的第二子掩蔽层152，形成第三窗口203。由于第二子掩蔽层152具有横向的腐蚀，因此所述第三窗口的横截面宽度W2大于第二窗口区的横截面宽度W1。具体的，步骤S21中，只腐蚀第二子掩蔽层152，而并不腐蚀第一子掩蔽层151，从而形成第三窗口203，所述第三窗口203底部暴露出第一子掩蔽层151。为方便描述，将第三窗口203底部暴露出来的第一子掩蔽层151的表面记为151a。

接着，结合图2和图11所示，干法刻蚀所述第三窗口203底部的第一子掩蔽层151和注入阻挡层130，使第三窗口203的底部暴露N型区102，为方便描述，将第三窗口203暴露的N型区102的上表面记为102a。如此，所述N型区102的上表面102a和部分侧面102b被暴露出来。

需要说明的是，本实施例中是以遮蔽层150为双层结构为例，因而分两步形成第三窗口203，若在其他实施例中，遮蔽层150为单层结构，那么可以利用一步湿法腐蚀工艺形成第三窗口203，并使得N型区102的上 表面102a被暴露出来。

接下来，在第三窗口203中淀积导电材料，所述导电材料填满所述第三窗口203，以形成源极。所述导电材料例如是铝金属。具体地，当在第三窗口203中淀积金属层后，功率器件的源极结构完成，同时由于N型区102的接触充分(源极可与N型区102的上表面102a和部分侧面102b接触)，可以避免N型区102接触不足导致的电流密度减少，避免导通电阻等异常的情况出现。进一步的，所述掩蔽层150由第一子掩蔽层151和形成于所述第一子掩蔽层151上的第二子掩蔽层152组成，所述第一子掩蔽层151的材质是氮化硅或氮氧化硅，可起到隔离的作用，使得栅极材料层侧壁被充分保护，避免由于光刻对偏或接触孔过腐蚀导致的源极和栅极短路，从而避免栅源(GS)失效等异常的发生。

本实用新型所提供的功率器件源区结构，可以运用于功率MOSFET、CMOSFET、BCD、大功率晶体管、IGBT和肖特基等产品中。

本实用新型实施例虽然以较佳实施例公开如上，但其并不是用来限定权利要求，任何本领域技术人员在不脱离本实用新型的精神和范围内，都可以做出可能的变动和修改，因此本实用新型的保护范围应当以本实用新型权利要求所界定的范围为准。

Claims (9)

1.一种平面栅功率器件，其特征在于，包括：

半导体衬底；

形成于所述半导体衬底上的栅极材料层；

形成于所述栅极材料层中的第一窗口；

形成于所述第一窗口下方的半导体衬底中的P阱；

形成于所述P阱中的N型区；

形成于所述栅极材料层上的掩蔽层；

暴露所述N型区的第二窗口，所述第二窗口的横截面宽度小于所述第一窗口的横截面宽度；

形成于所述第二窗口底部的P型区，所述P型区穿透所述N型区；

与所述第二窗口连通的第三窗口，所述第三窗口的横截面宽度大于所述第二窗口的横截面宽度，以暴露所述N型区的上表面；以及

填充于所述第三窗口中的源极结构。

2.如权利要求1所述的平面栅功率器件，其特征在于，所述掩蔽层是单层结构。

3.如权利要求2所述的平面栅功率器件，其特征在于，所述掩蔽层的材质是二氧化硅或硼磷硅玻璃。

4.如权利要求1所述的平面栅功率器件，其特征在于，所述掩蔽层由第一子掩蔽层和形成于所述第一子掩蔽层上的第二子掩蔽层组成。

5.如权利要求4所述的平面栅功率器件，其特征在于，所述第一子掩蔽层的材质是氮化硅或氮氧化硅，所述第二子掩蔽层的材质是二氧化硅或硼磷硅玻璃。

6.如权利要求1所述的平面栅功率器件，其特征在于，所述栅极材料层包括形成于所述半导体衬底上的栅极介质层以及形成于所述栅极介质层上的栅极导电层。

7.如权利要求6所述的平面栅功率器件，其特征在于，所述栅极介质层的材质为二氧化硅，所述栅极导电层的材质为掺杂多晶硅。

8.如权利要求6所述的平面栅功率器件，其特征在于，所述第一窗口暴露所述半导体衬底，所述平面栅功率器件还包括形成于所述第一窗口底部的注入阻挡层。

9.如权利要求6所述的平面栅功率器件，其特征在于，所述第一窗口暴露所述栅极介质层。