TW531971B - D/A converter circuit and semiconductor device - Google Patents

D/A converter circuit and semiconductor device Download PDF

Info

Publication number
TW531971B
TW531971B TW090126650A TW90126650A TW531971B TW 531971 B TW531971 B TW 531971B TW 090126650 A TW090126650 A TW 090126650A TW 90126650 A TW90126650 A TW 90126650A TW 531971 B TW531971 B TW 531971B
Authority
TW
Taiwan
Prior art keywords
bit
converter circuit
capacitor
capacitors
patent application
Prior art date
Application number
TW090126650A
Other languages
English (en)
Inventor
Yukio Tanaka
Munehiro Asami
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Application granted granted Critical
Publication of TW531971B publication Critical patent/TW531971B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/74Simultaneous conversion
    • H03M1/76Simultaneous conversion using switching tree
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/68Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/74Simultaneous conversion
    • H03M1/76Simultaneous conversion using switching tree
    • H03M1/765Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/74Simultaneous conversion
    • H03M1/80Simultaneous conversion using weighted impedances
    • H03M1/802Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H03M1/804Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

531971 A7 B7 五、發明説明(1 ) 發.明背景 1,發明領域 (請先閲讀背面之注意事項再填寫本頁) 本發明係關於一種D / A轉換器(數位/類比轉換器 )電路(D A C )。特別的,本發明係關於一種用在半導 體裝置的驅動電路中的D A C。更進一步地,本發明係關 於使用D A C的一種半導體裝置。 2,相關技術的說明 在近幾年,使用在玻璃基底上形成的多晶矽薄膜作爲 主動層的薄膜電晶體(T F T s )的硏究和開發已快速的 發展。使用多晶矽薄膜的T F T具有的遷移率比使用非晶 矽薄膜的T F T的遷移率高兩個或更多量級,因此,即使 T F T的閘極寬變小和受到高度限制,電路工作所需的電 流値仍能夠充分地保持。因此,有可能實現一個“面板上 的系統”,其中一個矩陣型平面板顯示器的圖素部分和一 個驅動電路整合在同一基底上。 經濟部智慧財產^員工消費合作社印製 因爲可減少顯示器的製作步驟和檢查步驟,用“面板 上的系統”有可能降低成本。此外,有可能使平面板顯示 器的尺寸更小並具有更高的解晰度。 關於製作更小並且解晰度更高的平面板顯示器的發展 的問題是如何達成具有高速工作能力並在基底上佔據小量 表面積的D A C。 已存在有多種類型的D A C,典型地分爲電容分配型 和電阻分配型。與電阻分配型D A C.相比,電容分配型 本纸張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) -4- 531971 A7 ___B7_ 五、發明説明(2) D . A C能夠具有相對小的表面積而高速工作。 圖1 1中顯示的是一個習知的電容分配型D A C的例 子。圖1 1中顯示的習知電容分配型D A C具有被一個n 位元數位訊號的各個位元D i - D η控制的η個開關S W〔 1.〕一 S W〔 η〕、和連接到各個開關的η個電容C, 2 C, 2 (請先閲讀背面之注意事項再填寫本頁) C和一個重置開關s W R。此外,一個電 源Α (電壓ν A )和一個電源Β (電壓V Β )與該習知 D A C連接。電源A和電源B保持在不同的電壓上。此外 ,來自D A C的一個類比訊號輸出的電壓V。υ τ授予至一 輸出線。 一個數位訊號的對應位元被分別輸入到開關s W〔 1 〕一 s W〔 η〕。然後根據輸入數位訊號中包含的表示〇 或1的資訊,選擇電容被接到電源Α還是電源Β。 以下依序說明習知D A C的操作。藉由分爲重置週期 T R和寫入週期T a ,以說明習知的D A C。 經濟部智慧財4^7®工消費合作钍印製 首先,在重置週期T R內重置開關S W R閉合。接著, 根據一個數位訊號,所有開關S W〔 1〕一 S W〔 η〕連 接到同一個電源上。這裏假設它們都與電源Α連接。在重 置週期結束前的瞬間的習知D A C的一個等效電路圖顯示 在圖12A中。注意參考符全部電容的組合電笔 在重置週期T R完成後一個寫入週期T A開始,數位訊 號的各個位元控制開關S W〔 1〕一 S W〔 η〕,其中各 個位元中有任意的0或1資訊。然後,藉由根據各個位元 本纸張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) -5- 531971 A7 B7 五、發明説明(3) (請先閱讀背面之注意事項再填寫本頁) 中.的資訊連接電源A或電源B的電容,電荷被提供給n個 電容。於是這成爲正常狀態。該時刻的等效電路圖顯示在 圖12Β中。注意,參考符、示全部連接到電源a的 電容的組合電容,參考符號C b §%丨#部連接到電源B的電 容的組合電容。 藉由重複上述的重置週期T R和寫入週期T A,就可以 將數位訊號轉換爲類比訊號。 如上所述,與電阻分配型D A C相比,電容分配型 D A C能夠具有相對小的表面積而高速操作,因此在使平 面板顯示器較小方面,它被認爲是更可取的。然而,如果 數位訊號的位元數增加,爲了使平面板顯示器具有較高的 解晰度,則難以抑制在基底上佔據的表面積的數量,甚至 使用電容分配型D A C也是如此。 經濟部智慧財產局員工消費合作社印製 如果爲了減小佔據的表面積,一個電容分配型D A C 的各個電容器被設計成具有減小的尺寸,那麽,對應於最 低位元的電容器表面積和它的電容値較小。由於在電容器 形成中使用的掩模的位置的移動、圖樣形成和無法預料的 寄生電容等原因,會產生電容値的一個小偏移。因此,如 果電容器被設計的較小,對應最低位元的電容器的電容値 的偏移比變大,難以形成一個具有良好的線性電容分配型 D A C。 此外,如果一個電阻分配型D A C的對應的數位訊號 位元數增加,不僅難以使用較小表面積,而且輸出電阻也 變高,高速操作變得相當困難。 本纸張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -6- 531971 A7 B7 五、發明説明(4) 發明槪要 (請先閲讀背面之注意事項再填寫本頁) 考慮到上述的問題,本發明的一個目的乃是製造一個 具有限制的表面積的D A C,即使數位訊號位元數增加, 以便平面板顯示器的尺寸更小並具有高解晰度,且該 D A C在高速操作時具有良好的線性。 本發明的申請人考慮使用一個電阻分配型D A C或者 一個選擇器電路作爲對應較低位元的電容器的替代品,對 應較低位元的電容器會影響一個電容分配型D A C的不一 致的線性。 關於本發明,例如,對應於一個η位元數位訊號D i〜 D n ( m < η )的較低的m位元的一個電容器,和對應於較 高的η - m位元的η - m個電容器,形成在一個對應於η 位元數位訊號的D A C中。對應於數位訊號的較低的m位 元的該一個電容器而後成爲一個較低位元對應電容器(C ),對應於較高的η - m位元的η - m個電容器而後成爲 較高位元對應電容器(C U )。 經濟部智慧时產笱5貝工消費合作社印製 較低位元對應電容器的電容値用C表示(這裏C是常 數),而η - m較高位元對應電容器的電容値從較高位元 的最低位起,依次用C u〔 1〕= C、C u〔 2〕= 2 C、 C u〔 3〕= 2 2 C、…、C υ〔 η — m — 1〕= 2 n — m — 2 C 表示。 本發明的DAC與具有不同電壓的電源A (電壓VA) 和電源B (電壓V b )連接。兩個電源對n - m較高位元對 本纸張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 531971 A7 B7_____ 五、發明説明(5) 應.電容器的充電受數位訊號的較高的η - m位元的各個位 元控制。 此外,數位訊號的較低的m位元在與本發明的D A C 的較低m位元對應的電阻分配型D A C或選擇器電路中被 轉換成類比訊號,並作爲對應於較低位元(電壓V ^ )的一 個類比訊號輸入到較低位元輸出線。較低位元對應電容根 據對應於被輸入到較低位元輸出線的類比訊號而充電。 本發明的D A C的電容器都連接到一個輸出線,輸出 線的電壓,即類比訊號的電壓,由根據數位訊號的各位中 的1或〇資訊而供給各個電容器的電荷決定。 依照上述結構,可達成一個能夠處理具有高位元數的 數位訊號而且不損失線性的D A C,同時保持電容分配型 的優點,例如抑制表面積的相對數量而高速操作的能力, 這是電容分配型的一個優點。 以下說明本發明的構造。 依照本發明,提供了一個用於將η位元(其中η是自 然數)數位訊號變換爲類比訊號的D / Α轉換器電路,其 特徵在於: 該D/A轉換器具有n—m+ 1個電容器(其中m是 小於η的自然數); 11 - m+ 1個電容器的其中一個電容器的充電受數位 訊號的η位元中較低的m位元控制;和 n〜m + 1個電容器中剩下的η - m個電容器的充電 受數位訊號的n位元中較高的n - m位元控制。 本纸張尺度適用中國國家標準(CNs ) A4規格(210X 297公釐) I I I (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財4^員工消費合作社印製 -8 - 531971 A7 B7 五、發明説明(6) (請先閱讀背面之注意事項再填寫本頁) .依照本發明,提供了一個用於將η位元(其中η是自 然數)數位訊號變換爲類比訊號的D / Α轉換器電路,其 特徵在於: 該D / A轉換器具有η - m + 1個電容器(其中m是 小於η的自然數); η - m+ 1個電容器的其中一個具有電容値C ( C爲 常數)的電容器的充電受數位訊號的η位元中較低的m位 元控制; η - m + 1個電容器中剩下的n - m個電容器的充電 受數位訊號的η位元中較高的η - m位元控制;和 剩下的η - m個電容器具有的電容値分別用c、2 c 、2 2 C ..... 2 n — m — 1 C 表示。 依照本發明,提供了一個用於將n位元(其中n是自 然數)數位訊號變換爲類比訊號的D / A轉換器電路,其 特徵在於: 該D/A轉換器電路具有η - m+ 1個電容器C其中 m是小於η的自然數)和2 m個電阻器; 經濟部智慧財產局員工消費合作社印製 由數位訊號中η位元中的較低的m位決定電荷,藉由 2 111個電阻器被提供給η - m + 1個電容器中的一個電容器 ;和 由數位訊號中η位元中的較高的η - m位決定電荷, 被供給n 一 m + 1個電容器中剩下的η — m個電容器。 依照本發明,提供了一個用於將n位元(其中n是自 然數)數位訊號變換爲類比訊號的D / A轉換器電路,其 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公董) -9 - 531971 A7 B7 五、發明説明(7) 特徵在於: 該D/A轉換器電路具有n ~~m + 1個電容器(其中 m是小於η的自然數)和2個電阻器; 由數位訊號中η位元中的較低的m位決定電荷,藉由 2 /n個電阻器被提供給η - m + 1個電容器中的一個電容器 全部2 m個電阻器的電阻値是相同的;和 由數位訊號中η位元中的較高的η - m位決定電荷, 被供給η — m + 1個電容器中剩下的n - m個電容器。 依照本發明,提供了一個用於將η位元(其中n是自 然數)數位訊號變換爲類比訊號的D / Α轉換器電路,其 特徵在於: 該D/A轉換器電路具有η - m+ 1個電容器(其中 m是小於η的自然數)和2 m個等級電壓線; 2 m個等級電壓線中的其中一個被數位訊號η位元中較 低的m位元選擇,藉由選擇的等級電壓線的電壓,電荷被 供給η - m + 1個電容器中的一個具有電谷値C ( C烏常 數)的電容器; η - ηι+ 1個電容器中剩下的n 個電谷益的充電 受數位訊號的η位元中較高的η - m位元控制;和 剩下的η - m個電容器具有的電容値分別用c、2 C 、2 2 C ..... 2 n 一 m _ 1 C 表示。 本發明可具有之特徵爲:2"個電阻器被串聯連接。 本發明可具有之特徵爲:2 m個電阻器中的兩個電阻器 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產^B (工消費合作社印製 -10- 531971 A7 B7 五、發明説明(8) 的.一端沒有與其他電阻器連接,它們分別被連接到電源的 一個低電壓端和電源的一個商電壓端。 (請先閱讀背面之注意事項再填寫本覓) 本發明可具有之特徵爲:在重置週期內供給η - m + 1個電容器的電荷量總是保持爲一個特定的値。 本發明可具有之特徵爲:一個半導體裝置包含該D/ A轉換器電路,其中使用D / A轉換器電路。 本發明可具有之特徵爲:本發明被應用於:一顯示裝 置;一數位靜止相機;一筆記型個人電腦;一移動電腦; 一個D V D播放器;一頭戴式顯示器;一視頻相機;和一 行動電話。 圖式簡單說明 圖1顯示具有本發明的結構的一個D A C的結構圖; 圖2是說明本發明的D A C的開關操作圖; 圖3 A和3 B爲本發明的D A C s的等效電路圖; 圖4是顯示在本發明的一個DAC中,一個數位訊號 的位元數和一個輸出類比訊號的電壓間的關係圖; 經濟部智慧財產局員工消費合作社印製 圖5是顯示具有本發明的結構的D A C結構圖; 圖6是顯示具有實施例1的結構的D A C結構圖; 圖7是顯示具有實施例1的結.構的D A C結構圖; 圖8是實施例3之D A C中使用的一個開關的電路圖 圖9A〜9 E顯示實施例4之TFT的製造過程圖; 圖1 Ο A〜1 Ο Η是使用實施例5之D A C的電子裝 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -11 - 531971 A7 B7 五、發明説明(9) 置.圖; 圖1 1是顯示一個習知的電容分配型D A C的結構圖 (請先閲讀背面之注意事項再填寫本頁) ;和 圖1 2 A和1 2 B是習知的電容分配型D A C s的等 效電路圖。 主要元 件 對 眧 表 1 〇 1 數位 類 比 轉 換 器 1 0 2 輸出 線 1 〇 3 低位 元 輸 出 線 2 〇 1 低位 元 對 應 )巳巳 擇電路 2 〇 2 輸出 線 2 〇 3 低位 元 輸 出 線 2 0 5 分級 電 壓 線 3 〇 1 D A C 3 0 2 輸出 線 3 〇 3 低位 元 輸 出 線 4 〇 1 選擇 電 路 4 〇 2 輸出 線 4 〇 3 低位 元 輸 出 線 4 〇 5 分級 電 壓 線 1 〇 〇 1 基 底 1 〇 〇 2 底 膜 1 〇 〇 3 半 導 體 層 經濟部智慧財產苟員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -12- 531971 A7 B7 (請先閲讀背面之注意事項再填寫本頁) 經齊部智慧財1¾¾ (工消費合作社印製 五、發明説明( 10 0 4 10 0 5 10 0 6 10 0 7 10 0 8 10 0 9 10 10 10 11 10 12 10 13 10 14 10 15 10 16 10 17 10 18 10 19 10 2 0 10 2 2 10 2 3 10 2 4 10 2 5 10 2 6 10 2 7 10 2 8 10) 半導體層 閘極絕緣膜 導電層 第一形狀掩模 導電層 導電層 第二形狀掩模 閘極絕緣膜 第一雜質區域 第一雜質區域 第二雜質區域 第二雜質區域 閘極電極 閘極電極 閘極絕緣膜 第三雜質區域 第三雜質區域 阻止掩模 雜質區域 雜質區域 雜質區域 雜質區域 通道形成區域 雜質區域 本纸張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -13- 531971 A7 B7 五、發明説明(11) 經濟部智慧財4¾員工消費合作社印製 1 0 2 9 雜 質 1¾ 域 1 0 3 0 雜 質 區 域 1 0 3 1 通 道 形成 區 域 1 0 3 2 中 間 層 絕 緣 膜 1 0 3 4 接 線 2 0 0 1 框 2 0 0 2 支持 台 2 0 0 3 顯 示 部 份 2 0 0 4 揚 聲 器 部 份 2 0 0 5 視 頻 輸 出 端 2 1 0 1 主 體 2 1 0 2 顯 示 部 份 2 1 0 3 影 像 接 收 部 份 2 1 0 4 操 作 鍵 2 1 0 5 外 部 連 接 埠 2 1 0 6 快 門 2 2 0 1 主 體 2 2 0 2 框 2 2 0 3 顯 示 部 份 2 2 0 4 鍵 盤 2 2 0 5 外 部 連 接 埠 2 2 0 6 指 標 滑 鼠 2 3 0 1 主 體 2 3 〇 2 顯 示 部 份 (請先閲讀背面之注意事項再填寫本頁) 本纸張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) -14- 531971 A7 B7 五、發明説明(Θ 經濟部智慧財產局員工消#合作社印製 2 3 〇 3 開 關 2 3 〇 4 操 作 鍵 2 3 0 5 紅 外 線 埠 2 4 〇 1 主 體 2 4 〇 2 框 2 4 〇 3 顯 示 部 份 2 4 〇 4 顯 示 部份 2 4 〇 5 記 錄 媒 體 2 4 〇 6 操 作 鍵 2 4 〇 7 揚 聲 器 部 份 2 5 〇 1 主 體 2 5 〇 2 顯 示 部 份 2 5 〇 3 聲 部 份 2 6 〇 1 主 體 2 6 〇 2 顯 示 部 份 2 6 〇 3 框 2 6 0 4 外 部 連 接 埠 2 6 〇 5 遙 控訊 號 接 收部份 2 6 〇 6 影 像 接 收 部 份 2 6 〇 7 電 池 2 6 〇 8 聲 輸 入 部 份 2 6 0 9 操 作 鍵 2 6 1 0 接 巨 鏡 部 份 2 7 〇 1 主 體 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -15- 531971 A7 B7 五、發明説明(13) 2 7 0 2 框 2 7 0 3 顯 示 部 份 2 7 0 4 聲 言· 輸 入 部 份 2 7 〇 5 聲 音 輸 出 部 份 2 7 〇 6 操 作 鍵 2 7 〇 7 外 部 連 接 部 份 2 7 0 8 天 線 (請先閲讀背面之注意事項再填寫本頁) 較佳實施例的詳細說明 〔實施例模式1〕 圖1中顯示本發明的D A C之結構。 圖1中所示的D A C藉由在較低位元對應電阻分配D AC (R — DAC) 10 1中將較低的m位元數位訊號變 換成一個對應於較低位元的類比訊號,將一個η位元數位 訊號變換成一個類比訊號。 經濟部智慧財.4^73(工消費合作fi印製 此外,該D A C具有一個對應於較低m位元的一個較 低位元對應電容器(C ^ ),和對應於較高的η - m位元的 n—m個較高位元對應電容器Cu〔l〕 、Cu〔2〕、 C u [ 3 ]、…、Cu〔n— m— 1〕和 Cu〔n— m〕。 較低位元對應電容器Cl的電容値用Cl^=C表示(這 裏C是常數),而η - m較高位對應電容器的電容値從較 高位的最低位元起,依次用C u〔 1〕= C、C u〔 2〕= 2C、Cu〔3〕= 22C..... Cu〔n-m— 1〕= 2 n — m _ 2 C 和 C υ〔 n — m〕= 2 n _ m _ 1 c 表示。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) -16- 531971 A7 B7 五、發明説明(14 (請先閲讀背面之注意事項再填寫本頁) 在較低位元對應電容器c L的兩個電極中,一個被連接 到一個輸出線1 0 2,另一個被連接到對應於較低m位元 數位訊號的電阻分配D A C 1 0 1 (較低位元對應電阻 分配D A C ( R — D A C ))的一個較低位輸出線1〇3 〇 R-DAC 101具有21"個電阻器RL〔1〕、 R l [ 2 ] 、R l〔 3〕.....R l〔 2 ηι〕和 2 111 個開關 .S W〔 1〕、S W〔 2〕、s W〔 3〕..... S W〔 2 m〕 〇 2 m個電阻器都具有相同的電阻値,表示爲R L〔 1〕
=R L〔 2〕= R L〔 3〕=…=R L〔 2 "〕二 R (這裏 R 是常數)。 此外,2 m 個電阻器 R l〔 1〕、R L〔 2〕、R L〔 3 〕.....R l〔 2 m〕都被串聯連接,位於連接兩端的電阻
器R l〔 1〕和R L〔 2 m〕分別被連接到電源A和電源B 〇 經濟部智慧財產局員工消費合作社印製 電源A的電壓和被串聯連接的各個電阻器的電壓連接 到配線,以分別藉由2 m個開關S W〔 1〕、S W〔 2〕、 s w〔 3〕、…、S W〔 2· m〕輸給較低位元輸出線1 〇 3 。注意,與圖1不同的是,電源B的電壓和被串聯連接的 各個電阻器的電壓也可以連接到配線,以分別藉由2 m個開 關 S W〔 1〕、S W〔 2〕、S W〔 3〕..... S W〔 2 rn 〕輸給較低位元輸出線1 〇 3。 在各個較高位元對應電容器的兩個電極中,一個電極 本纸張尺度適用中國國家標準(CNS ) A4規格(210X 297公董) -17- 531971 A7 B7 五、發明説明( 依次藉由從對應較高的η - m位元的最低位元的電容器起 的 η — m 個開關 S W〔 2 m + 1〕、S W〔 2 m + 2〕、… (請先閲讀背面之注意事項再填寫本頁) 、S W〔 2 1:1 + η — m — 1〕、S W〔 2 m + η — m〕分別 連接到電源A或電源B。此外,它們的另一個電極都與輸 出線1 0 2相連接。 在一個寫入週期中,較高位元對應電容器的其中一個 電極連接到電源A或連接到電源B,此乃由分別輸入到開 關 S W〔 2 rn + 1〕、S W〔 2 m + 2〕..... S W〔 2 m + n— m— 1〕、SW— m〕中的包含在較高n - m位元的各位元中的資訊決定。 另外,輸出線1 0 2藉由一個重置開關S W R而連接到 一個重置電源。注意,重置電源的電壓V r和電源A的電壓 V A可以相同,也可以不同。此外,重置電源的電壓V R和 電源B的電壓V b可以相同,也可以不同。重置開關S W R 按照重置訊號(R e s )控制轉換。 注意,輸出線1 0 2具有線電容(C w ),參考符號 經濟部智慧財4^8工消f合作社印製 V c表示一個地電壓。然而,並非總是需要在地和輸出線 1 0 2之間形成線電容,它也可以在除地以外的電源和輸 出線之間形成。 下面按照步驟次序,說明圖1所示的本發明的D A C 的操作。藉由將它分爲重置週期T R和寫入週期T A,說明 本發明的D A C的操作。圖2顯示本發明的D A C的各個 開關在重置週期T R和寫入週期T A內的操作。 首先,在重置週期T R期間,重置開關S W R被重置訊 本紙張尺度適用中國國家標準(CNS ) A4規格(210'〆297公釐) -18- 531971 A7 _B7_ 五、發明説明(θ 號.(R e s )接通。 進一步,依照數位訊號的較低的m位元,R 一 D A C 1 0 1 的 2 m 個開關 S W〔 1〕、S W〔 2〕、S W〔 3〕 .....S W〔 2 m〕中只有開關S W〔 1〕接通,其餘的開 關保持斷開。 另外,依照數位訊號的較高的η - m位元,對應於較 高n — m位元的n— m個開關SW〔 2〜+1〕、SW〔 2rn+2〕..... SWUm+n—m— 1〕> S W C 2 m + n - m〕都被連接到電源A。 在重置週期T r即將完成的時刻,本發明的D A C的等 效電路圖如圖3 A所示。電容C τ相當於較低位對應電容器 C L和對應於所有較高位的電容器C υ〔 1〕、C ϋ〔 2〕 .....和C υ〔 η — m〕的組合電容。電容C τ的運算式如 式1所示 〔式1〕 CT =Q + + 二 C + C + 2C +…+
= 2"C 在組合電容C τ中累積的電荷由下面的式2表示 〔式2〕
Qt〇 = ct(vr -vj 一1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐〉 (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產^員工消費合作社印製 -19- 531971 A7 _____ B7 _ 五、發明説明( 在重置週期T R內在線電容(c w )內累積的電荷由 下面的式3表示 〔.式 3〕
Qwo ~ Qr * (^r ~ ^ σ) 重置週期T R完成後,寫入週期τ Α開始,開關S W〔 1〕〜S W〔 2 m + η - m〕的操作依照數位訊號而控制。 首先,對應於較低m位元的2 m個開關S W〔 1〕、 S W〔 2〕..... S W〔 2 m — 1〕和 S W〔 2 m〕依照數 位訊號較低的m位元D i、D 2.....D m - !、D m而控制 ο 特別地,數位訊號較低的m位元D i〜D m各自具有1 或0資訊,和存在有2 m個數位訊號較低m位元的1或〇資 訊組合。2 m 個開關 S W〔 1〕、S W〔 2〕、S W〔 3〕 .....S W〔 2 m〕中只有一個開關依照2 m個數位訊號較 低m位元的1或〇資訊組合被選擇並被接通。 當數位訊號的較低m位元輸入其中時,開關S W〔 t 〕(其中被選擇並被接通。關於數位訊號Di〜 D n:,建立下述關係式4。 〔式4〕 / 二 1 + A + 2Z)2 + 22 Z)3 + …+ 2w-丨 Z)m ------- 本紙張尺度適用中國國家榡準(CNS ) A4規格(21〇X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂 ·,· 經濟部智慧財產^員工消費合作社印製 -20- 531971 A7 B7 五、發明説明( .二 ι + i=\ 在開關s W〔 t〕(其中)被選擇接通的情況 下,較低位元輸出線1 〇 3的電壓V l。υ τ由下面的式5表 示。注意R L〔 0〕定義成等於〇。 〔式5 1’麵二匕-匕)+匕 個電阻器 Rl〔1〕、rl〔2〕、Rl〔3〕 、R L〔 2 m〕的電阻値都相同,因此從式5推出了下面的 式6 。 〔式6
'lout ~ (^β - VA ) + VA (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 如果將式6代入式4,那麽由下面的式7提供並依照 較低m位元D i - D m決定的電壓V l。υ τ被傳輸給較低位 元輸出線1 0 3。 〔式7 Σ2μα vr
LOUT 2m
\VB-vAyvA 本纸張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -21 - 531971 A7 B7 五、發明説明(1身 另一方面,對應於較咼n - m位兀的η - m個開關
S W S W〔 2 、…、S W〔 2 η m — 1
S W
號D
D m + n - m〕與n — m位元數位訊 D n - 1和D n 對應,它們的操 作依照各位的0或1資訊而控制。 特別地,各個較高位元對應電容器c
C …、和C υ〔 η — m〕的一個電極藉由η - ηι個開關
S W S W〔 2 2 …、S W〔 2 、S W〔 2 m + η — m〕被連接到電源a或電 源B。當位元資訊是0時被與電源A連接,當位元資訊是 1時被與電源B連接。 寫入週期T a即將完成的瞬間,本發明的D A C的等效 電路圖如圖3 B所示。注意,參考符號C a代表較高位元對 應電容器之中連接到電源A的電容器的組合電容,參考符 號C b代表較高位元對應電容器之中連接到電源B的電容器 的組合電容。 組合電容C a和C B由下面的式8和式9表示。 η m — 1 (請先閲讀背面之注意事項再填寫本頁} 經濟部智慧財產苟員工消費合作社印製 〔式8〕 CA = Dm+\CU Η + Dm,2CU [2] + * *,DnCU [tl ~ m\ m-\
.C + U + _.. + A,H 本紙張尺度適用中國國家標準(CNS ) A4規格(210X29*7公釐) -22- 531971 A7 B7 五、發明説明(2d 〔.式 9〕 CB=C^21~m'lDl i=/w+l (請先閲讀背面之注意事項再填寫本頁) 在寫入週期T A內電容器c A內累積的電荷G由下面的 式1 0表示。 〔式 1 0〕
Qa =cA - Κι) 在寫入週期Τα內電容器(:Β內累積的電荷么由下面的 式1 1表不。 〔式 1 1〕
Qb=cAvout-vb) 在寫入週期T A內線電容器C W內累積的電荷仏由下面 的式1 2表示。 經濟部智慧財產苟員工消費合作社印製 〔式 1 2〕
Qiv ~civ '(νουτ -vG) 另外,在寫入週期T A內較低位元對應電容器c L內累 積的電荷么由下面的式1 3表示。 本纸張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -23- 531971 A7 B7 五、發明説明(21) 〔.式 1 3 〕
Ql:cl OUT r LOUT> C A和C B間形成下面的式1 4所示的關係 〔式1 4 根據電荷守恒原理,穫得下面的式 〔式 1 5〕
UVO
Qto ~ Qiv Qa Qb Ql 下面的式16由式15推導出。 〔式 1 6〕 Σ2ΜΑ (請先閱讀背面之注意事項再填寫本頁)
VOUT =VR
2η +2m^Cw/C VA) 經濟部智慧財產局員工消費合作社印製 關於η位元數位訊號的類比訊號的電壓以圖形式提供 在圖4中。如圖4所示,一個關於η位元數位訊號具有線 性關係的類比訊號的電壓V。υ τ被提供至輸出線。 接連地執行重置週期T R和寫入週期T A,就可能將一 個η位元數位訊號變換爲一個類比訊號。 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X 297公釐) -24 - 531971 A7 B7 五、發明説明( (請先閱讀背面之注意事項再填寫本頁) .依照上述結構,可形成一個對應於具有高位元數的數 位訊號的D A C,不損失線性,同時保持電容分配的在高 速操作的同時,抑制表面積的相對數量的優點。 注意,與圖1不同,在電源B的電壓和被串聯連接的 各個電阻器的電壓被連接到配線,以分別藉由2 m個開關 S W〔 1〕、S W〔 2〕、S W〔 3〕..... S W〔 2 ” 被輸給較低位元輸出線1 0 3的情況下,V。υ τ由下面的 式1 7表示。 〔式 1 7〕 l〇UT + 根據配線的連接,適當地選擇式1 6或式1 7。 〔實施例模式2〕 經濟部智慧財4^員工消費合作社印製 在實施例模式2中說明本發明的D A C使用選擇器電 路當成用於R - D A C之替代品之結構。 圖5顯示本發明的D A C之使用選擇器電路的結構。 圖5中所示的D A C藉由在較低位元對應選擇器電路 2 0 1中將數位訊號的較低m位元變換成對應於較低位元 的類比訊號,將η位元數位訊號變換成類比訊號。 此外,該D A C具有一個對應於較低m位元的較低位 元對應電容器(C l ),和η - m個對應於較高η - m位元 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -25- 531971 A7 B7 五、發明説明(2$ .的.η - m個較高位元對應電容器C u〔 1〕、C u〔 2〕、 C u [ 3 ]、…、C υ〔 η — m - 1〕和 C υ〔 η — m〕。 較低位元對應電容器C l的電容値用C ι = C表示(這 裏C是常數),而較高位元對應電容器的電容値從較高位 元的最低位元起,依次用C u〔 1〕= C、C u〔 2〕二 2C'Cu(3]-22C ..... Cu〔n — m— 1〕= 2 n — — 2 c 和 c ^〔 n — m〕= 2 n — m _ 1 C 表示。 在較低位元對應電容器C L的兩個電極中,一個被連接 到一個輸出線2 0 2,另一個被連接到較低位元對應選擇 器電路2 0 1的一個較低位元輸出線2 0 3。 較低位元對應選擇器電路2 0 1具有2 m個分級的電壓 線 2 〇 5,和 2 m 個開關 S W〔 1〕 、S W〔 2〕 、S W〔 3〕..... S W〔 2 m〕。 2 m個分級的電壓線2 0 5的電壓分別表示爲: V^^-Vj/2^ Fa+2(Vb-Va)/2^ FA^3(VB-Fj/2m..... 〜—F4)/2W、V B。 此外配線被連接,從而各個分級的電壓線2 Ο 5的電 壓分別藉由2 m個開關S W〔 1〕、S W〔 2〕、S W〔 3 〕.....S W〔 2 m〕被輸給較低位元輸出線2 0 3。 在各個較高位元對應電容器的兩個電極中,一個電極 依次藉由從對應較高的η - m位元的最低位元的電容器起 的 η — m 個開關 S W〔 2 m + 1〕' S W〔 2 m + 2〕、… 、S W〔 2 m + η — m — 1〕、S W〔 2 m + η — m〕分別 被連接到電源A或電源B。此外,它們的另一個電極都被 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 、1Τ 經濟部智慧財產員工消費合作社印製 -26- 531971 A7 ___B7_ 五、發明説明(24 與輸出線2 0 2相連接。 (請先閱讀背面之注意事項再填寫本頁) 較高位兀對應電容器的其中一個電極連接到電源A或 連接到電源B,此乃由分別輸入到開關s W〔 2 m + 1〕、 S W〔 2 m + 2〕、…、S W〔 2 rn + η - m - 1〕、S W 〔2 ni + n - m〕中的包含在較高n 一 m位元的各位元中的 資訊決定。 另外,輸出線2 0 2藉由一個重置開關S W r連接到一 個重置電源。注意,重置電源的電壓V r和電源A的電壓 V a可以相同,也可以不同。此外,重置電源的電壓v R和 電源B的電壓V b可以相同,也可以不同。重置開關S W r 按照重置訊號(R e s )控制轉換。 注意,輸出線2 0 2具有線電容(C w ),參考符號 V C表示一個地電壓。然而,並非總是需要在地和輸出線 2 0 2之間形成線電容,它也可以在除地以外的電源和輸 出線之間形成。 經濟部智慧財產OITg (工消費合作钍印製 下面,藉由分爲重置週期Tr和寫入週期Τα,說明圖 5所示的本發明的D A C的操作。各個開關的操作和實施 例模式1中的是相同的,因此省略其說明。藉由讓數位訊 號控制各個開關的操作,輸入到輸出線的類比訊號的電壓 和數位訊號位元具有線性關係。 依照上述結構,可形成一個對應於具有高位元數的數 位訊號的D A C ,不損失線性,同時保持電容分配的在高 速操作的同時,抑制表面積的相對數量的優點。 以下說明本發明的實施例。 本纸張尺度適用中國國家標準(CNS ) Μ規格(210Χ297公釐) -27- 531971 A7 B7 五、發明説明(2$ 〔實施例1〕 (請先閱讀背面之注意事項再填寫本頁) 在實施例1中說明圖1所示的本發明的D A C中m = 2的情況。 圖6顯示實施例1的D A C之結構。圖6中所示的 D A C藉由在一個較低位元對應電阻分配型D A C 3 0 1中將數位訊號較低的兩位元變換成對應於較低位元 的類比訊號,將一個η位元數位訊號變換成一個類比訊號 〇 該D A C具有對應於較低2位元的一個較低位元對應 電容器(C L ),和η - 2個對應於較高η - 2位元的較高 位元對應電容器(:。〔1〕、(^〔2〕、(^〔3〕一·· 、Cu〔n — 3〕和 Cu〔n — 2〕。 較低位元對應電容器c L的電容値用C L = C表示(這 裏C是常數),而較高位元對應電容器的電容値從較高位 元的最低位元起,依次用c U〔 1〕= C、C U〔 2〕= 2C、Cu〔3〕= 22C ..... Cu〔η- 3〕= 經濟部智慧財產^員工消費合作社印製 2「1 — 4(:和(^〔11 — 2〕=2:1一3(:表示。 在較低位元對應電容器C l的兩個電極中,一個被連接 到一個輸出線3 0 2,另一個被連接到對應於較低2位元 數位訊號的電阻分配D A C 3 0 1 (較低位元對應電阻 分配D A C ( R - D A C ))的一個較低位元輸出線 3 0 3 ° R — DAC 301具有4個電阻器Rl〔1〕、rl 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -28- 531971 Α7 Β7 五、發明説明(2今 〔· 2〕、R L〔 3〕和 R l〔 4〕和 4 個開關 S W〔 1〕、 SW〔2〕、SW〔3〕和 SW〔4〕。 (請先閲讀背面之注意事項再填寫本頁) 4個電阻器都具有相同的電阻値,表示爲R l〔 1〕二 〔2〕二 Rl〔3〕= RL〔4〕= R (這裏 R 是常數 )。 此外,4個電阻器Rl〔1〕、Rl〔2〕、Rl〔3 〕和R t〔 4〕都被串聯連接,位於連接的兩端的電阻器 R l〔 1〕和R L〔 4〕分別被連接到電源A和電源B。 電源A的電壓和被串聯連接的各個電阻器的電壓被連 接到配線,以分別藉由2 2個開關S W〔 1〕、S W〔 2〕 、S W〔 3〕和S W〔 4〕被輸給較低位元輸出線3 0 3 。注意,與圖6不同,電源B的電壓和被串聯連接的各個 電阻器的電壓也可以被連接到配線,以分別藉由4個開關 S W〔 1〕、S W〔 2〕、S W〔 3〕和 S W〔 2 2〕輸給 較低位元輸出線3 0 3。 在各個較高位元對應電容器的兩個電極中,一個電極 依次藉由從對應較高的η - 2位元的最低位元的電容器起 經濟部智慧財產局員工消費合作社印製 的 η — 2 個開關 S W〔 5〕、S W〔 6〕..... S W〔 η + 1〕、S W〔 η + 2〕分別被連接到電源Α或電源Β。 此外,它們的另一個電極都與輸出線3 0 2相連接。 較高位元對應電容器的其中一個電極連接到電源A或 連接到電源B,此乃由分別輸入到開關S W〔 5〕、S W [6 ]、…、S W〔 η + 1〕、S W〔 η + 2〕中的包含 在較高η - 2位元的各位元中的資訊決定。 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ29?公釐) -29- 531971 Α7 Β7 五、發明説明(2》 另外,輸出線3 0 2藉由一個重置開關s w R連接到一 個重置電源。注葸,重置電源的電壓V R和電源A的電壓V a可以相同,也可以不同。此外,重置電源的電壓v R和電 源B的電壓V B可以相同,也可以不同。重置開關s w R按 照重置訊號(R e s )控制轉換。 注意,輸出線3 0 2具有線電容(c w ),參考符號 V C表示一個地電壓。然而,並非總是需要在地和輸出線 3 0 2之間形成線電谷,它也可以在除地以外的電源和輸 出線之間形成。 下面,藉由分爲重置週期T R和寫入週期τ A,說明圖 6所示的本發明的D A C的操作。各個開關的操作和實施 例模式1中的是相同的,因此省略其說明。藉由讓數位訊 號控制各個開關的操作,輸入到輸出線的類比訊號的電壓 和數位訊號位元具有線性關係。 依照上述結構,可形成一個對應於具有高位數的數位 訊號的D A C,不損失線性,同時保持電容分配的在高速 操作的同時,抑制表面積的相對數量的優點。 在實施例1中討論m = 2的情況,但是本發明不局限 於此。設計者可適當地選擇m的値。 〔實施例2〕 在實施例2中說明圖5所示的本發明的D A C中m = 2的情況。 在圖7中提供實施例2的D A C的結構。圖7中顯示 本紙張尺度適用中國國家標準(CNS ) A4規格(210Χ297公釐) (請先閱讀背面之注意事項再填寫本頁) 、訂 dp-· 經濟部智慧財產笱員工消費合作社印製 -30- 531971 A7 —^^- 五、發明説明(2$ (請先閱讀背面之注意事項再填寫本頁) 的D A C藉由在一個較低位元對應選擇器電路4 〇 1中將 ^位訊號較低的兩位元變換成對應於較低位元的類比_ _ ,將一個η位元數位訊號變換成一個類比訊號。 另外,該D A C具有對應於較低2位元的一個較低十立 元對應電容器(C l ),和η - 2個對應於較高η - 2位元 的較高位元對應電容器(C υ〔 1〕、C u〔 2〕、C υ〔 3〕、…、Cu〔η- 3〕和 Cu〔η — 2〕)。 較低位元對應電容器C L的電容値用C L = C表示(這 裏c是常數),而較高位元對應電容器的電容値從較高位 元的最低位元起,依次用c U〔 1〕= C、C U〔 2〕= 2C、Cu〔3〕= 22C、…、Cu〔η — 3〕二 2n — 4C 和 Cu 〔η — 2〕= 2n — 3C 表示。 在較低位元對應電容器C ι的兩個電極中,一個被連接 到一個輸出線4 0 2,另一個被連接到對應於較低2位元 數位訊號的選擇器電路4 0 1的一個較低位元輸出線 4 0 3。 經濟部智慧財產^資工消費合作社印¾ 較低位元對應選擇器電路4 0 1具有4個分級的電壓 線 4 0 5,和 4 個開關 S W〔 1〕、S W〔 2〕、S W〔 3〕和 S W〔 4〕。 4個分級的電壓線4 0 5的電壓分別表示爲: 「滅-匕)/4、L+2(^W:)/4、一FJ/4和 V β。 此外配線被連接,從而各個分級的電壓線4 0 5的電 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) -31 - 531971 A7 __B7 五、發明説明(2$ 壓.分別藉由4個開關SW〔1〕、SW〔2〕、SW〔3 〕和S W〔 4〕被輸給較低位元輸出線4 Ο 3。 (請先閲讀背面之注意事項再填寫本頁) 在各個較局位兀對應電容器的兩個電極中,一個電極 依次藉由從對應較高的η - 2位元的最低位元的電容器起 的 η — 2 個開關 SW〔5〕、SW〔6〕、".、SW〔n + 1〕、S W〔 η + 2〕分別被連接到電源A或電源B。 此外,它們的另一個電極都被與輸出線4 0 2相連接。 較高位元對應電容器的其中一個電極連接到電源A或 連接到電源B,此乃由分別輸入到η - 2個開關S W〔 5 〕、S W〔 6〕、…、S W〔 η + 1〕、S W〔 η + 2〕 中的包含在較高η - 2位元的各位元中的資訊決定。 另外,輸出線4 0 2藉由一個重置開關S W r被連接到 一個重置電源。注意,重置電源的電壓V r和電源Α的電壓 v A可以相同,也可以不同。此外,重置電源的電壓V R和 電源B的電壓V b可以相同,也可以不同。重置開關S W R 按照重置訊號(R e s )控制轉換。 經濟部智慧时4¾員工消費合作钍印紫 注意,輸出線4 0 2具有線電容(C w ),參考符號 V c表示一個地電壓。然而,並非總是需要在地和輸出線 4 0 2之間形成線電容,它也可以在除地以外的電源和輸 出線之間形成。 藉由分爲重置週期TR和寫入週期Τα,說明圖7所示 的本發明的D A C的操作。各個開關的操作和實施例模式 1中的是相同的,因此省略其說明。藉由讓數位訊號控制 各個開關的操作,輸入到輸出線的類比訊號的電壓和數位 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -32- 531971 A7 B7 五、發明説明(3() 訊.號位元具有線性關係。 (請先閱讀背面之注意事項再填寫本頁) 依照上述結構,可形成一個對應於具有高位元數的數 位訊號的D A C,不損失線性,同時保持電容分配的在高 速操作的同時,抑制表面積的相對數量的優點。 〔實施例3〕 在實施例3中說明本發明的之D A C中使用的一個開 關的例子。 如圖8所示,依照實施例3的一個開關具有一個η通 道T F Τ和一個ρ通道T F Τ。一個數位訊號和一個具有 極性是數位訊號的相反的訊號(逆數位訊號)分別被輸入 到I Ν和I N b 。 分別輸入到I N和I N b的數位訊號和逆數位訊號輸 給輸入端的電壓受到取樣,然後傳送至輸出端。 注意,本發明的D A C中使用的開關不局限於圖8所 示的結構。 經濟部智慧时4¾員工消費合作社印製 另外,藉由將實施例3和實施例1或實施例2自由地 組合,有可能實現實施例3的構造。 〔實施例4〕 在實施例4中說明本發明的D A C中使用之T F T的 製造過程的例子。注意,儘管在圖9 A〜9 E中僅僅顯示 了製造P通道TFT和η通道TFT的過程,基於圖9A 〜9 E的過程,可以製造本發明使用的全部電晶體。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -33- 531971 A7 B7 五、發明説明(31) (請先閲讀背面之注意事項再填寫本頁) .除了玻璃基底例如硼矽酸鋇玻璃或硼矽酸鋁玻璃,典 型地,Corning公司。#7059或#1737外,具有沒 有光學各向異性的塑膠基底,例如聚對苯二酸乙烯酯( P E T ),聚萘乙烯酯(P E N ),或聚磺酸乙烯酯( PES)可用於圖9A中的基底1〇〇1內。另外,也可 使用石英基底。當使用玻璃基底時,如果預先在低於玻璃 變形點的1 0〜2 0 °C溫度進行熱處理,那麽,在接下來 的處理中,可阻止玻璃基底的形狀變化。 具有1 0〜2 0〇nm厚度的底膜1 〇 〇 2在基底 1 0 0 1表面上被從絕緣薄膜,例如氧化矽薄膜、氮化矽 薄膜或一氧氮矽薄膜形成,T F T將在底膜上製造,以阻 止雜質元素擴散。底膜可以由一層絕緣膜形成,也可以由 .許多層形成。 經濟部智慧財產笱員工消費合作社印製 島狀半導體層1 〇 〇 3和1 0 0 4由一個結晶半導體 薄膜形成,其中具有非晶體結構的半導體薄膜藉由鐳射退 火、熱退火或快速熱退火(R T A )方法結晶。另外,利 用例如濺射、電漿C V D,或熱C V D形成的結晶半導體 薄膜也可以使用。較佳地,結晶半導體層1 〇 〇 3和 1 0 0 4也可以按照日本專利申請Laid-open No. H e i 7 - 1 3 0 6 5 2公開的技術,利用使用催化元 素的結晶法形成。在追個結晶過程中,較佳地,首先去除 包含在非晶體半導體層中的氫。如果在藉由在4 0 0〜 5 0 0 °C進行約1小時的熱處理使包含的氫的量等於或小 於5 %之後結晶被進行,那麽,可防止薄膜表面的粗糙。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ~ -34- 531971 A7 B7___ 五、發明説明(3$ (請先閲讀背面之注意事項再填寫本頁) 無.論使用那一種方法,如此形成的結晶半導體薄膜被選擇 性地蝕刻,在預定的位置內形成島狀半導體層1 0 0 3和 1 0 0 4° 替代的,亦可使用一個S〇I (絕緣體上外延矽)基 底,在其內一個單晶矽層形成在基底1 〇 〇 1上。按照 S〇I的結構和製造方法,可使用許多已知的類型,典型 地例如SIMOX (以植入的氧氣分離)、ELTRAN (外延層傳 遞,佳能公司的一個商標)、或者Smart-Cut(S〇ITEC公司 的一個商標)基底。當然也可以使用其他S〇I基底。 厚度爲4 0〜1 5 0 n m的閘極絕緣薄膜以如電漿 C V D、濺射或減壓C V D方法從一個包含矽的絕緣薄膜 形成。例如,它可以從氧化矽薄膜、氮化矽薄膜或氮氧化 矽膜形成。其當成具有第一形狀的閘極絕緣膜1 〇 〇 5。 經濟部智慧时產¾員工消費合作社印製 然後一個導電層1 〇 〇 6形成在第一形狀閘極絕緣膜 1 0 0 5上,以便形成閘極。最好由耐熱導電材料形成導 電層1 0 0 6。它可以從單個層形成,需要時,也可以從 許多層例如兩層或三層製造從而具有分層結構。例如,導 體層1 0 0 6可以由從鎢(W )、鉅(T a )、鈦(Τ 1 )、和鉬(Μ 〇 )形成的組中選擇的一種兀素形成,或者 由上述元素組成的合金形成,或者由上述元素的組合合金 薄膜形成。另外,導電層可以使用上述元素的氮化物,例 如氮化鎢(W Ν )、氮化鉅(T a Ν )、氮化鈦(Τ 1 N )、或氮化鉬(Μ ο N ),或者矽化物,例如矽化鎢、矽 化鉅、矽化鈦、或矽化鉬被形成爲多層結構。然後形成第 本紙張尺度適用中關家標準(CNS ) Α4· ( 210X297公釐) ' 一 -35- 531971 A7 B7 五、發明説明(3$ 一形狀掩模1 0 〇 7。第一形狀掩模1 〇 〇 7是利用使用 抗蝕材料的光微顯影技術形成。 (請先閱讀背面之注意事項再填寫本頁) 接下來進行導電層1 0 0 6的蝕刻,如圖9 B所示。 使用乾蝕刻方法進行蝕刻處理,較佳地使用1 c p鈾刻設 備。一種C F 4和C I 2的混合氣體使用當成鈾刻氣,一個 偏置電壓被施加在基底上。最低限度,具有第一錐形的導 電層1 0 0 8和1 0 0 9形成在導狀半導體層1 〇 〇 3和 1 0 0 4上。錐形的形狀可以依照蝕刻氣混合比、鈾刻壓 力、和施加到基底的偏置電壓而改變。施加到基底的電壓 最適合控制錐形的形狀。 經濟部皙慧时產苟:®工消費合itfi印製 乾蝕刻用氟(F )和氯(C 1 )元素,或者包含氟或 氯的分子的中性粒子或酸性粒子進行。一般地,如果被中 性種子控制,蝕刻以各向同性的方式進行,錐形形狀難以 形成。藉由對基底施加一個正或者負偏置電壓,蝕刻以各 向異性的方式進行。藉由對基底施加偏置電壓,藉由同時 貪虫刻保護層,進行用於形成一個錐形形狀的鈾刻,薄膜和 保護層之間的鈾刻速度的差(也稱爲選擇比率,表示爲被 處理産品的鈾刻速度/保護層的鈾刻速度)在特定的固定 範圍內設置爲一個値。藉由首先製造一個適當的保護層形 狀,然後進行一個從保護層的邊緣部分起逐漸地鈾刻,可 形成一個錐形形狀在下面的薄膜內。第一形狀掩模 1 0 0 7的形狀也改變,以形成第二形狀掩模1 0 1 0。 此外,當進行蝕刻時,在導電層1 〇 〇 6下面的閘極絕緣 膜1 0 0 5的表面暴露,閘極絕緣膜被蝕刻到距離表面的 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -36- 531971 A7 B7 五、發明説明(34 一定程度,形成第二形狀掩模1 0 1 1。 然後保護層1 0 1 〇當成掩模,執行第一摻雜處理, 一雑質元素被加入以授予島狀半導體層1 〇 〇 3和 1 0 0 4 n型傳導性。在摻雜處理中使用離子摻雜方法 或離子植入方法,其中雜質元素被離子化,被電場加速, 然後被注入到半導體層中。授予η型傳導性的雜質元素藉 由閘極絕緣膜植入到下面的半導體層1 〇 〇 3和1 0 0 4 。一部分授予η型傳導性的雜質元素藉由第一形狀閘電極 1 0 0 8和1 0 0 9加入到下面的半導體層和其附近。 第一雜質區1012和1〇13包含單一導電型的雜 質兀素,含量爲1X10』〜1X1021原子/ c m 3。另外,依照第 二形狀閘極絕緣薄膜1 0 1 1厚度增加的量,在第二個雜 質區1014和1015中加入半導體層的雜質元素的含 量比第一雜質區1 0 1 2和1 0 1 3中的低。在第二個雜 質兀素區1 0 1 4和1 〇 1 5內不總是能夠獲得均勻的濃 度分佈,但是雜質元素被加入,使得其濃度在lxl0i7〜ιχ102。 原子/ c m 3範圍內。 第一雜質區1 〇 1 4和1 0 1 5形成在閘極絕緣膜 1 0 1 1和導電層1 0 0 8和1 0 0 9的錐形部分之下。 隨著到第一雜質區1012和1013的距離增加,第二 雜質區1 0 1 4和1 0 1 5內的雜質元素的濃度分佈減小 。減小比率根據離子摻雜期間加速電壓和劑量條件、錐形 區角和第一形狀閘電極1 〇 〇 8和1 0 〇 9的厚度變化。 而後,執行第二蝕刻處理,如圖9 C所示。在第二鈾 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) II ——I----#! (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -37- 531971 A7 B7__ 五、發明説明(3$ (請先閱讀背面之注意事項再填寫本頁) .刻.處理中,第一形狀閘電極1 〇 〇 8和1 0 〇 9受到蝕刻 ,以便使通道縱長方向的寬度較短。蝕刻方法和第一鈾刻 處理的方法相同,使用I C P蝕刻設備。C F 4和C I 2的 混合氣體被用作蝕刻氣,一偏置電壓被施加在基底上,形 成第二形狀閘極1 〇 1 6和1 〇 1 7。在第二蝕刻處理中 ,一部分閘極絕緣膜1 〇 1 1被從它的表面蝕刻,形成第 二形狀閘極絕緣膜1 〇 1 8。具有第二錐形形狀的錐形區 也形成在導電層1〇16和1017的邊緣部分內。 然後進行第二摻雜處理,1021被用作當成一掩模 ,授予η型導電性的雜質元素被加入到島狀半導體層 1〇0 3和1 0 0 4內。在這種情況下,一部分雜質元素 可以藉由第二形狀閘極1 〇 1 6和1 0 1 7的邊緣部分和 它們的附近加入下面的半導體層內。 經濟部智慧时/1¾員工消費合作社印製 進行第二摻雜處理,以包含單一導電型雜質元素,其 濃度爲1χ1〇16〜5xl〇18原子/ cm3。在這個處理中,單一導 電型雜質元素加入到第一個雜質區1 0 1 2和1 0 1 3, 也被加入到第一個摻雜處理形成的第二個雜質區1014 和1 0 1 5內,但是加入到其中的量小,因此它的影響可 以被忽略。新形成的第三雜質區1 0 1 9和1 0 2 0包含 單一導電型雜質元素的濃度爲lxl〇16〜5χ1018原子/ c m 3。 在第三雜質區1 0 1 9和1 0 2 0內,加入到半導體層內 的雜質元素的濃度根據第二錐形形狀閘極電極1 0 1 6和 1 0 1 7厚度的增加而減小。儘管在第三雜質區1 0 1 9 和1 0 2 0內不能必定獲得均勻的濃度分佈,雜質元素仍 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) " -38- 531971 A7 B7 五、發明説明(3弓 包.含在上述的濃度範圍內。 第三雜質區1 0 1 9和1 0 2 0形成在第二形狀閘極 絕緣膜1 0 1 8下面,和第二形狀閘極電極1 0 1 6和 1 0 1 7的錐形部分的下面。隨著到第一雜質區1 0 1 2 和1 0 1 3的距離增加,它們的濃度減小。第二形狀閘極 電極1016和1017被用作_極電極。閘極電極的邊 緣部分爲錐形形狀,藉由錐形部分摻雜雜質元素,雜質區 能夠因此形成在位於錐形部分下面的半導體層中,其中雜 質元素的濃度逐漸改變。本發明積極地利用這個雜質區。 形成這種類型的雜質區,解除一個在汲區附近形成的高強 度電場,並阻止熱載流子的産生。因此可阻止T F T的退 化。 然後島狀半導體層1 0 0 3以保護掩模1 0 2 2覆蓋 ,如圖9 D所示,授予p型導電性的雜質元素加入到島狀 半導體層1 0 0 4。在這種情況下,第二形狀閘極電極 1〇1 7也充當一掩模,授予p型導電性的雜質元素被加 入,以自動對準的方式形成一個雜質區。這裏形成的雜質 區1 0 2 3是以使用採用乙硼烷(B 2 Η 6 )的離子摻雜方 法形成的。雜質區1 〇 2 3的授予ρ型導電性的雜質元素 的濃度設定爲2 X 1〇2°〜2 X1021原子/ c m 3。 然而,雜質區1 〇 2 3可以詳細地分成包含給予η型 導電性的雜質元素的三個區。一個以1x10%〜ΐχίο21原子/ c m 3的濃度包含給予^型導電性的元素的第4雜質區 1023a,一個以ΐχΐ〇ΐ7〜ιχ1〇2。原子/ c m 3的濃度包含 本紙張尺度適用中國國家標準(CNS ) M規格(2ΐ〇χ297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產笱員工消費合作社印製 • 39- 531971 A7 B7 五、發明説明(3力 (請先閱讀背面之注意事項再填寫本頁) 給予η型導電性的元素的第5雜質區1 0 2 3 b,和一個 以ΙχΙΟ16〜5χ1018原子/ c m 3的濃度包含給予η型導電性的 元素的第6雜質區1023c。然而,在雜質區 1 0 2 3 b和1 〇 2 3 c中,p型導電性雜質元素的濃度 等於或大於ΐχΐ〇19原子/cm3,在第4雜質區1023a中 ,給予P型導電性的雜質元素的濃度爲給予η型導電性的 雜質元素的濃度的1 · 5 - 3倍。結果,使用第4雜質區 1 0 2 3 a作爲ρ通道TFT的一個源區或汲區不産生任 何問題。另外,一部分第6雜質區1 〇 2 3 c被形成使得 它與第二形狀閘電極1 0 1 7重疊。 經濟部智慧財產笱8工消費合作社印製 因此,第一雜質區1024,它成爲一個源區或者一 個汲區,一個第2雜質區1 〇 2 5,它成爲一個不與閘電 極重疊的LDD區,一個第3雜質區1026,它成爲一 個部分與閘電極重疊的L D D區,和一個通道形成區 1027在島狀半導體層1003內形成。另外,一個第 一雜質區1 0 2 8,它成爲一個源區或者一個汲區,一個 第2雜質區1 0 2 9,它成爲一個不與閘電極重疊的 LDD區,一個第3雜質區1 0 3 0,它成爲一個部分與 閘電極重疊的L D D區,和一個通道形成區1 〇 3 1在島 狀半導體層1 0 0 4內形成。 當需要時,可連續形成一中間層絕緣膜1 〇 3 2和一 個用來與一個源區或者汲區接通的接線1 〇 3 4,如圖 9 E所示。 注意本發明的D A C使用的電晶體可以是使用單晶矽 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) ' _ -40- 531971 A7 _ B7 五、發明説明(3$ 形成的電晶體,也可以是使用多晶矽或者非晶砂的薄膜電 晶體。 (請先閲讀背面之注意事項再填寫本頁) 藉由將它與實施例1〜3的任何一個結合,可實現實 施例4。 〔實施例5〕 具有本發明的D A C的一個半導體裝置能夠被用在許 多電子設備中。 使用本發明的D A C的電子設備的例子包括:視頻相 機、數位相機、魚眼型顯示器(頭戴式顯示器)、導航系 統、播音設備(例如汽車音響系統和音頻成分系統)、筆 記型個人電腦、遊戲機、手提資訊終端(例如移動式電腦 、行動電話、攜帶式遊戲機和電子書)、和裝有記錄媒體 的影像再生設備(特別地,裝有當播放一個記錄媒體如數 位視頻碟(D V D )時用來顯示影像的顯示器的設備)。 這些電子設備的具體例子如圖1 Ο A〜1 Ο Η所示。 經濟部智慧財產局8工消費合作社印¾ 圖1 Ο Α是一個顯示裝置,包括一框2 0 0 1,一支 持台2002、一顯示部分2003、一揚聲器部分 2〇0 4和一視頻輸入部分2 0 0 5等部分。本發明的 D A C可以使用於顯示部分2 0 0 3和其他控制電路中。 注意顯示裝置包括全部資訊顯示設備,例如用於個人電腦 、電視廣播發射機-接收機和廣告顯示的顯示設備。 圖1 0 B是一個數位靜止相機,它包括一個主體 2 1 0 1、一個顯示部分2 1 0 2、一個影像接收部分 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇><297公釐) -41 - 531971 A7 ___B7 _ 五、發明説明(3$ 2. 1 0 3、操作鍵2 1 0 4、外部連接埠2 1 0 5和一快 (請先閱讀背面之注意事項再填寫本頁) 門2 1 0 6等部分。本發明的D A C可使用於顯示部分 2 1 0 2和其他控制電路中。 圖1 0 C是一個筆記型個人電腦,它包括一個主體 2. 2 0 1、一個框2 2 0 2、一個顯示部分2 2〇3、一 個鍵盤2 2 0 4、外部連接埠2 2 0 5和一個指標滑鼠 2 2 0 6等部分。本發明的D A C能使用於顯示部分 2 2 0 3和其他控制電路中。 圖1 0 D是一個移動電腦。它包括一個主體2 3 0 1 、一個顯示部分2 3 0 2、開關2 3 0 3、操作鍵 2 3 0 4和一個紅外線埠2 3 0 5等部分。本發明的 D A C能使用於顯示部分2 3 0 2和其他控制電路中。 圖1 Ο E是一個裝有記錄媒體的攜帶式影像再生裝置 (特別地,一個D V D播放設備),它包括一個主體 2401、一個框24 0 2, —個顯示部分A 2 4 0 3 、一個顯示部分B 2 4 0 4、一個記錄媒體(例如一個 D V D )讀入埠2 4 0 5、操作鍵2 4 0 6和一個揚聲器 經濟部智慧財產局g(工消費合作钍印製 部分2 4 0 7等部分。顯示部分A 2 4 0 3主要顯示影
像資訊,顯示部分B 2 4 0 4主要顯示字元資訊,本發 明的D A C可使用在顯示部分A 2 4 0 3和顯示部分B 2 4 0 4中,也可以被用在其他控制電路中。注意,家庭 遊戲機和類似的産品包括在裝有記錄媒體的影像再現設備 的種類中。 圖1 0 F是一魚眼型顯示器(頭戴式顯示器),它包 $紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -42- 531971 A7 B7 五、發明説明(岣 (請先閲讀背面之注意事項再填寫本頁) 括一個主體2 5 0 1、一個顯示部分2 5 0 2和臂 2 5 0 3等部分。本發明的D A C能使用於顯示部分 2 5 0 2和其他控制電路中。 圖1 0 G是一視頻相機,它包括一個主體2 6 0 1、 一個顯不部分2 6 0 2、一個框2 6 0 3、外部連接堤 2 6 0 4、一個遙控訊號接收部分2 6 0 5、一個影像接 收部分2 6 0 6、一個電池2 6 0 7、一個音頻輸入部分 2 6 0 8 '操作鍵2 6 0 9和一個接目鏡部分2 6 1 0等 部件。本發明的D A C能使用於顯示部分2 6 0 2和其他 控制電路中。 圖1 0H是一行動電話,它包括一個主體2 7 0 1、 一個框2 7 0 2、一個顯示部分2 7 0 3、一個聲音輸入 部分2 7 0 4、一個聲音輸出部分2 7 0 5、操作鍵 2 7 0 7、一個外部連接部分2 7 0 7和一個天線 2 7 0 8。本發明的D A C能使用於顯示部分2 7 0 3和 其他控制電路中。 經濟部智慧財產笱員工消費合作社印製 此外,前面提到的電子設備經常顯示藉由電子通信線 例如網際網路和C A T V (有線電視)接收的資訊,特別 是顯示運動影像的機會增加了。本發明的D A C能夠高速 操作,能夠將大位元數的數位訊號變換爲類比訊號,並能 確保輸出類比訊號的線性。因此本發明的D A C是相當有 價値的。 因此本發明的D A C的應用範圍非常廣泛,本發明的 D A C能夠被用在所有領域的電子裝置中。另外,實施例 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ' " -43- 531971 A7 B7 五、發明説明(41) 5 .的電子設備可以使用具有實施例1〜4所示結構的任意 一種的D A C。 依照上述結構,可形成一個對應於具有高位元數的數 位訊號的D A C,不損失線性,同時保持電容分配的在高 速操作的同時,抑制表面積的相對數量的優點。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產苟@(工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) -44-

Claims (1)

  1. 531971 A8 B8 C8 D8 _ 々、申請專利範圍 1 . 一種用於將η位元數位訊號變換爲類比訊號的數 位/類比(D / A )轉換器電路, (請先閱讀背面之注意事項再填寫本頁) 其中η是一個自然數, 其中D/A轉換器電路具有η-m+1個電容器, 其中m是一個小於η的自然數, 其中η - m+ 1個電容器的其中一個電容器的充電受 數位訊號的η位元中較低的m位元控制, 其中η - m + 1個電容器中剩下的η - m個電容器的 充電受數位訊號的n位元中較高的n 一 m位元控制。 2 · —種用於將η位元數位訊號變換爲類比訊號的D / A轉換器電路, 其中η是一個自然數, 其中D/A轉換器電路具有η - ηι+ 1個電容器, 其中m是一個小於η的自然數, 其中η -111+ 1個電容器的其中一個具有電容値0的 電容器的充電受數位訊號的η位元中較低的m位元控制; 其中C爲常數, 經濟部智慧財產苟員工消費合作钍印製 η . - m + 1個電容器中剩下的n 一 m個電容器的充電 受數位訊號的η位元中較高的η - m位元控制’ 其中剩下的η - m個電容器具有的電容値分別用X、 2 C > 2 2 C ..... 2n_m 一 丄匸表示。 3 · —種用於將η位元數位訊號變換爲類比訊號的D / Α轉換器電路, 其中η是一個自然數, 本紙張尺度遑用中國國家梂準(CNS ) Α4規格(210X297公釐) -45 -· 531971 A8 B8 C8 _____D8 六、申請專利範圍 其中D / A轉換器電路具有n — m + 個電容器和2 rn 個電阻器, 其中m是一個小於η的自然數, 其中由數位訊號中η位元中的較低的ffl位決定的電荷 ,藉由2 ni個電阻器被提供給n - m + 1個電容器中的一個 電容器, 其中由數位訊號中η位元中的較高的^ - m位決定的 電荷,被供給η - m + 1個電容器中剩下的η - m個電容 器。 4 · 一種用於將η位元數位訊號變換爲類比訊號的D / Α轉換器電路, 其中η是一個自然數, 其中D/A轉換器電路具有η-m+1個電容器和2m 個電阻器, 其中m是一個小於η的自然數, 其中由數位訊號中η位元中的較低的m位決定的電荷 ,藉由2 ITi個電阻器被提供給η - m + 1個電容器中的一個 電容器, 其中全部2 m個電阻器的電阻値是相同的, 其中由數位訊號中η位元中的較·高的η〜m位決定電 荷,被供給η — m + 1個電容器中剩下的η〜m個電容器 C 5 ·如申請專利範圍第3項之D / A轉換器電路, 其中2 m個電阻器串聯連接。 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) ---------— — (請先閱讀背面之注意事項再填寫本頁) 、1Τ 經濟部智慧財產局員工消費合作社印製 -46- 531971 A8 B8 C8 D8 六、申請專利範圍 6 .如申請專利範圍第5項之D / a轉換器電路, 其中2 m個電阻器中的兩個電阻器的一端沒有與其他電 阻器連接, 其中2 m個電阻器中的兩個電阻器的一端分別被連接到 電源的一個低電壓端和電源的一個高電壓端。 7 · —種用於將η位元數位訊號變換爲類比訊號的D / Α轉換器電路, 其中η是一個自然數, 其中D / Α轉換器電路具有η - m + 1個電容器和2 m 個等級電壓線, 其中m是一個小於η的自然數, 其中2 m個分級電壓線中的其中一個被數位訊號η位元 中較低的m位元選擇, 其中藉由選擇的分級電壓線的電歷電荷被供給Π 一 m + 1個電容器中的一個具有電容値0的電容器’ 其中C爲常數, (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合汴社印製 1個電容器中剩下的n 個電谷益的 充電受數位訊號的η位元中較高的Ω 一 m k元控制’ 其中剩下的Π - m個電容器具有的電容値分別用C、 2 c、2 2 C ..... 2 n — m _ 1 C 表禾。 . 8 ·如申請專利範圍第1項之D/A轉換器電路’ 其中在重置週期內供給n—個電容器的電荷量 總是保持爲一個特定的値 其中 -ΠΊ
    库請專利範圍第1項 種半導體裝置, 本紙張尺度適用中國國家梂準(CNS ) A4規格(210X297公釐) 531971 A8 B8 C8 D8 六、申請專利範圍 之.D / A轉換器電路。 1 0 ·如申請專利範圍第9項之半導體裝置 其中該半導體裝置乃選自從以一顯示裝置;一數位靜 止相機;一筆記型個人電腦;一移動電腦;〜個d V D播 放器,一頭戴式顯不器;一視頻相機;和〜行動電括所組 成之群之一。 1 1 :如申請專利範圍第2項之D / A轉換器電路, 其中在重置週期內供給η - m + 1個電容器的電荷量 總是保持爲一個特定的値 1 2 · —種半導體裝置,•如申請專利範圍第2 項之D / A轉換器電路。 1 3 ·如申請專利範圍第1 2項之半導體裝置, 其中该半導體裝置乃選自從以一顯示裝置;一數位靜 止相機;一筆記型個人電腦·,一移動電腦;一個D兄D播 放器;一頭戴式顯示器;一視頻相機;和一行動電話所組 成之群之一。 1 4 ·如申請專利範圍第3項之D / A轉換器電路, 其中在重置週期內供給η - m+ 1個電容器的電荷量 總是保持爲一個特定的値 15 1 6 ·如申請專利範圍第1 5項之半導體裝置, 其中該半導體裝置乃選自從以一顯示裝置;_數位靜 止相機;一筆記型個人電腦;一移動電腦;一個D V D播 本紙張尺度適用中國國家梯準(CNS ) A4说格(21 OX297公釐) ----------— I (請先閲讀背面之注意事項再填寫本頁)
    經濟部智慧財產局員工消費合作社印製 訂 種半導體裝置^^丨·率申請專利範圍第 項之D/A轉換器電路。 -48- 531971 A8 Β8 C8 D8 六、申請專利範圍 放器;一頭戴式顯示器;一視頻相機;和一行動電話所組 成之群之一。 1 7 .如申i靑專利範圍第4項之D / A轉換器電路, 其中2m個電阻器串聯連接。 1 8 ·如申請專利範圍第1 7項之D / A轉換器電路 其中2 m個電阻器中的兩個電阻器的一端沒有與其他電 阻器連接, 其中2 m個電阻器中的兩個電阻器的一端分別被連接到 電源的一個低電壓端和電源的一個高電壓端。 1 9 .如申請專利範圍第4項之D / A轉換器電路, — — — — ———Ρ! (請先閲讀背面之注意事項再填寫本頁) 其中在重置週期內供給η -總是保持爲一個特定的値。 20.—種半導體裝置, 1個電容器的電荷量 沖請專利範圍第4 訂 經濟部智慧財產局員工消賫合作社印製 項之D / A轉換器電路。 2 1 .如申請專利範圍第2 0項之半導體裝置, 其中該半導體裝置乃選自從以一顯示裝置;一數位靜 止相機;一筆記型個人電腦;一移動電腦;一個D V D播 放器;一頭戴式顯示器;一視頻相機;和一行動電話所組 成之群之一。 . 2 2 .如申請專利範圍第7項之D / A轉換器電路, 其中在重置週期內供給η 總是保持爲一個特定的値。 23.—種半導體裝置, -m+1個電容器的電荷量
    申請專利範圍第7 f 本紙張尺度適用中國國家梂準(CNS ) A4規格(210X29*7公釐) -49- 531971 A8 B8 C8 D8 六、申請專利範圍 項之D / A轉換器電路。 2 4 .如申請專利範圍第2 3項之半導體裝置, 其中該半導體裝置乃選自從以一顯示裝置;一數位靜 止相機;一筆記型個人電腦;一移動電腦;一個D V D播 放器;一頭戴式顯示器;一視頻相機;和一行動電話所組 成之群之一。 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -50-
TW090126650A 2000-11-24 2001-10-26 D/A converter circuit and semiconductor device TW531971B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000357635 2000-11-24

Publications (1)

Publication Number Publication Date
TW531971B true TW531971B (en) 2003-05-11

Family

ID=18829662

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090126650A TW531971B (en) 2000-11-24 2001-10-26 D/A converter circuit and semiconductor device

Country Status (4)

Country Link
US (1) US6614376B2 (zh)
KR (1) KR100878850B1 (zh)
CN (2) CN1818996B (zh)
TW (1) TW531971B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6441758B1 (en) * 1997-11-27 2002-08-27 Semiconductor Energy Laboratory Co., Ltd. D/A conversion circuit and semiconductor device
JP2001051661A (ja) * 1999-08-16 2001-02-23 Semiconductor Energy Lab Co Ltd D/a変換回路および半導体装置
JP4342826B2 (ja) 2003-04-23 2009-10-14 株式会社半導体エネルギー研究所 半導体素子の作製方法
US20050113948A1 (en) * 2003-11-22 2005-05-26 Own Christopher S. Digital-to-analog audio conversion
US7482963B2 (en) * 2004-09-29 2009-01-27 Rohm Co., Ltd. D/A conversion circuit, display panel drive circuit, and display
JP4639153B2 (ja) * 2006-01-20 2011-02-23 Okiセミコンダクタ株式会社 ディジタル・アナログ変換器
JP4371240B2 (ja) * 2006-09-29 2009-11-25 エプソンイメージングデバイス株式会社 Da変換器及び液晶表示装置
CN101436270A (zh) * 2007-11-14 2009-05-20 北京书生国际信息技术有限公司 一种动态电子印章的实现方法
JP6439393B2 (ja) * 2014-11-07 2018-12-19 セイコーエプソン株式会社 ドライバー及び電子機器

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4077035A (en) * 1976-05-10 1978-02-28 International Business Machines Corporation Two-stage weighted capacitor circuit for analog-to-digital and digital-to-analog converters
US4200863A (en) 1977-10-03 1980-04-29 The Regents Of The University Of California Weighted capacitor analog/digital converting apparatus and method
JPS59125121A (ja) 1982-12-29 1984-07-19 Fujitsu Ltd R―2rラダーデジタル―アナログ変換回路
IT1249015B (it) 1990-06-28 1995-02-11 Italtel Spa Procedimento per la conversione di codici digitali e convertitore digitale-analogico che utilizza tale procedimento
US5134400A (en) 1991-01-07 1992-07-28 Harris Corporation Microwave multiplying D/A converter
JP2641641B2 (ja) 1991-05-21 1997-08-20 三菱電機株式会社 Da変換器
US5258761A (en) * 1992-03-16 1993-11-02 Bahram Fotouhi High resolution charge-redistribution A/D converter
US5332997A (en) * 1992-11-04 1994-07-26 Rca Thomson Licensing Corporation Switched capacitor D/A converter
US5594569A (en) 1993-07-22 1997-01-14 Semiconductor Energy Laboratory Co., Ltd. Liquid-crystal electro-optical apparatus and method of manufacturing the same
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
TW264575B (zh) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US5561426A (en) * 1994-09-26 1996-10-01 Delco Electronics Corporation Analog-to-digital converter
US6160507A (en) * 1996-05-13 2000-12-12 Texas Instruments Incorporated Current bit cell and switched current network formed of such cells
JPH1075176A (ja) * 1996-08-30 1998-03-17 Philips Japan Ltd アナログ−デジタル変換器
JPH11167373A (ja) 1997-10-01 1999-06-22 Semiconductor Energy Lab Co Ltd 半導体表示装置およびその駆動方法
GB2335320A (en) * 1998-03-14 1999-09-15 Sharp Kk Digital-to-analogue converters
US6144331A (en) 1998-04-08 2000-11-07 Texas Instruments Incorporated Analog to digital converter with a differential output resistor-digital-to-analog-converter for improved noise reduction
TW521223B (en) * 1999-05-17 2003-02-21 Semiconductor Energy Lab D/A conversion circuit and semiconductor device
GB2356302B (en) * 1999-11-10 2003-11-05 Fujitsu Ltd Current switching circuitry
US6417793B1 (en) * 2000-02-04 2002-07-09 Rockwell Technologies, Llc Track/attenuate circuit and method for switched current source DAC
GB2366440A (en) * 2000-09-05 2002-03-06 Sharp Kk Driving arrangement for active matrix LCDs
JP2002141803A (ja) * 2000-10-31 2002-05-17 Fujitsu Ltd D/a変換装置
US6445325B1 (en) * 2001-08-30 2002-09-03 Texas Instruments Incorporated Piecewise linear digital to analog conversion

Also Published As

Publication number Publication date
KR100878850B1 (ko) 2009-01-15
US6614376B2 (en) 2003-09-02
CN1356777A (zh) 2002-07-03
US20020093443A1 (en) 2002-07-18
CN1818996B (zh) 2010-08-04
CN1818996A (zh) 2006-08-16
CN1251413C (zh) 2006-04-12
KR20020040561A (ko) 2002-05-30

Similar Documents

Publication Publication Date Title
KR102252563B1 (ko) 반도체장치
JP2023138583A (ja) 液晶表示装置
TW531971B (en) D/A converter circuit and semiconductor device
KR102261505B1 (ko) 액정 표시 장치
CN104282687A (zh) 半导体装置、驱动电路及显示装置
KR20180118251A (ko) 반도체 장치 및 그 제조 방법
KR20140060585A (ko) 논리 회로 및 반도체 장치
US6600436B2 (en) D/A converter having capacitances, tone voltage lines, first switches, second switches and third switches
JP2016110112A (ja) 半導体装置、表示装置
JP5143309B1 (ja) 表示装置
Troccoli et al. Polysilicon TFT circuits on flexible stainless steel foils
Oh et al. 15.2: 2.0 inch a‐Si: H TFT‐LCD with Low Noise Integrated Gate Driver
TWI573111B (zh) 半導體裝置及電子裝置
Lee et al. An area and power efficient interpolation scheme using variable current control for 10-bit data drivers in mobile active-matrix LCDs
JP2007028662A (ja) D/a変換回路
JP3871948B2 (ja) D/a変換回路、並びにd/a変換回路を有する半導体装置、表示装置及び電子機器
JP2002368111A (ja) D/a変換回路及び半導体装置
JP2002135108A (ja) レベルシフタ回路及び半導体装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees