TW529215B - IC carrying substrate with an over voltage protection function - Google Patents
IC carrying substrate with an over voltage protection function Download PDFInfo
- Publication number
- TW529215B TW529215B TW090120882A TW90120882A TW529215B TW 529215 B TW529215 B TW 529215B TW 090120882 A TW090120882 A TW 090120882A TW 90120882 A TW90120882 A TW 90120882A TW 529215 B TW529215 B TW 529215B
- Authority
- TW
- Taiwan
- Prior art keywords
- integrated circuit
- protection function
- protective material
- overvoltage protection
- patent application
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/62—Protection against overvoltage, e.g. fuses, shunts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Emergency Protection Circuit Devices (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Description
529215 A7
I明領域 本發明係有關一種具備過電壓保護功能之積體電路承載 基板,特別是在一基板上同時提供多個過電壓保護裝置的 結構。 t明背景 習知技藝的過電壓保護元件,是在印刷電路板中,針對 ic元件之需要,個別設置過電壓保護元件,以提供對於r 内部电路之保護,惟此一設計必須對於每一需要保護之I c 凡件設置過電壓保護元件,以避免因為出現突波,使得J c 元件受到破壞。 清參照圖1 a,該圖為習知技藝J C基板的俯視圖,其'中在 基板(12)上配置有多數電極(Η)以及一接地端 (13) ’再以焊錫焊接的方式將I c元件1 〇焊接在該多數 電極與接地端上。圖1 b則是習知技藝I C基板的剖面圖,從 孩圖中我們可以清楚的瞭解各元件之間的關係。由於此種 結構並無法提供過電壓之保護功能,使得該〗c元件可能無 去有效地承受突波能量,造成〗c元件不可回復之損害。 為了保護I C元件,許多過電壓保護元件裝置不斷地被提 出。但是該過電壓保護裝置都必須在〗c元件製造完成並配 置到印刷電路板後,依據實際之需要,而分別在印刷電路 板上設置’以對I c元件提供過電壓保護。因此,此種設計 具有設計成本高、佔據印刷電路板空間,以及不能提供J C 元件全面保護之缺點。 因此’有需要研究出一種具有具備過電壓保護功能的積 >χ297公釐) 529215 A7 B7 五、發明説明(1 一~) 一"" 一 %路承載基板,可以同時提供多個過電壓保護裝置,以 έ么技藝典法挺供過電壓保護或者必須在印刷電路板 上裝:過電壓保護裝置之不便。本發明提供一種具有具備 過電壓保護功能的積體電路承載基板,以滿足此一需求。 本發明的一個目的,在於提供一種具有過電壓保護功能 <積體電路承載基板,使得IC元件在出現過電壓突波之情 形下可以受到保護。 本發明的又一目的,在於提供一種具有過電壓保護功能 之積體電路承載基板,使得過電壓保護裝置直接設置在該 基板上。 , 本發明的再一目的’在於使一基板可以同時提供多個過 電壓保護裝置,如此可以節省設計成本、節省有限空間, 以及降低I c電路設置保護裝置所需之單位成本。 本發明的再一目的,在於提供一種具有過電壓保護功能 <積體電路承載基板,此基板可以設計成各種1C封裝方 式,如插腳式及表面接著式等。 為達成本發明之上述目的,本發明提出一種具有過電壓 保護功能之積體電路承載基板,包含:一基板(22); 一 或多數個下電極,該下電極係配置於該基板上;一或多數 個保護材料層(2 4 ),該保護材料層係配置在各該下電極 上’並與各該下電極電連接;一或多數個上電極(21), 該多數個上電極係配置在各該保護材料層上,並與各該保 護材料層電連接;一接地端(2 3 );及一積體電路晶片 __— _ -5- 本紙張尺度咖中國國家標準(CNS) A4規格(210 X 297公爱) 一" 529215 A7 B7 五、發明説明(3 (20) (IC chip) ’該積體電路係與各該上電極及接地 端電連接。在實際的應用上基板(22)可以是陶資基板或 印刷電路板(p C B )。 為使本發明之技術内谷及特點更易於瞭解,茲藉由較佳 實施例,配合圖式說明如下。 圖示簡述 本發明將依照後附圖示來說明,其中: 圖la係一習知I C元件配置於基板上之俯視圖; 圖lb係一習知I c元件配置於基板上之剖面圖; 圖2a、2c、2e、2g及2i係根據本發明一實施例之具備過電壓 保護功能之積體電路承載基板之俯視圖; . 圖2b、2d、2f、2h及2j係根據本發明一實施例之具備過電壓 保護功能之積體電路承載基板之剖面圖; 圖3a係根據本發明另一實施例之具備過電壓保護功能之 積體電路承載積層基板各層尚未結合前之示意圖; 圖3b、3c及3d係根據本發明另一實施例之具備過電壓保護 功能之積體電路承載積層基板之示意圖; & 圖3e係根據本發明另一實施例之具備過電壓保護功能之 積體電路承載積層基板之剖面圖。 主要元件符號說明 10 I C元件 20,30 積體電路晶片(IC chip) 21,311,331 上電極 22 基板
529215
23’313,323,333,343 接地端 24,314,324,334,344 保護材料 25,325,345 下電極 % 外塗層(overcoat) 37 端電極 發明詳述 以下將參考圖示說明本發明时施例。_示巾相同的元 件具有相同的參考符號。 從圖2a及2b中我們可以清楚地觀察到下電極(25)配置 於基板(22),其中接地端(23)與下電極(25)可以 是相結合的。在另一實施例中,接地端與下電極是可,以分 離的。 而圖2c及2d則分別顯示了保護材料層(24)配置於一或 多數下電極(25)上之情形。而在圖。及“中,一或多數 上電極(2 1 )則被配置於各該一或多數保護材料層上,該 保護材料層係可變電阻材料層。 在圖2g及2h中,1C晶片(20)已被放置在基板上。該 1 C晶片可以是覆晶(f 1 i P C h i p ),該晶片係與各該一或多 數上電極與接地端以焊錫連接在一起。在另一實施例中, β b曰片可以使用引線焊接(w i r e b ο n d i n g )的方式來與各 該一或多數上電極與接地端電連接。 而圖2i及2j則是一 ic完成之示意圖,其中外塗層(26) (over coat)係用來保護IC及幫助散熱。 另一實施例則是以積層(mu 11 i -1 ayer)結構來提供一種具有過電 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
装 -線 訂
529215 A7 __B7 五、發明説明(5 ) 壓保護功能的積體電路承載基板。請參照圖3 a,該圖僅例 示一四層結構之具有過電壓保護功能的積體電路承載基 板’其中第一層係於一保護材料層(314)上配置有多數 個上電極(3 1 1 )以及一接地端(3 1 3 )。該保護材料層 是可變電阻材料層。第三層與第一層之結構相同,即在一 保護材料層(3 3 4 )上配置有多數個上電極(3 3 1 )以及 一接地端(3 3 3 )。第二層係於一保護材料層(3 2 4 )上 配置有一下電極(3 2 5 )以及一接地端(3 2 3 ),而該保 護材料層是可變電阻材料層。第四層與第二層之結構相 同,即在一保護材料層(344)上配置有一下電極 (345)以及一接地端(343)。 , 圖3b是將第一至第四層相結合之示意圖,從圖3b我們可 以清楚地看出該積層結構各相關構件之配置關係。在圖3 c 中’我們使用多數個端電極(3 7 )將各層之接地端 (313,323,333,343)彼此電連結,同時也將各層之 上電極(3 1 1 ’ 3 3 1 )彼此電連結。圖3 d顯示一覆晶 (30) (flip chip)放置於上述積層結構之最頂層,其中 該覆晶與各端電極相電連接。該電連接可以使用焊錫焊接 之方式。從圖3 e我們更可以從側面圖來觀察覆晶與積層保 護材料相結合之關係。而在另一實施例中,該晶片可以使 用引線焊接(wire bonding)的方式來與各該多數端電極 彼此電連接。 當出現一突波(surge puise)時,該突波的能量將會藉 由端電極進入内電極,通過積層結構保護材料層到地線, -8 · 本紙張尺度適用中國國家標準(CNS) A4規格(21〇 X 297公釐)一-------- 529215 A7 B7 五、發明説明(6 ) 因為可變電阻材料及本積層結構之特性,該能量將可以平 均釋放到每一層之地線中,而不致對I C元件造成破壞,達 到保護I C元件之目的。 本發明之特點及技術内容已充分揭示如上,任何熟習本 項技藝之人士可依據本發明之揭示及教示而作各種不背離 本發明精神之替換或修飾。因此本發明之保護範圍不應限 於所揭示之實施例,而應涵蓋這些替換及修飾。 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
Claims (1)
- 2 9 2 5 5 ;A8 B8 C8 D8 六 經濟部中夹楳準局負工消費合作社印製 •2. 申請專利範圍 /種具備過電壓保護功能之積體電路承載基板,包含: 一基板(22 ); 一下電極,該下電極係配置於該基板上; 一或多數個保護材料層(24),該保護材料層係配 置在該下電極上,並與該下電極電連接; 或夕數個上電極(2 1 ),該一或多數個上電極係 配置在該一或多數個保護材料層上,並與各該保 護材料層電連接;以及 一或多數個接地端(2 3 )。 如申請專利範圍第1項之具備過電壓保護功能之積體電 路承載基板,其中該保護材料層係可變電阻材料層。 3·如申請專利範圍第1項之具備過電壓保護功能之積體電 路承載基板,進一步包括一外塗層(26),用以保護 積體電路晶片及幫助散熱。 4.如申請專利範圍第1項之具備過電壓保護功能之積體電 路承載基板,其中之電連接係以焊錫方式達成。 5·如申請專利範圍第1項之具備過電壓保護功能之積體電 路承載基板,其中之電連接係以引線焊接方式達成。 6. 如申請專利範圍第1項之具備過電壓保護功能之積體電 路承載基板,其中之接地端與下電極係相互分離。 7. —種具備過電壓保護功能之積體電路承載基板,包含: 多數層保護材料層(3 14,324,334,344); 多數個下電極(3 2 5,3 4 5 ),各該下電極係置於該多 數層保護材料層上,並與各該多數層保護材料層電 -10- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ^^裝 訂 (請先閲讀背面之注意事項再填寫本頁) j^215 圍範利 專請 中 ABCD 經濟部中夬操隼局員工消費合作社印製 連接; 夕數個上電極(3丨丨,3 3丨),各該上電極係置於多數 層保護材料層上,並與各該多數層保護材料層電連 接; 多數個接地端(3 1 3,3 2 3,3 3 3,3 4 3 ),各接地端係配 置在各保護材料層上,並與各保護材料層電連接; 以及 一端電極(3 7 ),該端電極係用以將各該接地端及上 電極電連接在一起。 $ 如申請專利範圍第7項之具備過電壓保護功能之積體電 路承載基板,其中該保護材料層係可變電阻材料層。 9 』 u申請專利範圍第7項之具備過電壓保護功能之積體電 路承載基板,其中之電連接係以焊錫連接。 如申请專利範圍第7項之具備過電壓保護功能之積體電 路承載基板,其中之電連接係以引線焊接方式達成。 U·如申請專利範圍第7項之具備過電壓保護功能之積體電 路承載基板,進一步包括一外塗層,用以保護積體電路 積體電路及幫助散熱。 -11 - ^紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐了 ' -^〜 --------II (請先閲讀背面之注意事項再填寫本頁) 訂
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW090120882A TW529215B (en) | 2001-08-24 | 2001-08-24 | IC carrying substrate with an over voltage protection function |
US10/219,514 US6849954B2 (en) | 2001-08-24 | 2002-08-15 | IC package substrate with over voltage protection function |
JP2002241744A JP2003158237A (ja) | 2001-08-24 | 2002-08-22 | 過電圧保護機能を有するicパッケージ基板 |
US11/025,330 US20050117267A1 (en) | 2001-08-24 | 2004-12-29 | IC package substrate with over voltage protection function |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW090120882A TW529215B (en) | 2001-08-24 | 2001-08-24 | IC carrying substrate with an over voltage protection function |
Publications (1)
Publication Number | Publication Date |
---|---|
TW529215B true TW529215B (en) | 2003-04-21 |
Family
ID=21679153
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW090120882A TW529215B (en) | 2001-08-24 | 2001-08-24 | IC carrying substrate with an over voltage protection function |
Country Status (3)
Country | Link |
---|---|
US (2) | US6849954B2 (zh) |
JP (1) | JP2003158237A (zh) |
TW (1) | TW529215B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI299559B (en) * | 2002-06-19 | 2008-08-01 | Inpaq Technology Co Ltd | Ic substrate with over voltage protection function and method for manufacturing the same |
DE102005003139A1 (de) * | 2005-01-21 | 2006-07-27 | Infineon Technologies Ag | ESD-geschütztes Halbleiterbauelement und Verfahren zu dessen Herstellung |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0327860A1 (de) | 1988-02-10 | 1989-08-16 | Siemens Aktiengesellschaft | Elektrisches Bauelement in Chip-Bauweise und Verfahren zu seiner Herstellung |
US4993142A (en) | 1989-06-19 | 1991-02-19 | Dale Electronics, Inc. | Method of making a thermistor |
EP0760157B1 (en) | 1994-05-16 | 1998-08-26 | Raychem Corporation | Electrical devices comprising a ptc resistive element |
US5574630A (en) * | 1995-05-11 | 1996-11-12 | International Business Machines Corporation | Laminated electronic package including a power/ground assembly |
US5884391A (en) | 1996-01-22 | 1999-03-23 | Littelfuse, Inc. | Process for manufacturing an electrical device comprising a PTC element |
US5766982A (en) * | 1996-03-07 | 1998-06-16 | Micron Technology, Inc. | Method and apparatus for underfill of bumped or raised die |
JPH09260106A (ja) | 1996-03-22 | 1997-10-03 | Murata Mfg Co Ltd | 電子部品の製造方法 |
US6020808A (en) | 1997-09-03 | 2000-02-01 | Bourns Multifuse (Hong Kong) Ltd. | Multilayer conductive polymer positive temperature coefficent device |
US6242997B1 (en) | 1998-03-05 | 2001-06-05 | Bourns, Inc. | Conductive polymer device and method of manufacturing same |
JP4419214B2 (ja) | 1999-03-08 | 2010-02-24 | パナソニック株式会社 | チップ形ptcサーミスタ |
US6429533B1 (en) | 1999-11-23 | 2002-08-06 | Bourns Inc. | Conductive polymer device and method of manufacturing same |
US6285275B1 (en) | 2000-09-15 | 2001-09-04 | Fuzetec Technology Co., Ltd. | Surface mountable electrical device |
US6297722B1 (en) | 2000-09-15 | 2001-10-02 | Fuzetec Technology Co., Ltd. | Surface mountable electrical device |
JP3649111B2 (ja) * | 2000-10-24 | 2005-05-18 | 株式会社村田製作所 | 高周波回路基板およびそれを用いた高周波モジュールおよびそれを用いた電子装置 |
US6879492B2 (en) * | 2001-03-28 | 2005-04-12 | International Business Machines Corporation | Hyperbga buildup laminate |
US6806553B2 (en) * | 2001-03-30 | 2004-10-19 | Kyocera Corporation | Tunable thin film capacitor |
US6498715B2 (en) * | 2001-05-15 | 2002-12-24 | Inpaq Technology Co., Ltd. | Stack up type low capacitance overvoltage protective device |
-
2001
- 2001-08-24 TW TW090120882A patent/TW529215B/zh not_active IP Right Cessation
-
2002
- 2002-08-15 US US10/219,514 patent/US6849954B2/en not_active Expired - Fee Related
- 2002-08-22 JP JP2002241744A patent/JP2003158237A/ja active Pending
-
2004
- 2004-12-29 US US11/025,330 patent/US20050117267A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20050117267A1 (en) | 2005-06-02 |
JP2003158237A (ja) | 2003-05-30 |
US20030038345A1 (en) | 2003-02-27 |
US6849954B2 (en) | 2005-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI299559B (en) | Ic substrate with over voltage protection function and method for manufacturing the same | |
TW312844B (zh) | ||
TW563213B (en) | Semiconductor device and its manufacturing method, circuit board and electronic machine | |
TW473950B (en) | Semiconductor device and its manufacturing method, manufacturing apparatus, circuit base board and electronic machine | |
TW459353B (en) | Semiconductor device and manufacture thereof, circuit board and electronic apparatus capable of preventing cracks in the external electrodes | |
TW432633B (en) | Semiconductor integrated circuit device | |
CN105814687B (zh) | 半导体封装及其安装结构 | |
TW479302B (en) | Wiring board, connection board, semiconductor device, manufacture method, circuit board, and electronic device | |
TWI299516B (en) | Semiconductor device | |
US10181430B2 (en) | Tamper resistant electronic hardware assembly with a non-functional die used as a protective layer | |
TWM324375U (en) | Stacked packaging structure for communication module | |
TW440981B (en) | Multiple line grids incorporating therein circuit elements | |
TW490839B (en) | Conducting wire layer structure | |
WO2017024981A1 (zh) | 一种端口防护电路集成封装件 | |
TW541632B (en) | Semiconductor device and manufacturing method thereof, circuit board and electronic equipment | |
TW529215B (en) | IC carrying substrate with an over voltage protection function | |
US7180185B2 (en) | Semiconductor device with connections for bump electrodes | |
TW276356B (zh) | ||
TW200525656A (en) | Stacked semiconductor device | |
TW200807676A (en) | Semiconductor packaging tape | |
JP2003031710A (ja) | モノリシックicパッケージ | |
TW441077B (en) | Hybrid integrated circuit device | |
TWI294261B (en) | Stack structure for circuit board having embedded semiconductor component and method for fabricating the same | |
KR100246730B1 (ko) | 칩 바리스터 및 그 설치장치 | |
JPH0121566Y2 (zh) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |