TW527708B - Semiconductor device and method of manufacturing the same - Google Patents
Semiconductor device and method of manufacturing the same Download PDFInfo
- Publication number
- TW527708B TW527708B TW090130406A TW90130406A TW527708B TW 527708 B TW527708 B TW 527708B TW 090130406 A TW090130406 A TW 090130406A TW 90130406 A TW90130406 A TW 90130406A TW 527708 B TW527708 B TW 527708B
- Authority
- TW
- Taiwan
- Prior art keywords
- terminal
- semiconductor device
- semiconductor
- aforementioned
- wafer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
527708 A7 發明説明 本發明係有關於一種半導體裝置及其製造方法,更詳 而口之’即有關於一種具有多數半導體晶片之半導體裝置 及其製造方法。 新世代之、行動電話或包含行動PC之行動資訊終端 、 ^ t畺且薄化之提升為其關鍵。因此,為提高今 後可預見其高成長之行動資訊終端機之技術競爭力,開發 可更小型、輕量且薄化之高密度安裝技術乃極為重要。 目刖存有之高密度安裝技術有倒裝片安裝、多晶片模 組或積層基板等多種。進而,由於有欲於封裝體上加入多 數機能之需求’而進行半導體晶片業已積層化之構造之晶 片尺寸構裝(CSP)之技術開發,再進而,開發不使用中 介層基板之晶圓位準CSP。 晶圓位準CSP係包含有如第1圖所示之構造。 第1圖中,第}半導體裝置晶片101上係形成有佈線 102,且該佈線1〇2上係藉由焊球1〇3裝設有第2半導體裝置 晶片104。而該第2半導體裝置晶片1〇4則較前述第i半導體 I置晶片101小。 又鈾述第1半導體裝置晶片i i上之佈線i 〇2中,於第 2半導體裝置晶片104之周邊領域係連接有銷狀之端子(通 路)1〇5。更且,於第〗半導體裝置晶片1〇1上面形成有用以 封裝第2半導體裝置晶片ι〇4之密封樹脂1〇6,且厚度達可使 端子105之上端露出之程度。該端子1〇5之上端則連接有焊 球 107。 但,第1圖所示之端子105係藉由電鑛法形成於佈線i 〇2
請* 先 閲 讀 背· 面 之 注 意 事 項
訂 -4- 527708 五、發明説明(2 上’因此需耗費時間於端子1〇5之形成上,並使csp形成之 生產率變差。 又,端子105之形成領域僅限於第2半導體裝置晶片1〇4 之周邊,因此端子105之數無法增加。 本發明之目的即在於提供一種半導體裝置,該半導體 衣置係於多數+導體晶片之積層構造上擴展外部端子之形 成領域,並可輕易形成外部端子者。 上述課題係可藉由包含有下列機構之半導體裝置而解 决,即·第1半導體晶片,係於一 ^真有第1端子者;第2 半導體晶片,係較前述第丨半導體晶片大,並與前述第1半 =體晶片重疊絲-面具有第2端子者;絕緣膜,係形成於 刖述第2半導體晶片上而包覆前述第i半導體晶片者,·多數 通孔,係形成於前述絕緣膜上者;通路,係於前述通孔内 周面及底面呈膜狀形成’且與前述W端子及前述第2端子 中至少-方呈電性連接並具有導電性者;第⑽線圖案,係 形成於前述絕緣膜之上而卜I . 、、 联您上面上者,及,外部端子,係形成於 如述苐1佈線圖案上者。 依據本發明,呈㈣有大小不同之第!及第2半導體晶 片之構造之半導體裝置中,係於第2半導體晶片上形成一用 以包覆第1半導體晶片之絕緣膜,並於絕緣膜上形成通孔, 且於通孔中形成膜狀之通路,而於絕緣膜上形成佈線圖案。 因此,在不完全填滿通孔之狀態下形成有膜狀之通 路,則可於短時間内形成通路,且可藉由相同導電膜構成 佈線圖案與通路,而可縮減膜之形成程序。 527708 A7
上方*认廿/ 、 田芏第1半導體晶片之 邱媸A 貝1 了抑制絕緣膜上多數之外 口知子所致之日日片狹小化,並可增加外部端子之數。 通孔内因以絕緣膜包覆通路而可防止通路之腐飯。 又’除與外部端子連接之部分外, 卜猎由其餘之絕緣膜覆蓋 絶緣膜上之第1佈線圖案,則可防 々此弟1佈線圖案之遷移短 路或腐蝕。 然而,無論將第1半導體晶片形成有第i端子之電路 面,相對於第2半導體晶片形成有第2端子之電路面以面朝 上、面朝下之狀態配置,皆可以相回 ^ M相冋技術做成積層晶圓位 準封裝體,且,無論面朝上、面朝下皆可自由運用,因而 可使具有各種機能之半導體裝置相互重疊,實為有用。 又,由於P及第2半導體晶片之上方具有第i佈線圖 案,因此可將外部端子形成於自由之位置,並可與多銷構 造相對應。 進而,藉由使如上述具有佈線圖案與通孔之絕緣膜呈 多層化,或將上述構造重疊,則可使半導體晶片做多片載 置。 以下為圖示之簡單說明。 第1圖所示者係習知構造之半導體裝置之截面圖。 第2 ( a )〜((〇圖係本發明之第i實施型態相關之半 導體裝置之製造程序(其丨)。 第3 ( a )〜(c )圖係本發明之第1實施型態相關之半 導體裝置之製造程序(其2)。 本紙張尺度適用中國國家標準(®S) A4規格(210父297公爱) 527708 A7 ______-__B7 五、發明説明(4 ) 第4 ( a )、( b )圖係本發明之第1實施型態相關之半 導體裝置之製造程序(其3 )。 第5 ( a )、( b )圖係本發明之第1實施型態相關之半 導體裝置之製造程序(其4)。 第6 ( a )圖所不者係構成本發明第1實施型態相關之半 導體裝置之半導體晶圓之截面圖。 第6 ( b )圖所不者係構成本發明第1實施型態相關之半 導體裝置之半導體裝置晶片之截面圖。 第7圖所示者係本發明之第1實施型態相關之半導體裝 置之截面圖。 第8圖係本發明之第1實施型態相關之具有多層佈線構 造之半導體裝置之截面圖。 第9 ( a ) 、( b )圖係本發明之第2實施型態相關之半 導體裝置之製造程序截面圖(其丨)。 第10圖所示者係本發明之第2實施型態相關之半導體 裝置之截面圖。 第11 ( a )〜(c )圖係本發明之第3實施型態相關之半 導體裝置之製造程序截面圖(其1)。 第12(a)、(b)圖係本發明之第3實施型態相關之半 導體裝置之製造程序截面圖(其2)。 第13 ( a)、( b)圖係本發明之第3實施型態相關之半 導體裝置之製造程序截面圖(其3)。 第14圖所示者係本發明之第3實施型態相關之半導體 裝置之截面圖。 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公釐) (請先閲讀背面之注意事項再本頁) 太 訂— 527708 A7 ________B7 _ 五、發明説明(5 ) 第15圖所示者係本發明之第4實施型態相關之第1半導 體裝置之截面圖。 第16圖所示者係本發明之第4實施型態相關之第2半導 體裝置之截面圖。 以下乃依據圖示說明本發明之實施型態。 (第1實施型態) 第2圖〜第5圖所示者係本發明之第1實施型態相關之 夕曰曰片封裝體(MCP(multi chip package))之形成程序截 面圖。 首先,如第2 (a)圖所示,於多數之裝置領域a中各 具備形成有第1半導體電路(不圖示)之半導體晶圓i。該 半導體晶圓1係如第6 ( a)圖之部分擴大圖所示,於其上面 具有保護絕緣膜2,且該保護絕緣膜2上形成有開口 2a,而 該開口2a係可使與半導體裝置之内部佈線(不圖示)呈電 I*生連接之第1端子(導電性襯墊)3露出者。前述第1端子3 係以銘、銅等形成者。 另,前述半導體晶圓1,舉例言之如矽晶圓,將於稍後 之程序中依各第丨半導體電路切斷而分割成裝置領域A單 位。 繼之,如第2 ( b )圖所示,於保護絕緣膜2與第1端子3 上形成有鈦與鎳之二層構造之金屬膜,且厚度達0·5μηι左 右,進而,將該金屬膜以微影成像法形成圖案而形成第^ 再佈線圖案心該第〗再佈線圖案4係一由第丨端子3上引出至 保護絕緣膜2上之導電圖案。 本紙張尺度適财關) Μ規格⑵_7公釐)---- 五、發明説明(ό ) 其後,如第6 ( b )圖所示,準 路(不圖示)之第1半導體裝置晶片5。M 半導體電 片5係-較半導體晶圓1之裝置領域A小者,例:置晶 其上面則具有保護絕緣膜 1矽晶片, 騰0忒保護絕緣膜6上形成右„ ^ a,而該開口 6a係可使與第i半 汗 ㈣㈣2端子7露=;:==^ 上則形成有由第2端子7上引出之第2再佈線圖案8。巴緣膜6 面如第2(0圖所示’將第1半導體裝置晶片5之下 t猎由晶片接合劑(接著劑)9搭接於半導體 導體裝置領域A之中央。 千 ◎其次’如第3 (a)圖所示,於半導體晶,上面上形成 如環氧、聚醯亞胺等之樹脂絕緣層1〇,且較第i半導體晶片 5高1〇〜2〇叫左右。藉此,第1半導體晶片5乃為樹脂絕緣 層1〇所覆蓋。 前述樹脂絕緣層10係可藉由在半導體晶圓丨上行旋轉 塗敷、印刷、層壓法等而形成者。舉例言之,於採用層壓 法時須充分調整樹脂絕緣層之膜厚等,並需設法不讓第i 半導體裝置晶片5上與其周圍有氣泡進入。 又,於難以藉由樹脂絕緣層1〇之材料特性使樹脂絕緣 層10之表面平坦化時,則宜於將樹脂絕緣層1〇形成於半導 體晶圓1上後,以利用背研技術之機械性研磨、化學機械研 磨(CMP )或拋光專使樹脂絕緣層1 〇之上面平坦化。舉例 言之,於半導體晶圓1上形成由環氧樹脂或聚醯亞胺構成之 樹脂絕緣層10 ’且厚度為120〜150 μιη後,將樹脂絕緣層1 〇 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公釐) -9- 527708 、發明説明(7 ) 之上面以機械性研磨法或化學機械研磨法使之平坦化。 其-人,如第3 ( b )圖所示,樹脂絕緣層1〇中,於第j 再佈線圖案4與第2再佈線圖案8上形成有直徑為8〇〜 ΙΟΟμιη之通路孔(貫通孔)i〇a。 於選擇感光性樹脂材料作為樹脂絕緣層1〇時,在非感 光光之環境下進行半導體晶圓丨上樹脂絕緣層ι〇之形成 後,利用通路孔形成用之曝光光罩使樹脂絕緣層1〇曝光, 再藉由以碳酸納(NaC〇3)等無機驗液進行顯影而使通路 孔10a易於形成。 若藉由如此之曝光、顯影而形成通路孔l〇a,通路孔i〇a 乃形成呈上部展開之錐狀’因此後述通路孔iGa内之各種處 理則易於進行。此時,由於通路孔10a下之第丄端子3係以第 1再佈線圖案4覆蓋,則可防止第i端子3受到無機鹼液之腐 姓。 反之,於選擇非感光性材料作為樹脂絕緣層1〇之構成 材料時,宜藉由以雷射等高能照射樹脂絕緣層1〇之預定位 置而形成通路孔1〇&。於藉由雷射形成通路孔i〇a時由於 通路孔H)a下係以硬質金屬之第i再佈線圖案4覆蓋第】端子 3或保護絕緣膜2’因此由紹、銅等較為軟f之導電材料構 成之第1端子3或其周邊之保護絕緣膜2並無受雷射去除或 劣化之虞。 另,通路孔10a亦可以鑽孔法形成。 其次’如第3⑴®所示’以稀釋溶劑使樹脂絕緣層 ίο之表面活化’其後並於樹脂絕緣層10之上面與通路孔i〇a -10- 五、發明説明( 二周面及底面上形成金屬膜u,例如以無電解鍍敷形成 相/且厚度為〇.5〜L〇_。如此程度之厚度之金屬膜11, 相^第1圖所示之以钱形成外部端子1()5時,則可於極 ,時間内形成。此時,金相⑽通路孔1()_係連接於第 再佈線圖案4上。此外,金屬膜亦可呈多層構造。 、另,欲使金屬膜11形成達3〜5μηι左右之厚度時,一旦 :":電解鍍敷法形成薄膜後,亦可採用以電解鍍敷法形成 旱膜之方法。又,丽述樹脂絕緣層1〇係以環氧樹脂或聚醯 亞胺構成時,樹脂絕緣層1G之上面與通路孔⑽内面上則易 於以無電解鍍敷法生成金屬膜n。 其後,如第4 ( a )圖所示,將金屬膜丨丨以微影成像法 形成圖案,而留下通路孔1〇a内之金屬膜u作為通路11&, 且可將樹脂絕緣層1〇上面之金屬膜u之圖案作為第3再佈 線圖案lib。藉此,絕緣樹脂層1〇上多數之第3再佈線圖案 Ub則藉由通路丨la及第2再佈線圖案8與第丨半導體裝置晶 片5之端子7呈電性連接,且,藉由通路Ua及第丨再佈線圖 案4與半導體晶圓1之端子3呈電性連接。又,第1半導體裝 置晶片5之端子7係藉由通路lla與第3再佈線圖案Ub而與 半導體晶圓1之端子3呈電性連接。另,通路丨丨a係雖與第3 再佈線圖案11 b相連,但亦有不相連之部分。 其次’如第4 ( b )圖所示,藉由將非感光性之環氧樹 脂以刮板或印刷法埋入樹脂絕緣層1 〇之開口部1 〇a内,而形 成埋置絕緣層12。藉此,開口部1 〇a内之通路1丨&則可以埋 置絕緣層12覆蓋。 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 五、發明説明(9 ) 、,遑之,如第5 ( a )圖所示,將由感光性環氧樹脂或感 光丨生酚醛清漆樹脂等構成之具有絕緣性之樹脂覆蓋膜U, 形成於第3再佈線圖案llb及埋置絕緣層12上。該樹脂覆蓋 二係於非感光光之環境中利用刮板或印刷法塗布於樹脂 、、、巴緣層10上。且該樹脂覆蓋膜13係用以防止第3再佈線圖案 lib之腐蝕,並防止第3再佈線圖案nb之遷移短路。 進而,藉由曝光、顯影使前述樹脂覆蓋膜13形成圖案, 而形成可使第3再佈線圖案llb之接觸部露出之開口 13&。 士其後,如第5 (b)圖所示,令焊塊等外部端子14透過 树月曰覆蓋膜13之開口 13a而與第3再佈線圖案llb相連接。此 時,外部端子14係形成於樹脂覆蓋膜13之開口 13a中,因此 可防止其發生偏位,或易於使之定位。此時,若進行曝光、 顯影,使開口 13a形成呈上部展開之錐形,則第3再佈線圖 案llb上之球狀外部端子14之定位與連接可輕易完成。 其後,如第5 ( b )圖所示分割半導體晶圓丨之半導體電 路領域A間之邊界而將半導體晶圓分割成多數之第2半導 體裝置晶片la,則形成多數如第7圖所示iMcp型半導體裝 置。此時,第2半導體裝置晶片la之側面係呈未以樹脂絕緣 層1〇包覆之露出狀態。 另,亦可於分割半導體晶圓1前,藉由機械研磨法或化 學機械研磨法磨削其下面。 依據如上之半導體裝置,則第2半導體裝置晶片u之上 面所形成之樹脂絕緣層10中,於第i半導體晶片5之周圍形 成通路孔10a,且利用該通路孔1〇a之内周面及底面上所形 五、發明説明(10 ) 成之V電膜作為通路i丨a,並於樹脂絕緣層丨0之上面利用該 導電膜作為再佈線圖案1 lb。 因此’欲形成於通路孔1〇a内之通路118之形成,即取 決於金屬膜11形成之程序,因此相較於習知將通路孔完全 埋入之構造,則可於短時間内形成。 又,用以構成通路11a之金屬膜丨!中樹脂絕緣層1〇上面 上所幵/成之σ卩刀,係經圖案形成後而作為再佈線圖案11 b 使用。因此,第i半導體裝置晶片5上方亦可形成外部端子 14,且外部端子14之數可較習知增加,且,可使外部端子 14之晶片狹小化情形緩和。 進而,通路11a與再佈線圖案llb兩者皆由相同之金屬 膜11形成,因此相較於個別形成,乃可改善其生產率。 另,上述例中,係於半導體晶圓1上接著第1半導體装 置晶片5,其後,於形成樹脂絕緣層1〇、通路、第3再佈 線圖案iib、保護覆蓋膜13、外部端子14後分割該半導體晶 圓1。但,亦可將半導體晶圓丨分割成多數之第2半導體裝置 晶片la後,於第2半導體裝置晶片u上接著第1半導體晶片 5,並於其後形成樹脂絕緣層1〇、通路lu、第3再佈線圖案 llb、保護覆蓋膜13、外部端子14,藉此則可形成構造與第 7圖所示者相同之半導體裝置。此時,第2半導體裝置晶片 1 a之側面係以樹脂膜1 〇覆蓋。 此外,亦可如第8圖所示,將包含有樹脂絕緣層1〇、通 路11a與再佈線圖案llb之佈線構造層形成2層以上之多層 構造,此時,最上方之樹脂絕緣層1〇上係形成有保護 五、發明説明(11 ) 膜13與外部端子14。此時,上下之再佈線圖案Ub係與高速 k號處理相對應而配置呈相互交叉之狀態。如此之多層佈 線構造,於以下所示之實施型態中亦可採用。 (第2實施型態) 、第1實施型態係於形成通路Ua與再佈線圖案nb後,於 、路孔1 Ga内1成埋置絕緣層丨2 ;其後並於樹脂絕緣層1 〇 上形成樹脂覆蓋膜13。但,埋置絕緣層12與樹脂覆蓋膜Η 亦可同時形成。 牛例。之如第9 ( a )圖所示,將感光性之樹脂膜丨5, 例如環氧樹脂,同時塗布於通路孔1〇a内與樹脂絕緣層⑺ 上後’使樹脂膜1 5曝光、顯影而形成可使第3再佈線圖案丨ib 之接觸部露出之開口 15a。 其後,如第9(b)圖所示,令外部端子14透過樹脂膜 15之開口 15a而接合於再佈線圖案lib。 藉此,可將通路孔l〇a内之環氧樹脂作為埋置絕緣層使 用,將树脂絕緣層10上之環氧樹脂作為樹脂覆蓋膜使用, 而同時形成埋置絕緣層與樹脂覆蓋膜,且使絕緣膜形成程 序較第1實施型態縮減。 其後,藉由切斷半導體電路領域A間之邊界,而形成 第10圖所示之半導體裝置。此時,第2半導體裝置晶片 之側面係呈未以樹脂絕緣層1 〇覆蓋之露出狀態。 (第3實施型態) 不於第1實施型態所示之半導體晶圓1上形成第1再佈 線圖案3時,係採用如下之程序。 本紙張尺度適用中國國家標準 (〇«)人4規格(210><297公釐) 527708 A7 發明説明 首先,如第11(a) 、(b)圖所示,於半導體晶圓1 上之保護絕緣膜2之開口 2a内之端子上,以無電解鍍敷法形 成由鎳磷(NiP )、鎳、金等選擇性構成之披覆導電層丨6, 且厚度為3〜5 μιη。 其後,如第11 ( c )圖所示,以與第!實施型態相同之 方法於半導體晶圓1上裝設第1半導體裝置晶片5。該第1半 導體裝置晶片5,係使用其上面之保護絕緣膜6之第2端子7 上形成有NiP之披覆導電膜17之構造,而非形成有再佈線 圖案者。 繼之,如第12 ( a )圖所示,將樹脂絕緣層10形成於半 導體晶圓1上以包覆第1半導體裝置晶片5。對於該樹脂絕緣 層10之形成與其平坦化,則採用與第1實施型態相同之方 法。 進而,如第12 (b)圖所示,於樹脂絕緣層10中第1半 導體裝置晶片5上’與半導體晶圓1各端子3、7上之披覆導 電層16、17上形成通路孔10a。 前述通路孔10a採用之方法係與第1實施型態所示者相 同。即,於以感光性材料構成樹脂絕緣層1〇時係藉由感光 及顯影而形成’或’以非感光性材料構成時則藉由雷射照 射而形成。此時,於通路孔10a之下方由銅或鋁形成之端子 3、7係各藉由被覆導電層16、17保護,而不直接暴露於顯 影液或雷射下,則可防止其因顯影或雷射而劣化。此外, 通路孔10a亦可藉由鑽孔而形成。 其後,如第13 ( a )圖所示,經由與第1實施型態相同 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 請* 先 閲 讀 背一 面 之 意 事
訂
-15- 527708 五、發明説明(l3 之私序,分別於通路孔1()_形成通路Ua,及於樹脂絕緣 層10上形成再佈線圖案Ub。進而,如第13⑴圖所干, 形成埋置絕緣膜12、覆蓋絕緣膜13、外部端子14。此外, 前述埋置絕緣膜12、覆蓋絕緣膜13亦可以同於第2實_態 所示之樹脂膜15同時形成。 /、後右於各裝置領域A將半導體晶圓丨分割成多數之 第2半導體裝置晶片la,則可形成如第"圖所示之半導俨裝 置。此時,第2半導體裝置晶片以之側面係呈未以樹脂、二 層10包覆之露出狀態。 依據以上程序,則可藉由披覆導電層16、17防止為於 樹脂絕緣層1〇上形成通路孔1〇a所使用之無機驗供於端子 3、7,或,可藉由披覆導電層16、17防止為形成通路孔心 所使用之雷射照射於端子3、7上,並可防止端子3、7產生 劣化。 另’雖亦可於第1半導體晶片5與半導體晶圓1任一方上 幵>/成再佈線圖案’但未以再佈線圖案覆蓋之端子3、7上 以披覆導電層16、17包覆。 (第4實施型態) 第6(b)圖所示之第1半導體裝置晶片5,亦可藉由" 線或焊球與半導體晶圓1之端子3相連接,而不透過樹脂絕 緣層10上面之再佈線圖案llb。 舉例吕之,亦可採用如第丨5圖所示,不於第i半導體 置曰曰片5之端子7上形成再佈線圖案而形成鎳磷之披覆導 層17,並藉由引線接合法將該披覆導電膜17與半導體晶
η 需 引 裝 電 圓 本紙張尺度翻中國國家標準(⑽)纟4規^7^297公% -16- 五、發明説明(Μ ) (第2半導體裝置晶#la)上之再佈線圖案4以金(具導電 性)線21相連接之構造。此時,第^導體裝置晶片$上並 不於樹脂絕緣層10上形成通路孔1〇a。 此外,亦可如第16圖所示,於第}半導體裝置晶片5之 端子7上連接焊塊(外部端子)22,並將該焊塊22連接於半 導體晶圓1 (第2半導體裝置晶片la)上之再佈線圖案4上。 此時第1半導體裝置晶片5上亦不於樹脂絕緣層1〇内形成通 路孔10a。 第15圖、第16圖所示之樹脂絕緣層1〇中第丨半導體裝置 晶片5上方雖不形成通路孔1〇a,但該樹脂絕緣層丨〇上則形 成有再佈線圖案lib,且其上與外部端子14相接合。 因此,樹脂絕緣層10上之外部端子14之形成領域較習 知者廣,而外部端子14之數可較習知增加,且,可使外部 端子14之晶片狹小化緩和。 依據如上所述之本發明,呈層壓有大小不同之第丨及第 2半導體晶片之構造之半導體裝置中,係於第2半導體晶片 上形成一用以包覆第i半導體晶片之絕緣膜,並於絕緣^上 形成通孔,且於通孔中形成膜狀之通路,而於絕緣膜上形 成佈線圖案,則通路可於短時間内形成,且可以相同之導 電膜構成佈線圖案與通路,因此可縮減膜之形成程序。 又,將絕緣膜上之佈線圖案引出至第丨半導體晶片上並 於其上形成有外部端子,因此可抑制絕緣膜上多數之外部 端子所致之晶片狹小化,且可增加外部端子之數。 進而,藉由將通孔内之通路以絕緣臈包覆而可防止通 527708
路之腐蝕,且,除與外部端子連接之部分外,藉由其餘之 絕緣膜覆蓋絕緣膜上之第i佈線圖案’則可防止約佈線圖 案之遷移短路及腐蝕。 【元件標號對照表】 1··.半導體晶圓 12···埋置絕緣層 la…第2半導體裝置晶片 13…樹脂覆蓋膜 2···保護絕緣膜 13 a...開口 2a·.·開口 14…外部端子 3…弟1端子 15…樹脂膜 4…弟1再佈線圖案 15 a · · ·開口 5···第1半導體裝置晶片 16…披覆導電層 6···保護絕緣膜 17…披覆導電膜 6a·.·開口 21…金線 7…弟2端子 22…焊塊 8···第2再佈線 101…第1半導體裝置晶片 9…小晶片黏合劑 102··.佈線 10…樹脂絕緣層 103···焊球 10a···通路孔 104…第2半導體裝置晶片 11…金屬膜 105···端子 1 la···通路 106…密封樹脂 lib···第3再佈線圖案 107···焊球 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) -18-
Claims (1)
- 527708 、申請專利範圍 L 一種半導體裝置,係包含有: 第1半導體晶片,係於-面具有第1端子者; —第2半導體晶片,係較前述第i半導體晶片大,並與 月’J述第1半導體晶片重疊且於一面具有第2端子者; 絕緣膜,係形成於前述第2半導體晶片上而包覆前述 第1半導體晶片者; 多數通孔,係形成於前述絕緣膜上者;‘ j路’係於則述通孔之内周面及底面呈膜狀形成, 且與前數第1端子及前述第2端子中至少一方呈電性連接 亚具有導電性者; 第1佈線圖案,係形成於前述絕緣膜之上面上者;及 外部端子,係形成於前述第丨佈線圖案上者。 2·如”專利範圍㈣之半導體裝置,其係將前述第㈣ 子與則述第2端子朝向同一方向而使前述第ι半導體晶 片载置於前述第2半導體晶片上。 3· ^申請專利範圍第2項之半導體裝置,其中該第i半導體 :月之前述第1端子係藉由導電性線圈而與前述第2半 導體晶片之前述第2端子相連接。 4·如申請專利範圍第2項或第3項之半導體裝置,其中該第 t導體晶片之前述第1端子,_由前述第1#線圖案 及珂述通路而與前述第2半導體晶片之前述第2端子做 電性連接。 5·=申請專利範圍第2項之半導體裝置,其中該第丨半導體 曰曰片係藉由接著劑而載置於前述第2半導體晶片上。 A4規格(210X297公釐) 訂 本紙張尺度適用中國國家標準(⑽) -19- 6·=申請專利範圍第旧之半導體裝置,其中該第}半導體 日日片^該第2半導體晶片,係令具有前述第i端子之面與 具有前述第2端子之面相互對向而重疊者。 7.:申請專利範圍第6項之半導體裝置,其中該第2半導體 晶片上係形成有一與前述第2端子呈電 _案:並進而使該第3佈線圖案藉由導電材料與前^ 弟1半V體晶片之前述第1端子相連接。 8. ^申請專利範圍第旧之半導體裝置,其中於該第】端子 與该第2端子中至少一方上形成有第2佈線圖案,且前述 通路係开> 成於該第2佈線圖案上。 9·如:請專利範圍第旧之半導體裝置,其中該第】端子、 ^第2端子中方係藉由包覆導電層而與前述 相連接。 1〇·如申請專利範圍第旧之半導體裝置,其中該通路與該 弟1佈線圖案係相連接者。 u·如申請專利範圍第旧之半導體裝置,其中前述通孔 内,該通路係藉由絕緣膜而埋入。 12·如申請專利範圍第旧之半導體裝置,其中該第i佈線圖 二,^與前述外部端子連接之部分外皆以包覆絕緣膜覆 盖於前述絕緣膜上。 I3·如申請專·圍第W之半導體裝置,其中前述通孔 内’該通路之上與前述第1佈線中除與前述外部端子連 接之^分以外之領域上,係以相同之絕緣膜包覆。 μ·如申請專利範圍第旧之半導體裝置,其中該第2半導體 本紙張尺度翻而) 527708 申請專利範園 晶片之侧面係呈露出之狀態。 15. 一種半導體裝置之製造方法,係包含有下列程序,即: 將具有第1端子之第1半導體晶片裝設於較糾半導 體晶片大且具有第2端子之半導體基板上; 、 於刖述半導體基板上形成用以包覆前述第工半導體 晶片之絕緣膜; _ 於前述絕緣膜上形成通孔; 於刖述通孔内與前述絕緣膜上形成導電膜; 將$述v電膜形成圖案而作為通路留在前述通孔 内,並於前述絕緣膜上形成佈線;及 於鈾述第1佈線上連接外部端子。 16·如申請專利範圍第15項之半導體裝置之製造方法,其中 該第1端子與該第2端子中至少一方上形成金屬圖案,並 於该金屬圖案上形成前述通孔。 17·如申請專利範圍第16項之半導體裝置之製造方法,其中 該金屬圖案係佈線圖案。 18·如申請專利範圍第15項之半導體裝置之製造方法,其中 該通孔之形成係以雷射照射法、微影成像法、鑽孔法中 之任一種形成者。 19·如申請專利範圍第15項之半導體裝置之製造方法,其中 該導電膜係一藉電鍍法形成之金屬膜。 20.如申請專利範圍第15項之半導體裝置之製造方法,其中 該絕緣膜係環氧樹脂或聚醯亞胺樹脂。 -21- 訂 本紙張尺度翻中_家鮮(_ A4規格⑵⑽撕公楚)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW090130406A TW527708B (en) | 2001-12-07 | 2001-12-07 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW090130406A TW527708B (en) | 2001-12-07 | 2001-12-07 | Semiconductor device and method of manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
TW527708B true TW527708B (en) | 2003-04-11 |
Family
ID=28787877
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW090130406A TW527708B (en) | 2001-12-07 | 2001-12-07 | Semiconductor device and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW527708B (zh) |
-
2001
- 2001-12-07 TW TW090130406A patent/TW527708B/zh not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4182189B2 (ja) | 半導体装置及びその製造方法 | |
US10325882B2 (en) | Method of manufacturing semiconductor package | |
US10163860B2 (en) | Semiconductor package structure | |
JP5340789B2 (ja) | 電子装置及びその製造方法 | |
TW201926488A (zh) | 封裝體及其形成方法 | |
TWI612631B (zh) | 半導體封裝及封裝半導體裝置之方法 | |
JP3999720B2 (ja) | 半導体装置およびその製造方法 | |
US11764159B2 (en) | Package with fan-out structures | |
JP2001257310A (ja) | 半導体装置およびその製造方法およびその試験方法 | |
KR102425696B1 (ko) | 강화 패치를 사용한 강화 패키지 및 이를 제조하는 방법 | |
KR20150053127A (ko) | 관통전극을 갖는 반도체 소자 및 그 제조방법 | |
TW201411796A (zh) | 墊上柱體互聯結構、半導體晶粒及含有該等互聯結構之晶粒總成及相關方法 | |
TW201911524A (zh) | 積體電路封裝 | |
US20200126900A1 (en) | Semiconductor device and method for manufacturing the same | |
TW201913914A (zh) | 積體扇出型封裝 | |
JP2009064897A (ja) | 半導体装置及びその製造方法 | |
CN108364924B (zh) | 半导体装置以及半导体装置的制造方法 | |
TW200845246A (en) | High-density fine line package structure and method for fabricating the same | |
JP2008047732A (ja) | 半導体装置及びその製造方法 | |
TW527708B (en) | Semiconductor device and method of manufacturing the same | |
JP4728079B2 (ja) | 半導体装置用基板および半導体装置 | |
CN109309071A (zh) | 集成扇出型封装 | |
JP4498336B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2004153260A (ja) | 半導体装置及びその製造方法 | |
JP3923944B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |