TW525276B - Semiconductor package with molding compound flange and fabrication method thereof - Google Patents

Semiconductor package with molding compound flange and fabrication method thereof Download PDF

Info

Publication number
TW525276B
TW525276B TW089104218A TW89104218A TW525276B TW 525276 B TW525276 B TW 525276B TW 089104218 A TW089104218 A TW 089104218A TW 89104218 A TW89104218 A TW 89104218A TW 525276 B TW525276 B TW 525276B
Authority
TW
Taiwan
Prior art keywords
substrate
mold
semiconductor package
shoulder
recess
Prior art date
Application number
TW089104218A
Other languages
English (en)
Inventor
Jian-Ping Huang
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to TW089104218A priority Critical patent/TW525276B/zh
Application granted granted Critical
Publication of TW525276B publication Critical patent/TW525276B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

525276 A7 ----- Β7 五、發明説明。) [發明背景] [發明領域] 本發明係關於一種半導體封裝件,尤指一種以基板為 承載晶片之載體並以封裝膠體包覆晶片之半導體封裝件。 [先前技藝說明] 傳統上,以基板(Substrate)為承載晶片之載體(Chip Carrier)的半導體裝置,如球柵陣列(Ball Grid Array,bga) 半導體裝置,往往係以封裝膠體包覆晶片於該基板供晶片 黏置之表面上。而該封裝膠體一般則係以具上模與下模之 模具模壓成型者,如第6圖所示,在模壓(Molding)製程 中’黏接有晶片10之基板11係夾置於上模12與下模13 間’該上模12具有一模穴14以供用以固化形成該封裝膠 體15之封裝樹脂自注膠道(未圖示)流注其中。 但’由於用於BGA半導體裝置之基板成品往往會因 精密度不足,而有±0.05mm之厚度差,導致上模12與下 模13將基板11夾置其間而合模後,會因厚度不均而產生 下列問題:一係若合模壓力較大時,基板1丨較厚之部分 因不當受壓而使基板11表面上塗佈之拒焊層(S0lderMask) 發生微裂痕(Micro-Crack),而微裂痕的產生則將影響到製 成品電子性能上之信賴性;二係若為避免合模麼力過大導 致基板11上出現微裂痕’而將合模壓力降低時,往往會 在基板11厚度較薄之部位上,造成基板u上表面與上模 12之底面間形成過大間隙而令封裝樹脂模流於模壓製程 中滲入該間隙中,致基板11不為封裝膠體15篕霜之表兩 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ------ 15966 (請先閱讀背面之注意事項再填寫本頁) li· π寫本 、1Τ 經濟部智慧財產局員工消費合作社印製 1 五、發明説明( ^發生溢膠(Flash),溢膠雖可於模㈣程完成後綠,惟 增加製造成本與製程,且亦易因處理不慎而損及基板U 或封裝膝體15本身致製成品之良率降低;三係合模壓力 雖可藉裝設於模具上之浮動(Floating)機構調整之,惟仍 無法完全避免基板11#度㈣時產生局部合㈣力過大 或不足的問題。故而,如何有效解決模壓製程中因合模壓 力不當而造成之微裂痕或溢膠的發生,乃成業界亟須因應 之一大課題。 [發明概述] 本發明之一目的乃在提供一種能有效避免溢膠發生而 得降低合模壓力之封裝膠體具肩部之半導體封裝件。 本發明之另一目的在提供一種能降低合模壓力而不致 k成基板表面發生微裂痕之同時,尚能防止溢膠發生之封 裝膠體具肩部之半導體封裝件。 本發明之再一目的在提供一種能提高製成品良率且毋 須清除溢膠之後續處理(post_Treatment)的封裝膠體具肩 部之半導體封裝件。 為達成本發明上述及其它目的,本發明之封裝膠體具 肩部之半導體封裝件係包括:一基板,一黏置於該基板上 並與該基板電性連接之晶片,以及一用以包覆該晶片及部 分基板之表面的封裝膠體,該封裝膠體於與基板接合處並 向外延伸岀一肩部。 該肩部之形成係因用以模壓成型出該封裝膠體之模具 的上模(Upper Mold)中,其所開設之模穴(Cavity)的開口 Μ氏張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) " ~ ' (請先聞讀背面之注意事項再本頁) 、1Τ 經濟部智慧財產局員工消費合作社印製 2 15966 A7
525276 五、發明説明(3 ) 緣上向外延伸有凹部(Recess),使模具之上模合模至下模 (Lower Mold)上以夾固(Clamp)住該基板而注膠至上模之 模穴中後,融熔之封裝樹脂模流於流入該凹部時會因流道 窄化而加速吸收模具之熱量,導致模流之黏度變大而 流速減緩,從而避免樹脂模流溢膠至基板與上模之接人 之間’俟模壓製程完成後,流入該凹部内之封裝樹脂即固 化成型為自該封裝膠體之底部向外伸展出之肩部。 該凹部之形成亦得為階梯化,使凹部之深度自内(與 模穴相接處)而外(遠離模穴)漸次遞減,使於注膠作業中、 流入該呈階梯化之凹部内的封裝樹脂模流吸熱速度增快而 ^步緩滯流速,而更能有效避免樹脂模流發生溢膠的狀
(請先閱讀背面之注意事項再本頁J 丨裂一 本 fj 以下茲以較佳具體例配合附圖進一步詳述本發 點與功效。 明之特 -訂- [圖式簡單說明 意圖; 第1圖係本發明第一實施例之半導體封裝件 的剖面示 經濟部智慧財產局員工消費合作社印製 圖;第2圖係本發明第—實施例之半導體封裝件之俯視 第3圖係本發明第—實施例之黏接有 於模具中的剖面示意圖; 板九 意圖; 第4圖係本發日月實施狀^體封裝件 固 的剖面示 一 ^接有晶片之基板夹 固 3 15966 525276 A7 ---~~—_____B7_ 五、發明説明(4 ) ' '~~ --- 於模具中的剖面示意圖;以及 第6圖係習知之半導體封裝件置於模具中之剖面示意 圖。 (請先閲讀背面之注意事項再本頁) [發明之詳細說明] 線_ 如第1圖所示,本發明第一實施例之半導體封裝件2 係包括:一基板3,黏設於該基板3上之晶片4,用以電 性連接該晶片4至基板3上之多數金線5,用以包覆該晶 片4、金線5及基板3之上表面3〇之部分的封裝膠體6, 以及作為晶片4與外界產生電性連接之介質並植銲於該基 板3之下表面31上之多數銲球7。該基板3結構無異於 習用者,故在此不另為文贅述。本發明第一實施例之bga 半導體封裝件僅係用以例釋本發明之結構特徵,而非以之 限定本發明適用之範疇,實質上,其它類型之bga半導 體封裝件亦適用,如CSP(Chip Scale Package)半導體封裝 件、TFT(Thin Fine Tape) BGA 半導體封裝件、l〇c bc}a 半導體封裝件或Cavity-llp-type BGA半導體封裝件菴。 經濟部智慧財產局員工消費合作社印製 本發明第一實施例之封裝製程,係於基板3上黏接該 晶片4並以金線5電性連接該晶片4與基板3後,將該黏 接有晶片4之基板3夾固於模壓用之上模8及下模9之間, 以進行模壓,如第3圖所示。該上模8具有一用以形成該 封裝膠體6之模穴80,並於模六80之開口緣上向外延伸 有一凹部81,俾在該上模8與基板3間形成一與模穴 通連之狹道結構。模壓製程開始後,注入模穴8〇之封裝 樹脂模流於流入該凹部81所限定之狹道結構内時,會因 本紙張尺度適财國國家縣([叫纟4規格(21^<297公釐)— '^一 — 15966 4 525276 A7
五、發明説明(5 ) 流道窄化而加快吸熱速度,從而使封裝樹脂模流之黏度變 經濟部智慧財產局員工消費合作社印製 大,進而減緩模流之流速,遂得避免模流溢膠至基板3未 為封裝膠體6覆蓋之表面上。由於本發明所使用之封裝模 具得避免溢膠的發生,故上模8與下模9合模時所須之合 模壓力得以降低,所施加於基板3之合模壓力不致過大, 則能防止基板3因受壓而有微裂痕的發生,故以上模8與 下模9製成之半導體封裝件具有較高之良率,較佳之信賴 性,且毋須去除溢膠之後續處理,從而得簡化製程並降低 製造成本。 上述之模壓作業完成後,該流入上模8之凹部8 i内 之封裝樹脂即會固化成型為向外伸展於該封裝膠體6底部 上之肩部(Flange)60,如第1及第2圖所示。 如第4圖所示者為本發明之第二實施例之半導體封裝 件的剖面示意圖。該第二實施例之半導體封裝件2,結構 上大致同於第一實施例,不同點僅在於該第二實施例之封 裝膠體6’固化成型後,與之一體相連之肩部6〇,係呈階梯 狀。該階梯狀肩部60,之成型,係使上模8,之模穴8〇,的 開口緣形成向外伸展之階梯狀凹部8 1,,如第5圖所示; 因而’該凹部8Γ之深度係自模穴8〇,向外漸次遞減,以 在模壓製程中,流入該凹部81,内之封裝樹脂模流吸熱之 速度會漸次遞增,令封裝樹脂模流之流速隨凹部81,之深 度遞減而逐漸減緩,故能進一步增加避免溢膠之效果,並 降低合模壓力而有效防止基板3,之表面產生微裂痕。 上述之具體實施例僅係用以詳細說明本發明之特點及 [紙張尺度適用中國國家標準(CNS ) M規格do χ 297公董) 15966 (請先閱讀背面之注意事項再本頁) —裝- 本 ,訂· 525276 A7 五、發明説明(6 ) 功效,而非以之限定本發明之實 施耗圍,在未脫離本發 明所揭示之技術㈣與精神下,任何運用本發明所完成之 等政改變與修飾,均應仍為本發明下揭之中請專利範圍所 涵蓋。 [圖式符號說明] (請先閲讀背面之注意事項再^^本頁) 、11 _辦 經濟部智慧財產局員工消費合作社印製 10 晶片 11 基板 12 上模 13 下模 14 模穴 15 封裝膠體 2〜2, 半導體封裝件 3、3 1 9 基板 30 上表面 31 下表面 4 晶片 5 金線 6 封裝膠體 60 > 60, 肩部 7 銲球 8、? Γ 上模 80 、 80, 模穴 8卜 81, 凹部 9 下模 本紙張尺度適用中國國家標準(CNS ) A4規格(2ΐ〇χ297公釐) 15966

Claims (1)

  1. 525276 |1]件1^ H3 第89104218號專利申請案 申請專利範圍修正本 (92年1月3曰) -種封裝膠體具肩部之半導體封裝件,係包括: 一基板; 及 黏置於該基板上並與該基板電性連接 之晶片;以 經濟部中央標準局員工福利委員會印制衣 一用以包覆該晶片及基板之部分表面之封裝膠 體,該封裝膠體並於其與基板接連處向外延伸有一肩 部。 2·如申請專利範圍第丨項之半導體封裝件,其中,該肩部 係藉模具之用以形成該封裝膠體之模穴的開口緣上向 外延伸而成之凹部所形成者。 3·如申請專利範圍第1項之半導體封裝件,其中,該肩部 係具有均勻厚度者。 4.如申請專利範圍第丨項之半導體封裝件,其中,該肩部 係成階梯狀者。 5· —種封裝膠體具肩部之半導體封裝件之製法,係包括下 列步驟: 製備一基板,令該基板上黏設有晶片並使該晶片與 該基板電性連接; 將該黏設有晶片之基板夾固於模壓用之上模及用 以與該上模合模之下模之間,該上模具有一模穴,且該 模穴之開口緣向外延伸形成有一凹部; 本紙張尺度適用中國國家標準(CNS) A4規格(210 x 297公釐) 15966 525276 _H3_ 進行一模壓製程;以及 移除該上模及下模,形成封裝膠體具肩部之半導體 封裝件。 6. 如申請專利範圍第5項之製法,其中,該凹部具有均勻 之深度。 7. 如申請專利範圍第5項之製法,其中,該凹部係形成階 梯狀者。 經濟部中央標準局員工福利委員會印製 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 2 15966
TW089104218A 2000-03-09 2000-03-09 Semiconductor package with molding compound flange and fabrication method thereof TW525276B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW089104218A TW525276B (en) 2000-03-09 2000-03-09 Semiconductor package with molding compound flange and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW089104218A TW525276B (en) 2000-03-09 2000-03-09 Semiconductor package with molding compound flange and fabrication method thereof

Publications (1)

Publication Number Publication Date
TW525276B true TW525276B (en) 2003-03-21

Family

ID=28450425

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089104218A TW525276B (en) 2000-03-09 2000-03-09 Semiconductor package with molding compound flange and fabrication method thereof

Country Status (1)

Country Link
TW (1) TW525276B (zh)

Similar Documents

Publication Publication Date Title
US7012325B2 (en) Ultra-thin semiconductor package device and method for manufacturing the same
TW400631B (en) Chip package structure
JP3581814B2 (ja) 樹脂封止方法及び樹脂封止装置
TW200939423A (en) Semiconductor package structure with heat sink
TW504824B (en) Semiconductor package having chip cracking prevention member
TW525276B (en) Semiconductor package with molding compound flange and fabrication method thereof
TWI270190B (en) Lead frame structure and package for integrating the same
TW200935527A (en) Chip package apparatus and chip package process
TWM641162U (zh) 一種引腳及引線框架
TW490826B (en) Semiconductor package device and its manufacture method
TW587319B (en) Ball grid array semiconductor packaging with heat sink channel
JP3023303B2 (ja) 半導体装置の成形方法
TW502409B (en) Semiconductor package piece without flash on the periphery of air vent and method for producing the same
CN111863634B (zh) 超薄封装结构的制作方法
TWI292615B (en) Semiconductor package with lead frame
TW486795B (en) Fabrication method for a matrix strip as a chip support element and for semiconductor packaging elements with the matrix strip
JPH0897334A (ja) 樹脂封止型半導体装置
TWI252568B (en) Device and method for cavity-down package
JP3061115U (ja) 半導体パッケ―ジの基板
TW452958B (en) Structure for connecting turbulence plate to the inner lead
TW447092B (en) Integrated circuit package mold structure capable of preventing flash
JP3061114U (ja) 半導体装置のモ―ルド樹脂
TW444366B (en) Package method for integrated circuit with high conductive wire bondability and no flash
JPS6163042A (ja) 樹脂封止半導体装置
TW495942B (en) Semiconductor packaging device of chip base with opening and its manufacturing method

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent