TW520533B - Manufacturing method of system-on-chip and manufacturing method of semiconductor device - Google Patents

Manufacturing method of system-on-chip and manufacturing method of semiconductor device Download PDF

Info

Publication number
TW520533B
TW520533B TW090118256A TW90118256A TW520533B TW 520533 B TW520533 B TW 520533B TW 090118256 A TW090118256 A TW 090118256A TW 90118256 A TW90118256 A TW 90118256A TW 520533 B TW520533 B TW 520533B
Authority
TW
Taiwan
Prior art keywords
film
insulating film
gate insulating
manufacturing
thickness
Prior art date
Application number
TW090118256A
Other languages
English (en)
Inventor
Tatsuya Suzuki
Original Assignee
Nec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Corp filed Critical Nec Corp
Application granted granted Critical
Publication of TW520533B publication Critical patent/TW520533B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Weting (AREA)
  • Formation Of Insulating Films (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

520533
【發明之背景】 本發明係關於一種包含系統晶片（s〇c， system-on-chip)的半導體裝置之製造方法，尤有關於具 有多重閘極系統的系統晶片之製造方法，其中將具有厚膜 閘極絕緣膜及薄膜閘極絕緣膜的金屬氧化物半導體〇〇33，'
Metal Oxide Semiconductors)分別置於相鄰電路及内部 電路中。 隨著積體電路（IC， Integrated Circuit)設計及製造 技術的進步，近年來已有大量的研究進行於發展稱為系統 晶片（於下文中稱為’’ S0C”），其中容納於單一晶片上的組 件可貝現至今需要以多個大型積體電路（LSIs，Large Scale Integrated circuits)的系統組織的系統功能。 可被併入S0C的智慧財產（IPs, Intellectual properties)包括中央處理單元（CUP，Central Processing Unit)、邏輯電路、許多具有高儲存容量的記 憶體、影音處理電路、用於不同界面的電路、數位-類比 混合訊號處理電路等，此等種類的功能塊組成其内部電 路。 然而，如同常見的LSI，S0C也裝設有相鄰電路，具有 輸入-輸出保護功能或如此用來保護内部電路目的，以避 免靜電放電（ESD, Electro-Static Discharge)、電流雜訊 及其類似情況。 如上所述的此内部電路及相鄰電路，各包含許多 MOSs，組成了多重閘極系統。通常而言，在内部電路中含
第5頁 520533 五、發明說明（2) 有的M0S之閑極絕緣膜被製成薄至& 部電路的高度整合。 飞 下以便達到内 ”f 2反，對於包含於相鄰電路中的M0S，需要的3 间承文電壓以達到輸入-輪出保護的充分能力。:要的疋 相鄰電路中的閘極絕緣膜必須具 以，在 相鄰電路中的問極絕緣膜被製成 ' 々dm在 絕緣膜較厚的膜。 在内一電路、的間極 貫際;^，在相鄰電路中的閘極絕緣膜的膜厚声 或以下通常即被視為足夠。然：：度：， 壓的存在，特別需要強絕緣效果時，於供：電 膜厚度設定為至少5nm但不大於7二於某二障况中，將其 同曰了；功發展s〇c ’必須能夠成功地在-個相 及二！閘極系統’其中將具有厚膜閘極絕緣膜 閘極絕緣膜的嶋分別置於相鄰電路及内部^膜 滿足此需求對於S0C製造是非常重要 Γ中7:2將許多功能塊併入soc中，對於在 軚冋正5的要求特別強烈，為了達到此，將於此的 此產生在内部電路中閘極絕緣膜ί n路中閘極絕緣膜之間膜厚極大差異。於是 MUi>s开> 成於一個相同晶片上。 y 腔制，如i多重間極系統’其中閑極絕緣膜係由石夕氧化物 、’吊見製造方法的實例圖示於圖6中。於此的圖式 第6頁 '發明說明（3) 於内部電路中的_(在場氧化膜5。3的 502上）的步驟^ 3於相鄰電路中的噴在場氧化膜的右邊 形成基中所示，將用於元件隔離的場氧化膜 化，將：【6二中〇5所:’使梦基板整個表面受到氧 電路中作為第一問匕= 緣及膜5°。6分別生長於内部電 生如二，)：^二 電：：，梦氧化膜5。5去除’產 / 、 如顆粒及有機物質存在。雖鈇雜 ί = 電路將形成的梦基板表面區域的附近:將 耐受電壓等等：I;J =:案缺陷、閘極絕緣膜的不良 後的結構示於圖6(d^在清潔步驟中去除。將雜質移除 接下來，使矽基板整個 氧化膜509及51 0分別生县你、 又文到氧化，因而將矽 二閘極絕緣膜。如圖6(e)::部電路及相鄰電路中作為第 膜，其將形成相鄰電路的此造成形成雙層石夕氧化 化膜，其將形成内部電、㈤極絕緣膜與形成單層矽氧 之後，將物；；絕緣膜： 聚矽膜藉由光蝕刻法等形志 膜上’而後將此得到的 源極-汲極區域513至516^\、為閘極電極5Π及512。之後將 /成’完成具有厚膜閘極絕緣膜 520533 520533 五 發明說明（4) 的=郇電路中的_及具有薄膜閘極絕緣膜於内 的另-M0S之S0C，如圖6⑴中所示。 表面= = i =於相鄰電路將形成的閉極絕緣膜 7k 雜貝之，月，糸试剑，至今使用AMP清潔溶液或氨 極％ϊξϊ 於反覆地㈣及氧化作用至閑 的==而形ϊ的顆粒脫離效果，⑻由於使得去除 於顆=$電位相等於基板表面的電位產生的排斥力，對 、粒再黏至基板表面的抑制效果，或類似機制。 表面所=為了得到於相鄰電路將形成的清潔祕絕緣膜 s望將徹底顆粒脫離必須實行，換句㈣，必須將 、；時門里,。此到目前為止導致設定高清潔溫度及長清 為時間。在某些情況，閘極 0. 2nm膜厚。 閉往、、邑、·彖臈的蝕刻I甚至超過 去:、二’當以如此條件進行清潔，_然可將顆粒成功地 “油=絕緣膜的表面粗糙度可能增加，如圖6(d)中所 Ϊ降低 8 ’且在相鄰電路中閑極絕緣膜的可靠度可 :2 ’即使接下來將另一氧化等作用至其丨，具有剝 可^产的^ Ϊ絕緣膜不能恢復其品質，可能製造僅具有低 了罪厪的閘極絕緣膜。 生，ί i ί!素為推測由於不平均引起電場集中化的產 $处發生於閘極絕緣膜與閉極電極之間的界面。此 以成日守間依賴介電質損壞（TDDB，Time Dependent 第8頁 520533 五、發明說明（5) --
Dielectric Breakdown)及降低閘極絕緣膜的可靠度。 現在，在日本專利特許公開申請案第1 1 2454/ 1 998號 I，揭示在其中的發明目的為降低由於清潔矽半導體基板 二產生的粗糙度。在公告中也說明關於閘極絕緣 膜的剝餘情況。 ^然而，並無任何說明關於包含於S0C相鄰電路中的厚 膜閘極絕緣膜或其類似物。再者，關於清潔條件，如清潔 5度及清潔時間長度，僅提到一般的觀點，對於閘極絕緣 ”的蝕刻量控制並未做說明。所以，纟某些情況中，特別 疋S0C的厚膜閘極絕緣膜或其類似物的均勻性因而可 月匕穩定地達成。 此外’在日本專利特許公開申請案第1 1 0640/1 988號 〜目的為改善清潔之可控制性，其提出在使用ΑΜΡ清潔 =液的清潔步驟中’將清潔於室溫中進行，同時運用 波。 然而，於此公開申請案中，並無任何說明關於包含於 0CH相鄰電路中的厚膜閘極絕緣膜或其類似物。再者，並 ^提到關於閘極絕緣膜的蝕刻量控制或閘極絕緣膜的表面 粗糙度。所以，在某些情況中，特別是s〇c的厚膜閘極絕 緣膜或其類似物的均勻性因而可能不能穩定地達成。 *所以，若使用任何包括上述實例之傳統方法，閘極絕 f膜於π潔後不能夠穩定地達成良好的均勻性，特別是在 虞α又有具有厚膜閘極絕緣膜的M0S及具有薄膜閘極絕緣膜 的M0S之半導體裝置中，如s〇c，在如此的情況中，厚膜閘 520533 五、發明說明（6) 極絕緣膜不能確定有高可靠度。 【發明之概述】 冰於疋’本發明目的為使在半導體裝置如s〇C，其包含 相邠電路放置有具有厚膜閘極絕緣膜的M0S及内部電路放 置有^有薄膜閘極絕緣膜的M0S，其相鄰電路的厚膜間極 絕緣膜達到高可靠度。 、 _义=I達到此目的，本發明提供一種系統晶片（S0C)之 緣Ϊ及Μ : Γ〇(：包含相鄰電路放置有具有由第—閘極絕 及内部雷:*1極絕緣膜之層製成的厚膜閘極絕緣膜之M〇s 絕緣膜有具有由第二閘極絕緣膜製成的薄膜閘極 、、、邑緣膜的M0S ;該製造方法包含下列步驟： a)在矽基板上形成第一閘極絕緣膜； 膜|除在該内部電路將形成區域上之第一間極絕緣 c) 以在該相鄰電路將形成區域 ㈣量，不小於ulnm但不大於0.2二度=二膜 清潔該矽基板；及 X的條件下， d) 在該矽基板上形成第二閘極絕緣膜。 此外，本發明提供一種半導體裝置的製方 有不同膜厚度之個別閘極絕緣膜的第一 M法，一其中將具 並併入同一矽基板上；其包含步驟有： 苐一M0S舖於 a) 在該石夕基板上形成第一閘極絕緣膜； b) 去除在該第一M0S將形成區域' 膜； /之第一閘極絕緣
第10頁 五、發明說明（7) 刻量0不以I在該第二M〇S將形成區域上的第一閘極絕缘膜飾 割里，不小於〇· 01nm但不大 步刊位、、、巴、、象膜蝕 潔該矽基板；及 大於0.2nm膜厚度的條件下，清 =/明該：基板上形成第二問極絕緣膜。 放置之製造方法’其包含相鄰電路中 從1有具有由第一閘極锅縫 m电纷甲 的厚膜卩卩h 、、、、及弟一閘極絕緣膜之層製成 =ΐ:緣膜之M 0 s及内部電路中放置有且有由第 膜製成的薄膜問極絕緣膜的MOS，其； 於0 01 f將形成區域上的第—閘極絕緣膜钱刻量，不小 潔。’ ^果^大於〇.21"膜厚度的條件下，將該石夕基板清 可將；一間極絕緣膜可穩定地達到優越的均句性， J將厚臈閘極絕緣膜之可靠度增加。 【發明之詳細說明】 膜的i ί 施廣泛的研究於就等相鄰電路之閘極絕緣 力地發現，“適當調整間極絕緣膜 3 ::可將存在於閑極絕緣膜表面附近的顆粒充分地 勻:、㈤時’可將閘極絕緣膜的表面製成令人滿意地均 結果，在半導體裝置如soc中’其包含相鄰電路放置 有厚膜閘極絕緣膜的M0S及内部電路放置有具有薄膜
:亟絕緣膜的MOS，其相鄰電路的厚膜閘極絕緣膜到 咼可靠度。 、·^ J 片一作為第一閘極絕緣膜，可使用氧化矽膜、氮化矽膜、 虱氧化矽膜等，但於此等膜之中，較佳為氧化矽膜。、 第11頁 520533 五、發明說明（8) 藉由運用熱氧化或熱氮化可將此等膜生長至矽基板 上。，能夠以不同方式運用此二者而使膜生長。例如，可 =熱=進行於♦基板的熱氧化完成後，#熱氮化後熱氧 化，或甚至可同時實行熱氧化及熱氮化。 功睹此1卜二作為第二閘極絕緣膜，可使用氧化石夕膜、氮化 、么虱乳化矽膜、高介電常數膜等，但於此等膜之中， 較佳為氧化矽膜及氮氧化矽膜。 私扣為Μ此等間極絕緣膜去除顆粒，必須將顆粒如上述 ^。， 5認為應必須於清潔步驟中將閘極絕緣膜大量蝕 於〇 而二本發明人證明只要少量蝕刻閘極絕緣膜，相當 於u· Olnm或以上，f估幺n nR 斗、、丨， 令人、#立_土 ^更佳為0.〇5nm或以上之膜厚度，即 7人/雨思地去除顆粒。 猶兩ί Ϊ測’ A 了去除顆粒，不-定需要抬起整個顆粒， 雖然此原因並未非常明^的顆拉一小部份就足夠了， 同時，為了在S0C的相鄰電路中得到具有 勻表面的閘極絕緣膜，閘極 滿思均 應較佳不大於0 2η…二、、邑緣膜的蝕刻！就膜厚度而言 大於〇._ 更佳為不大於G·15⑽，再更佳為不 圖2顯示閘極絕緣膜粗糙度的平 咖sq财e)及粗糙度的平 #值(，root 閘極絕緣膜部分的膜厚度α)。a ^關於由㈣腐餘掉 膜厚度（ηΠ〇的測量可用橢圓尺或其類似物而進行，而 520533 五、發明說明（9) 餘刻量Re(nm)可由清潔前後膜厚度差計算而得。至於RMS e牙】用原子力顯微鏡（ATM， atomic force mi cr os cope)可將樣品表面的均勻度測量出，之後由計算 可％到此等估計值的個別平均值。 =圖2(a)中清楚可見，藉由降低Re可將RMS變得更 小。，將Re設定為02nm或以下，可使rms等於或小於 私Π ，虽將Κ設定為0· 1ηΠ1或以下，可使RMS等於或小 於U·228nm 。 藉由運用另一氯作 絕緣膜的m維持二二，=,專於其上’只要將間極 可# π μ λ ^ ΡΛ4戈 m，就能夠製造具有高 罪度的厚Μ閘極絕緣膜於相鄰電路中。 此外’如圖2 ( b )中、、杳ϋ a ^ 變得更小。者將R科Γη邊 精由降低Re(nm)可將Ra π 田、e〇又又為〇·2ηιη或以下，可徒R算於成小於 〇· 188nm，當將R設定An彳々 ]使匕寺於或小於 0.182nm。 6 為.1 nm或以下，可使、等於或小於 絕緣：二運K等一二'及二於其上，只要將閘極 可靠度的厚膜閑極絕緣膜於相鄰電路：能夠製造具有高 上述變化的主因可能為由 電極之間界面局部產生之 ^此在閘極絕緣膜及閘極 不常發生電場集中化。結果，二不:句勻的控帝j，造成較 膜的可靠度增加。 β抑制，而將閘極絕緣 圖3顯示用來損壞閘極絕緣膜 的相關性。Qbd在此代表損壞5〇%特荷量（Qbd)_e 心里閘極絕緣膜所需要
IH 第13頁 、發明說明⑽ 行積電何i(C/m2)，其測定是根據固定電流71)帅方法而實 不小^ 7了厂使⑽得到令人滿意的可靠度’較佳將Qbd製成為 ;7 C/m ’更佳為不小於1〇 c/m2。 定為：9圖3 t清楚可見，藉由降低Re可將Qbd增加。當將Re設 或下’可使Qbd等於或大於10 C/m2。 明，^ μ f本發明之S〇C製造方法參照圖1圖表式地說 - ㈤極絕緣膜係由氧化矽膜製成。 似物=ί的s〇c包含有具有作用為邏輯、記憶體或其類 物的相鄰電路1G2。作用為輪人-輸出保護或其類似 緣膜比位於相鄰電路中第位：二部電路中第-m〇s的間極絕 内部電路巾第-MQS M 中弟S的閘極絕緣膜比位於 因為Up I.極絕緣膜厚，且厚度不大於—。 度電路整合進；將=;=成更薄，”試達到更高 定。膜厚度可：二此更^ 首先’如圖1 (a)所示 1〇4上，而後，如圖1(b)所將，％取:化膜103形成於石夕基板 個表面1第一氧化矽膜i二及二乳化運用至矽基板的整 極絕緣膜所需的厚度，乂 成至在相鄰電路中閘 第一閘極絕緣膜。第_ ^ .绍邛電路及相鄰電路中作為 以下。 閘極、、、邑緣膜的膜厚度一般為7nm或
第14頁 520533 五、發明說明（11) 此阳ΐ下。將具有厚度約1⑽的阻抗形成，並藉由生長 、夜：二ί，矽膜1〇5上將開口製成。而後利用化學溶 二如緩：的虱氣酸，將濕式餘刻進行並將氧化石夕膜1〇干5 = 于、=m t脫掉。因此得到的結構圖示於圖1 (c)中。 成之卢二矣C圖不所不’在閘極絕緣膜與相鄰電路將形 ==面附近，存在有雜質如顆粒及有機物質 等去除。雖然雜質也存在於内部電路將形成 之矽基板表面附近，在此將其由圖中省略。 城 不㈣限制’只要間極絕緣膜耗刻量為 =小於〇.〇1⑽，但不大於〇.2nm之 ^里為 此要求，較佳滿足下列條件中的至少旱一項、广為了付合 ::於清潔溫度，其限制條件為在使得蝕刻量不 二:ί於〇.21"之膜厚的範圍内，以便可達到均句餘. 何特定限制。能 广但不高於4「c或於較高溫度為高於45t但不= ^顯示Re的改變為在1G分鐘固定清料間長 溫: = 可將心 緣膜部分的膜厚度等於或小於0.= 腐，， 緣膜部分的膜厚度等：：：:二使由姓刻腐㈣閉極絕 密裝=成：：：潔：Γ:=?’用來溫度調節的精
520533
、 外在將α潔溫度設定為低的情況中，若環境需 ^可運用具有能量不小於300W但不大於1〇〇〇界的超音 的顆f t波的運用可以促進部分暴露於閘極絕緣膜表面上 的顆粒自=極絕緣獏分離’因而改善清潔效率。 创Θ f此h况中，低清潔溫度的使用使得蝕刻表面得以達 率 均勻度而超音波的運用使其得以達到適當的蝕刻速 餘列度視清潔溫度而$，且若其在使得說明的 =于以達到的範圍内，無其他明確限 2些情況某些清潔時間長度大大地影響㈣*，二 要小心選擇最適當的時間長度。 致而 分鐘Γ-.長度最適田於至夕1为鐘但不長於20 二Γ當將清潔溫度設定於較高溫度為高於 長於5—分二内，清潔時間長度最適當㈣ 此外，當將清潔於25 t進行，清潔時間县声爭1 a 長度=函頁索Γ'Γ，變為在65 °c固定清潔溫度之清潔時間 Re降低。\將清^=藉由縮短清潔時間長度（分鐘）可將 使由铋w命 μ、寺間長度设定於2分鐘30秒或更短，可 0 21。= 短，可使由飾"列廢虽將清潔時間長度設定於1分鐘10秒或更 /腐蝕掉閘極絕緣膜部分的膜厚度等於或小
520533 五、發明說明（13) 於0.1nm 。 關 7^*、、_ ί 留的表面為均、= _；只要試劑能夠敍刻間極絕緣膜且其殘 清潔溶液為較佳^為$特別限定任何試劑。然而，AMP 例如可提出气Τ ί易地控制其蝕刻速率。 (體積比）1/4/20 :二二j氧化氫及超純水的混合物比例 根據本發明人的觀察、」(匕5、0. 15/1/5等。然而， 影響得到的閘極絕^ #月潔口溶液主的混合物比例幾乎不 件。 、、’、寺丨生’只要清潔方法滿足上述條 清潔進行時經過、j :: αμρ清潔溶液中的量在 刪乎不受影響，所：的=閉極絕緣膜 到具有如同圖i⑷中、以直線上夕個條件，根據情況，可得 絕緣膜。 良108圖不的均勻蝕刻面之閘極 將顆粒去除後，利用氫氯酸、 溶液之所謂HPM清潔溶液，繼續 化虱及超純水混合 接下來，將石夕基板的整個表進二金Λ雜質的去除^ 為第 或以下 二氧化矽膜1 〇 9及11 〇生成，分別内吾=經過氧化，在將第 二閘極絕緣膜。第二閘極絶j電路及相鄰電路中作 • nm 、錢骐的犋厚度一般為3: 結果’如圖1 (e)中所示，可开j 矽膜106及11〇組成的雙層膜及於内立、於相鄰電路中由氧化 1 0 9組成的單層膜。 4電路中由氧化矽膜
520533 五、發明說明（14) 於相鄰電路中的氧化矽雙層膜將形成厚膜閘極絕緣 ，，氧^雙層膜的總膜厚大於薄膜閘極絕緣膜的膜厚 ^通^設定為7nm或以下。另一方面，於内部電路中的 早層膜將形成薄膜閉極絕緣膜，其膜厚小於厚膜閉 極絕緣膜的膜厚度，通常設定為3111]]或以下。 声面此ί況而要’藉由運用氧氮化至矽基板的整個 表面，可將氮氧化矽膜形成為第二閘極絕緣膜。 現在’在由上述步驟得到的氧化矽膜 學蒸氣沉積（CVD，Chemical Vap〇r Dep〇si 等 石夕膜沉積。在-些情況中，…夕膜生長同時或之ί， 將Ν-型摻雜物如磷、砷等加入。 及11〗藉由光蝕刻法等將得到的聚矽膜形成為間極電極〗丨丨 接下來，利用閘極電極作為光罩，藉由熱 子植入法將源極-汲極區域U3至116 完成，^於
Uf)中的結構。 X凡成不於圖 若舄要了將功旎層，如吸氣層、Ρ方擴散；&、祝丨# 制層等另外於此安置。 L欢盾、餘刻抑 以SOC為例將本發明的上述製造方法說明。麸 =發明的製造方法運用至任何多閘極系統，复中放可 可達到高可靠度。 网枝、、'邑緣獏於其中 此外’例如具有多閘極系統的半導 有S0C及MAM二者其中之一或二者的元件表置，可提供設 第18頁 ^20533 五、發明說明（15) 另外ΐ:下：！例將本發明進一步說明。至於試劑，除非 — 白使用市售高純度產品。 L貫例I ·· S0C1的製造】 氧化ϊ:ΐ=οοχ: ’時間長度為10分鐘的條件下，將熱 氧化imt04的整個表面，將具有膜厚度5.1⑽的 HF 0 6形成，如圖1 (b)中所不。之後，利用 <气讀阶汴及112…質量比為5/14/20)的混合溶液作為緩衝的 虱虱馱，將氧化矽膜i 〇 5單獨去除。 i/4/2H、l!!用氨水、過氧化氫及超純水(體積比 1 0分鐘，=;=乍W潔溶液，於25。。進行清潔 丨㈣刻。二…超音波’因而將氧… 广潔後氧化矽膜表面的RMS及匕分別為〇. 226_及 0· 1 79nm，其確認膜的高度均勻性。 之後’利用氫氯酸、過氧化氫及超純水（體積比 1/1/6)的混合溶液作為11以清潔溶液，將金屬雜質 隨後，於溫度為8〇〇 °c，時ns八拉 、’、 脾s ^— 打間長度為8分鐘的條件下， 字另…、乳化進仃，因而完成如圖j (e) 化石夕膜π)9及no的膜厚度各為2.5nm，氧H J 的總膜厚度為6. 〇nm。 ^ ^iub及nu 而後於PH3比SiH氣體比例為〇.〇〇1，成長溫产 。c 及大氣壓力為1 · 3kPe的條件下，茲A^ r ' 成長至2—厚度，並形成間極：=CVD法將聚石夕膜 及2._13原子/平方公的？：。於15_能量 7保件下，精由離子植入法進行
520533 五、發明說明（16) 源極-汲極區域的形成。 因此，製造出具有如圖1(f)中圖示結構的S0C。S0C1 相鄰電路中放置的M0S閘極絕緣膜的膜厚度為6· Onm，而置 於内部電路中的另一MOS閘極絕緣膜的膜厚度為2. 5nm。此 外，置於相鄰電路中MOS閘極絕緣膜的Qbd為11·9 C/cm2， 其確認此膜的高絕緣容量。 【實例I I : S0C2的製造】 將S0C2以S0C1相同的方式製造，除了用APM清潔溶液 清潔時將清潔溫度設定為65 °C，而清潔時間長度為1分 鐘。
Re低到0· 08nm，置於相鄰電路中的MOS閘極絕緣膜的 膜厚度為5.9nm，而置於内部電路中的另一MOS閘極絕緣膜 的膜厚度為2. 5nm。 、 此外，RMS及Ra分別為小至〇.22 6nm及0.180nm，而q 咼達 11.6 C/cm2。 【實例11 I : S0C3的製造】 將S0C3以S0C2相同的方式製造，除了用APM清潔溶液 清潔時的清潔時間長度設定為丨〇分鐘。 彳
Re高達0· 6 9nm，置於相鄰電路中的MOS閘極絕緣膜的 膜厚度為5· 4nm，而置於内部電路中的另一 MOS閘極絕緣 的膜厚度為2.5nm。 ''、
此外’RMS及Ra分別為高達〇.241nm及0.192nm，而Q 低到 0· 94 C/cm2。 bd 【實例IV :S0C4及S0C5的製造】
第20頁 52〇533 友、發明說明（17) 將S0C4及S0C5以S0C1相同的方式製造，除了用αρμ清 潔溶液清潔時將清潔溫度分別設定為35 ^及45 t。 ’ 在S0C4的情況中，Re低到〇· 09nm，RMS及匕分別為小至 〇.227nm 及0.181nm，而 Qbd 高達 101 C/cm2。 此外’置於相鄰電路中的MOS閘極絕緣膜的膜厚度為 5· 9nm，而置於内部電路中的另一M〇s閘極絕緣膜的膜厚声 為2· 5nm 〇 又 在S0C5的情況中，Re低到〇 · 19nm，RMS及匕分別不大於 0· 234nm 及0· 187nm，而Qbd 高達7. 2 c/cm2。 、 此外，置於相鄰電路中的M〇s閘極絕緣膜的膜厚度為 j 达8nm，而置於内部電路中的另一M〇s閘極絕緣膜的 為2.5nm 。 哎 【實例V : S0C6的製造】 將S0C6以S0C1相同的方式製造，除了用氮氧化矽膜取 氧化矽膜1 〇9及11 〇，s〇C6展現如同S〇ci相同的優越性
第21頁 520533 圖式簡單說明 圖1 (a )至圖1 ( f )為一連串概略橫剖面圖，說明本發明 製造方法的步驟。 圖2(a)至圖2(b)為一對曲線圖，顯示ARe分別與RMS 及匕的相關性。 圖3為曲線圖，顯示出Re與Qbd的相關性。 圖4為曲線圖，顯示出Re為清潔溫度的函數。 圖5為曲線圖，顯示出Re為清潔時間長度的函數。 圖6 ( a)至圖6 ( f )為一連串概略橫剖面圖，說明傳統製 造方法的步驟。 【符號之說明】 1 0 1〜内部電路 1 0 2〜相鄰電路 1 0 3〜場氧化膜 1 0 4〜矽基板 105及106〜第一氧化矽膜 1 0 7〜雜質 1 0 8〜蝕刻面 I 0 9及11 0〜第二氧化矽膜 111及11 2〜閘極電極 II 3至11 6〜源極-汲極區域 5 0 1〜内部電路 502〜相鄰電路 5 0 3〜場氧化膜
第22頁 520533 圖式簡單說明 5 0 4〜矽基板 50 5及5 0 6〜氧化矽膜 5 0 7〜雜質 5 0 8〜餘刻面 509及510〜第二氧化矽膜 5 11及5 1 2〜閘極電極 513至5 16〜源極-汲極區域 i
I 第23頁

Claims (1)

  1. 520533 六、申請專利範圍 1 · 一種系統晶片（SOC， system-on-chip)的製造方 法’該S 0 C包含有於其中置有由第一閘極絕緣膜及第二閘 極絕緣膜之層組成的具有厚膜閘極絕緣膜之金屬氧化物半 導體（MOS，Metal Oxide Semiconductor)的相鄰電路，及 於其中置有由第二閘極絕緣膜組成的具有薄膜閘極絕緣膜 之M0S的内部電路；該製造方法包含下列步驟： a) 在矽基板上形成第一閘極絕緣膜； b) 去除在該内部電路將形成區域上之第一閘極絕緣 膜； 、、、、 <1 cj以在該相鄰電路將形成區域上的第一閘極絕緣膜 蝕刻量，不小於〇.〇lnnMs不大於〇·2ηπ]膜厚度的條件下，、 清潔該矽基板；及 d)在該矽基板上形成第二閘極絕緣膜。 2·如申請專利範圍第1項之系統晶片（S0C， system-on-chip)的製造方法，其中 比厚膜閘極絕緣膜的厚度 比薄膜閘極絕緣膜的厚度 薄膜閘極絕緣膜的厚度 小，不大於3nm，且 厚膜閘極絕緣膜的厚度 大，不大於7nm。 3 ·如申請專利蔚jfi馀j s ^ 彳摩已lij苐1項之系統晶片（s〇C system-on-chip)的制、生+ ， 楚心二I造方法，其中 第一閘極絕緣膜的厚 旱度不大於7nm，及第二閘極絕 520533 六、申請專利範圍 膜的厚度不大於3nm。 4· 一種半導體裝置的製造方法，該半導體裝置中具 有不同膜厚度之個別閘極絕緣膜的第一M〇s及第二M0S舖於 並併入同一矽基板上；該製造方法包含下列步驟： a )在該石夕基板上形成第一閘極絕緣膜； b )去除在該第一 μ 〇 s將形成區域上之第一閘極絕緣 膜； c) 以在該第二M〇s將形成區域上的第一閘極絕緣膜蝕 刻量’不小於〇〇lnm但不大於〇·2ηιη膜厚度的條件下，清 潔該^夕基板；及 d) 在該矽基板上形成第二閘極絕緣膜。 5.如申請專利範圍第4項之半導體裝置的製造方法， 其中 第一問極絕緣膜的厚度不大於7nm，及 第二問極絕緣膜的厚度不大於3nm。 6 ·如申凊專利範圍第4項之半導體裝置的製造方法， 其中 t潔溫度為至少20°C但不大於45°c，及 月潔時間長度為至少1分鐘但不長於20分鐘。 • 士申吻專利範圍第4項之半導體裝置的製造方法，
    520533 六、申請專利範圍 其中 清潔溫度為高於45 °C但不高於90 °C，及 清潔時間長度為至少30秒但不長於5分鐘。 8. 如申請專利範圍第4項之半導體裝置的製造方法， 其中於該清潔步驟中，將具有能量不小於30 0W但不大於 1 0 0 0W的超音波運用至其上。 9. 如申請專利範圍第4項之半導體裝置的製造方法， 其中該半導體裝置裝設有系統晶片（SOC， system-on-chip)及動態隨機存取記憶體（DRAM，Dynamic Random Access Memory)二者其中之一或二者0
    第26頁
TW090118256A 2000-07-27 2001-07-25 Manufacturing method of system-on-chip and manufacturing method of semiconductor device TW520533B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000227065A JP2002043435A (ja) 2000-07-27 2000-07-27 システムオンチップの製造方法、半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW520533B true TW520533B (en) 2003-02-11

Family

ID=18720573

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090118256A TW520533B (en) 2000-07-27 2001-07-25 Manufacturing method of system-on-chip and manufacturing method of semiconductor device

Country Status (4)

Country Link
US (1) US6479400B2 (zh)
JP (1) JP2002043435A (zh)
KR (1) KR100387342B1 (zh)
TW (1) TW520533B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI489236B (zh) * 2011-07-15 2015-06-21 Tokyo Electron Ltd Processing instructions, processing instructions, computer programs and processing devices

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6660635B1 (en) * 2002-03-20 2003-12-09 Taiwan Semiconductor Manufacturing Company Pre-LDD wet clean recipe to gain channel length scaling margin beyond sub-0.1 μm
CN1510755B (zh) * 2002-12-02 2010-08-25 大见忠弘 半导体器件及其制造方法
US7049242B2 (en) * 2003-01-06 2006-05-23 Texas Instruments Incorporated Post high voltage gate dielectric pattern plasma surface treatment
JP4887604B2 (ja) * 2003-08-29 2012-02-29 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR100600530B1 (ko) * 2003-11-04 2006-07-13 동부일렉트로닉스 주식회사 반도체 소자의 세정 방법
KR100843717B1 (ko) 2007-06-28 2008-07-04 삼성전자주식회사 플로팅 바디 소자 및 벌크 바디 소자를 갖는 반도체소자 및그 제조방법
US8164773B2 (en) 2006-05-26 2012-04-24 Marvell World Trade Ltd. Wireless system-in-package and image processing control apparatus
DE102015102300A1 (de) * 2015-02-18 2016-08-18 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines elektronischen Bauelements

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63110640A (ja) 1986-10-28 1988-05-16 Mitsubishi Electric Corp 基板洗浄装置
US5229334A (en) * 1990-08-24 1993-07-20 Seiko Epson Corporation Method of forming a gate insulating film involving a step of cleaning using an ammonia-peroxide solution
US5811334A (en) * 1995-12-29 1998-09-22 Advanced Micro Devices, Inc. Wafer cleaning procedure useful in the manufacture of a non-volatile memory device
KR19980073528A (ko) 1997-03-15 1998-11-05 구자홍 엠펙시스템 복호기장치
US6248618B1 (en) * 1999-10-12 2001-06-19 Chartered Semiconductor Manufacturing Ltd. Method of fabrication of dual gate oxides for CMOS devices
US6235591B1 (en) * 1999-10-25 2001-05-22 Chartered Semiconductor Manufacturing Company Method to form gate oxides of different thicknesses on a silicon substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI489236B (zh) * 2011-07-15 2015-06-21 Tokyo Electron Ltd Processing instructions, processing instructions, computer programs and processing devices

Also Published As

Publication number Publication date
KR20020010084A (ko) 2002-02-02
JP2002043435A (ja) 2002-02-08
US20020045356A1 (en) 2002-04-18
US6479400B2 (en) 2002-11-12
KR100387342B1 (ko) 2003-06-18

Similar Documents

Publication Publication Date Title
US7709909B2 (en) Method for making a semiconductor device having a high-k gate dielectric
TWI255012B (en) Method of manufacturing a flash memory cell
TWI595630B (zh) 半導體裝置
JPH0793437B2 (ja) 半導体装置のゲート酸化膜形成法
TWI247418B (en) SRAM cell and methods of fabrication
TWI242263B (en) Method for fabricating semiconductor devices having silicided electrodes
US6716707B1 (en) Method for making a semiconductor device having a high-k gate dielectric
CN101425457B (zh) 高介电常数栅极介电材料的形成方法与半导体元件
TWI223846B (en) Manufacture method of semiconductor device with gate insulating films of different thickness
JP2022125207A (ja) 半導体装置
CN101009203A (zh) 复合基材的制造方法
TW200301957A (en) Manufacturing method for semiconductor integrated circuit device
US9831084B2 (en) Hydroxyl group termination for nucleation of a dielectric metallic oxide
TWI283058B (en) Semiconductor integrated circuit device and method of manufacturing the same
TW520533B (en) Manufacturing method of system-on-chip and manufacturing method of semiconductor device
JPH11317502A (ja) 化学機械的研磨を用いたシングルトランジスタ強誘電体メモリセルの製造方法
TW484174B (en) Multiple-thickness gate oxide formed by oxygen implantation
TW417203B (en) Method of manufacturing a semiconductor device
JP2020021828A (ja) 半導体装置および半導体装置の製造方法
JPH10335607A (ja) 半導体装置の製造方法
JP2004297063A (ja) 選択的に堆積されたｐｇｏ薄膜およびこの薄膜を形成する方法
JP2002270828A (ja) 半導体装置及びその製造方法
CN113241373B (zh) 基于铁电掺杂的场效应晶体管及其制备方法
JP2005191341A (ja) 半導体装置とその製造方法
TW558796B (en) A method of forming gate dielectrics having various equivalent oxide thickness

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees