TW520460B - Display device and manufacturing method therefor - Google Patents

Display device and manufacturing method therefor Download PDF

Info

Publication number
TW520460B
TW520460B TW090107056A TW90107056A TW520460B TW 520460 B TW520460 B TW 520460B TW 090107056 A TW090107056 A TW 090107056A TW 90107056 A TW90107056 A TW 90107056A TW 520460 B TW520460 B TW 520460B
Authority
TW
Taiwan
Prior art keywords
electrode
electrode wiring
wiring
display device
drain
Prior art date
Application number
TW090107056A
Other languages
English (en)
Inventor
Takehisa Yamaguchi
Takafumi Hashiguchi
Naoki Nakagawa
Original Assignee
Kohtaka Satoshi
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kohtaka Satoshi filed Critical Kohtaka Satoshi
Application granted granted Critical
Publication of TW520460B publication Critical patent/TW520460B/zh

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/13439Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40Arrangements for improving the aperture ratio
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0247Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

520460 五、發明說明(1) 本I明係有關於可抑制 差等,而可得到良好顯示顯光;域f的亮度 液晶顯示裝置。 、"、、^、4置 特別疋適用於 習知的主動矩腺( 配設於各書素之薄膜f a matrix)型液晶顯示裝置, 切換開—稱為m)的構造作為 報說明書。其如第二1 於特開平8—328038號公 書辛的平面円辦-"之省知的主動矩陣型顯示裝置的1 一京的千面圖所不,僅於2個 的2個汲極電極的一側使源極電極::體:2個薄膜電晶體 形成薄膜電晶體時的氺甚 出、而美向開口率, 共通閘極電極的重疊面積使’源極電極與 個源極電極的一側使共通 係顯示連接於晝素電極=在:當= 極間(本發中=極電極與源極電 生容量(以下稱為Cgd)的分宝為汲極電極)的寄
Sh〇t ) ^ ^ ^ ^ ( „ τ # ^ # ^,;;^( '7,^ #]: 之驾知技術所示般與晝素電極常’如第11圖 明為汲極電極配螅彳 運接之源極電極配線(本發 . I : i s; I ΐ; ^ ^ 值增大產生顯示上的問題 =、、、,巴對值增大vCgd的 閃爍)。閃爍是眾所周知的:一|含巧 圖框(frame)施加於液晶之疋圖框(fr⑽e)與次 电&的有效值不同而發生的。 1 2〇66-388〇-Pf.ptd 第4頁
I 520460 五、發明說明(2)
Cgd —增加,閘極電極配線的時間常數增加, 的驅動側到遠端部附近發生閑極施加電壓;古遷 輸入,對既定的晝素電位產生空 的二 從高遷移至低時,將發生起因於TFT的寄生容間極施金加電壓 極電f電f降低(以下稱為給穿⑴eU thr0Ugh 電 差辦:給I Γ壓增加時,TFT的汲極電極-源極電極的41位 加“從;遷= ;動:之遠端部附近的閘極施 易發生的狀態。 將成為容 ,此,_給穿電壓是以下列公式而得。 ^ ~ (Cgd/(Cs+Clc+Cgd))*(Vgh-Vgl)
Cs為i積容,為Ci閘;電極與TFT之汲極電極的重疊容量, 壓的高電墨值、低C電//容量,Vgh、分別為閘極施加電 ㈣的值,二==。該公式可知’ AVg大幅依: 減小兮△ V g的絕對值變小’ AVg的值亦變小。葬Ϊ 減小f AVg、’可抑制上述的再次輸人。 轉由 割之理::Γ”知,構成’可抑制㈣的拍攝分 m 仁疋Cgd的絕對值增加,給穿電壓λ v 增加’:容易產生閃爍的問題。 f電“Vg亦 攝分G : : J : 3問題點,目的為得到抑制Cgd的拍 絕對值抑=而分割不均,再以減小 叫“,而侍到良好的顯示品質。 q 2066-3880-Pf.ptd 第5頁 520460 五、發明說明(3) 本發明之第1顯示裝置,i牲外达 上形成薄膜電晶n㈣為具備在絕緣性基板 而形成複數,且該複數個薄膜電=膜電晶體是對1畫素 源極電極配線,爽住該源極電::曰:=有源極電極的 1個沒極電極配線,該各個汲極電=在九各兩侧具有至少 極相對之通道長度方向的一部和配線在與前述源極電 分形成、、乃托Φ H 於與閘極電極配線重疊部 〜成及極電極,且該汲極電 1 素電極。 电位配線的另一端是連接於晝 本务明之第2顯示裝置,其特徵為在一# 置,太^、+、、広k a t 1又钓在上述第1顯不裝 在則述源極電極之兩側各自的箭、+、舌% μ v ^ 總和實質上相同。 L $邛为的面積之 本發明之第3顯示裝置,豆特料炎—,丄μ 置,右-r、十、、區托八将敛為在上述第2顯示裝 晶體ί : ΐ 兩側各自的前述重疊部分的薄膜雷 體的通迢長度方向的長度實質上相同。 專膜電 本發明之第4顯示裝置,其特徵 置,前述重疊部分的薄膜電晶體的^在上;^弟^示農 =為不影響前述薄膜電晶體的電流特性之既, 本發明之第5顯示裝置,其特徵為在上述第卜 弟3或第4的顯示裝置,前述汲極電極 極S?始皆& ne a人丄、 , 位配線的一端的汲極雷 才配線寬度方向全域上於與閘極電極配線 : 述及極電極。 丨刀小成月丨j ★本發明之第6顯示裝置,其特徵為在上述第丨、 第3或第4的顯示裝置,在除了前述第、 你丨示』⑴述及極電極配線之一端附
2066-3880-Pf.ptd 第6頁 520460 五、發明說明(4) 近的端部之汲極電極配線寬卢 配線重疊部分形成汲極電極:且前與:極電極 端部是配設於前述間極電極配線外電極配線的—端 本發明之第7顯示裝置,其特徵 弟3、弟4、第5或第6的顯示裝置过第Ϊ第2、 出至前述源極電極之源極電極配線相:=極電極配線拉 而經由絕緣膜設置在前述閉極電極配線^ =絕緣性基版 第6或弟7的顯示裝置,料 a 基板,從前述源極電極配線拉 +於别述、,、邑緣性 極配線的下或上形成半導體膜。别述源極電極之源極電 第3本^明ί第9顯示裝置’其特徵為在上述第1、第2 、第5、第6、第7或第8的顯示裝置二 源極電極之各兩側之至少1個汲極電極配後θ /又於财述 電晶體與畫素電極之間連接電:配金線疋在两述薄膜 接。 1僅在该晝素電極的一處連 本發明之第1 0顯示裝置,苴 第3、第4、第5、第6、第7、第8為在上述第1、第2、 汲極電極配線盥書f電 f苐9的顯不裝置’前 本發明之第以=造樣Λ膜?。 括在絕緣性基板上形成閑極:極了宰法开 極之絕緣膜’在該絕緣膜上形成半J體膜二間極電 上積層作為源極/汲極電極的導電膜,該積導體膜 住源極電極,其各兩、a之導電膜夾 具有至少1個汲極電極配線,該 2066-3880-Pf.ptd 第7頁 五、發明說明(5) 各個汲極電極配線在與前述源極 的一部分與閘極電極配 =目對之通道長度 極電極配線的另一端是連接成汲極電極,該: 本發明之第2顯示裝置的製—造方°,而圖案化之步驟。 括在絕緣性基板上積層作為☆ j ,由於其特徵為包 極電極配線,該各個汲極電極配線在盘前述個汲 長度方向的一部分與閑極電極配線重疊 2極電極,該汲極電極配線的另;;形成 在该源極/汲極電極上形成半導體膜,形成覆蓋 體膜的絕緣膜,在該絕緣膜上形成閑極電極圖案之 、本發明之第3顯示裝置的製造方法,其特徵為在上述 番或第2之顯示裝置的製造方法,還具備形成與前述汲極 =極配線連接之晝素電極圖案之步驟,且前 以與前述晝素電極相同步驟形成。 ^極配 簡單圖式說明: 第1圖係為本發明之實施例1之主動矩陣型液晶顯示裝 置的1晝素的平面圖。 第2圖係為本發明之實施例1的第1圖的TFT部分的擴大 圖。 第3圖係說明本發明之實施例1之汲極電流與接觸長度 關係的圖。 第4圖係為本發明之實施例1的第2圖的A —a剖面之製造 520460 五、發明說明(6) 步驟圖。 第5圖係為本發明之實施例1的第2圖的A - A剖面之製造 步驟圖。 第6圖係為本發明之實施例2的TFT部分的擴大圖。 第7圖係為本發明之實施例3的TFT部分的擴大圖。 第8圖係為本發明之實施例4的TFT部分的擴大圖。 第9圖係為本發明之實施例5的T F T部分的擴大圖。 第1 0圖係為本發明之實施例6的TFT部分的擴大圖。 第11圖係為習知的主動矩陣型液晶顯示裝置的1晝素 的平面圖。 ' 實施例1 藉由第1〜5圖說明本發明之實施例1的型態。第i圖係 為本發明之實施例1之主動矩陣型液晶顯示裝置的丨圭辛的 平面圖’而第2圖係為TFT部分的擴大圖,第3圖示3y極 電流J接觸長度關係的圖,第4及5圖係顯示 :之製造過程的剖面圖。在第1圖,1為源極電極配線,2 為閘極電極配線,3為閘極電極配線突出 ' n〇(IndlumTln〇xide)等組成 二4/例如 為源極電極配線的拉出部’ 6為 】的電極’5 、々第2的m的第i、第2的汲極 7、8分別為形 非晶石夕荨組成之半導體膜。 -線,9表示例如 M2® ’與第j圖 不配設在源極電極配線下 示第1的電極配線與畫素電極的成連:"同樣符號,10表 配線與畫素電極的連接部,〗2表_妾°卩,11表示第2的電極 2066-3880-Pf.ptd 第9頁 520460 五、發明說明(7) 7如非晶矽等組成的半導體膜,13表示第i的汲極電極配 =7與閘極電極配線突出部3的重疊部(第丨的汲極電極 ),表示第2的汲極電極配線8與閘極電極配線突出部3 =重$部(第2的汲極電極),wi表示第丄的^^丁的電晶體 ^度(通-道寬),W2表示第2的TFT的電晶體寬度(通曰道寬 ,a表不第1的汲極電極的通道長度方向的長度(以下稱 為接觸長度),b表示第2的汲極電極的接觸長度。在第4 圖及第5圖中,與第i圖相同構成部分給予同樣符號,1 9 二閘極絕緣膜,2〇表示真性(丨111:1^1^:1(:)半導體層,21 不注入η型雜質的導電性半導體層,22表示鈍能 乂 (Γ==)層。又’在該說明書源極電極:汲極電極 :及,電極是表示於薄膜電晶體部,形成電晶體的源 以及〉閘極的部分,源極電極配線、汲極電極配線 及p"! t f 線是表示含有前述源極電極、汲極電極以 及閘極電極之配線。 i u Μ 的間隙部分桎1 電極配線的交又部3近從Β雷/間極電極配線與源極 5,今ifr屮夕斯# A f近足源極電極配線拉出形成配線部 Μ拉出之配線邛與源極電極6連接。在TFT八, 的更擴大圖’在閘極電極配線的突出部3,卩上述源極圖 極β為中心夾住源極電極 ’、11電 8,並且該第!、第2的汲極=二的端及^ 的汲極電極13、“,另-端在形成】畫素之m弟電2 第10頁 2066-3880-Pf.ptd 520460 五、發明說明(8) ,與連^接部1 0、1 1連接。並且,閘極電極配線突出部3與 第1、第2的汲極電極配線7、8是具有同樣的接觸長度&、b f及相同面積的重疊部分13、14而形成。又,在第1圖、 第2圖’源極電極配線之拉出部5,是顯示用以減低閘極電 極配線的時間常數,配設於閘極電極配線外之範例。 ^ 如此而在閘極電極配線突出部3中央附近配設之源極 電極的兩側形成TFT,於該閘極電極配線突出部的通道長 度方向的兩側,第1、第2汲極電極,可形成接觸長度以及 /及極電級的面積相同。藉此,即使發生拍攝分割之間的各 層間的位置偏差的場合,例如第2圖中源極/汲極電極位置 的層相對於閘極電極所位於的層往右移Δχ的場合,第1汲 =電接觸長度8增加ΔΧ,第2汲極電極14之接觸長 二的卑^ ,因此第1、第2TFT的閘極電極與汲極電極之 中,即梯浪枚/ (里素 gd)不會產生變化。又第2圖 由於第1、’第2、/及+極層相對於閘極層在上下方向有空隙, ΐ,、cg的^摄13、14在閑極電極酉己線的突出部3 上Cjd的拍攝分割間的差異不會發生。 藉此’在各拍攝分割間久 各拍攝分割間Cgd沒有嫩於 先罩的位置即使發生空隙, 均。 欠化’可抑制拍攝分割間的亮度不 _ 並且由第2圖本發明之牯 -端的接觸長度與閘極電極寺重聂為第1、第2汲極電極是將 極電極配線與源極電極相 =而形成Cgd,與習知的汲 極電極配線交又的場合 、道長度方向的全區域與閘 可縮小Cgd的值。在此,電
520460
I洛从妾觸長度的值’是如第3圖的說明没極電流與接觸 又、關係之圖所示’接觸長度為既定的長度C (例如* # ^ —以上與汲極電流為大致飽和既定的電流值,比上 0 疋的長度^短的場合將影響汲極電流的降低,但本發 曰至少上述既定的長度c (不發生汲極電流降低的值) =上為佳,Cgd的值大幅依存接觸長度χ通道寬…的面積。 此可考慮依照層構成或層材料等變化上述既定的長度 C、的值,但即使這樣的場合如第3圖所示,汲極電流特性可 以大致飽和既定的點為既定的長度c,至少可以該既定的 長度C以上為接觸長度。 相對於此,前述之習知汲極電極配線在與源極電極相 對之通道長度方向全區域與閘極電極配線交叉的場合, Cgd的值大幅依存汲極電極配線寬x通道寬的面積,汲極 電極見大多是設定為考慮其製膜上的穩定性以及圖案化時 的汲極電極側壁的過度蝕刻(over etching)等的值(例如 6 //m以上)。從上述,亦可知道依照本發明Cgd的絕對值 被縮小。從以上所述,本發明之TFT構造,Cgd的絕對值 小’可抑制閃爍的產生。 接著,以第4圖及第5圖說明第2圖中A —a剖面的^丁的 製造過程。絕緣性基板(例如玻璃基板)上以濺鍍法成膜 為低電抗金屬的銘(A1)或鉻(cr)等的導電膜。接著以照相 製版形成圖案,如第4(a)圖以蝕刻形成閘極電極圖案了接 下來如第4(b)圖般以電漿CVD連續成膜例如氮化膜等組成
五、發明說明(10) 與摻雜η型雜質的非晶矽組 然後如第4(c)圖所示進行照片…反、體層21、。 再以濺鍍法堆層作為源極/沒極電 < ’餘刻半導體層。 的導電臈。其中,如第5(a円電極之1呂(A1)或鉻(C"等 汲極電極。該源極/汲極電極的製版圖案化源極/ 汲極電極配線的一#,是在旬二案化日:,如第2圖所示’ 向的-部分之與閑極電極端部之f道長度方 :極:f配線的另-端是以連接晝素電極而圖荦化。又4 ::=Ϊ;_Χ),因為可能帶來源極 =除去進行通道區域的分·,再㈣真性半導:層導體並 第4圖及第5圖說明逆交錯(stagger)(下閘極; =m gate型)的TFT的構造,亦可適用於閘極電 源上極=電極而配置於上層之所謂正交錯(Μ·"型 (上閘極,top gate型)的m之構造。並且,第*圖及 ίΪτ的的^造合並無特別限制,應可適用於在絕緣性基板上形成 實施例2 —以第6圖說明本發明之實施例2。第6圖係顯示本發明 之貫施例2之TFT部分的擴大圖。在第6圖,與第1圖、 圖相同構造部分給予同—符?虎,並說明與第2圖的差異。 第6圖t,第1、第2汲極電極配線7、8的_端是藉連接部 520460 五、發明說明(11) '--------- 1 0、11連接至形成1金去 除了端部之源極電極:素對V目同畫素電極4,另-端僅在與 成閉極電極配線突出二' 部分的通道長度方向的1部分形 閉極電極配線突出部3 Λ重豐沒極電極13、14。在此於 13、η之部分附右形成上述第1、第2的汲極電極 線卜8的源極電;;::槽=,與第卜第2汲極電極配 一 4和對之一端部配設於該凹槽部。 置發:空隙為攝分割之間的各層間的位 同的理由,對i下方=向的工隙由於與實施例1之場合相 端部配設於凹槽部汲極電極配線7、8的-端 〇 14 , H P閘極電極配線外,第1、第2汲極電 和、14由於疋形成於汲極電極配線7、8上,因此不合菸 生Cgd的拍攝分割之間差異。 上u此不會發 又,在如上述第丨、第2汲極電極配一 了端部之源極電極相對部分二疋僅與除 極電極配線突出部重疊而形成向二部分與閉 電極配線之與源極電極相對之通道長度 ’立精耆汲極 為至少不產生薄膜電晶體的汲極ϋ二、°卩分設定 施例1同樣地減低㈣的值,可抑制;;:低的值以上’與實 並且,從第6圖可知道,由於僅有與 極配線的源極電極相對部分的通首 、、弟2 >及極電 汲極電極,因汲極電極配線開D 向的1部分作為 口率化。 佔有部分小,可高開 在本實施例,如第6圖顯示, 的通道寬度方向端部比半導體膜f ° “極配線的突出部 版臊的冋方向端部更配設於内
520460 五、發明說明(12) 側,但是如實施例1的第2圖所厂、 度方向端部比半導體膜的同:,閘極電極配線的通道寬 從以上所述’在本實施例:::::設於更外側。 拍攝分割之間即使發生各罩農〃貫施例1同樣地,在各 之間_沒有變化’可抑制拍攝的二置不空/ ’在各拍 值小,亦可抑制閃爍的發生,77 ^ 句,並且Cgd的絕對 可高開口率化。 X ,可得到良好顯示品質,同時 實施例3 以第7圖說明本發明之實 之實施例3之TFT部分的_大\例3。苐7圖係顯示本發明 圖相同構成部分給予在第7圖’與第1圖、第2 第7圖係為經由絕緣膜而/置^而說明與第2圖的差異。 極電極配線2上。 又置源極電極配線的拉出部5於閘 藉由成為上述構成,哈Τ π 吴以外,Μ明入Γ 可得到與實施例1相同的效 呆以外’不透明金屬腺夕、、盾 , . ^ e „ ^ .、之源極電極配線突出部不是開口 4 置在閘極電極配線上,可提高開口率。 施例,係顯示閘極電極配線上配設著源極電極 配線的%合,但即伟尤、、店& + a 更在源極電極配線上配設閘極電極配線 的场二’於間極電極配線下設置源極電極配線的突出部, 亦可得到同樣的效果。 實施例4 一以第8圖說明本發明之實施例4。第8圖係顯示本發明 之貝施例4之TFT部分的擴大圖。在第8圖中,與第工圖、第 2圖相同構成邛分給予同一符號,而說明與第2圖的差異。
520460 五、發明說明(13) 第8丄圖#疋從源極電極配線的突出部5設置半導I*膜? 4於舌 於半㈣膜9之源極電極6的下部。切體㈣於重疊 果以:成,除了可得到與實施例1相同的效 和因為閉極電極配線之厚度的段差而產生緩 率。 體胰的厚度之段差而抑制,可提高製造良 合,頁示半導體膜上配設源極電極配線的場 ;極電線上配設半導體膜的場合,亦可彳: 源;ΪΓ線之厚度的落差而產生之閑極電極 高製造良率。 而抑制半導體膜的厚度之落差,可提 實施例5 以第9圖說明本發明之實施。 之實施例5之TFT部分的伊大R六势〇困間,4不本發明 圖相同構成部分給;ΠΞ。在第9圖,與第1圖、第2 第9圖是在TFT二而說明與第2圖的差異。 共通化,僅於連接Ϊ = 第1、第2汲極電極配線 # 廷按σ卩分25與晝素電極4連接。 果以:由iiif構成,除了可得到與實施例1同樣的效 可提高開口率。旦素電極之連接部為-個地方, 實施例6 、第圖"兒月本發明之貫施例6。第1 〇圖係顯示本發 五、發明說明(14)
明之霄施例6之tft部八λα坡L 第2圖相同構⑼分V;的^大^。在第10圖,與第i圖、 異。第1。圖係顯示在:及予: 素電,同一透明電極之範例。 /參電極使用與畫 ^由成為上述構成,除了可得到盥實施 果之外,不需要汲極電極配線盘“電=1同樣的效 高開口率。 /、且^電極的連接部,可提 以上只施例3〜6係說明實施例1苴 施例3〜6亦適用實施例2 # …例,但即使實 果。並且,適當組合實個同樣的效 2,可達到各別效果。 7適用上迷實施例1、 又’在實施例1〜6,說明在夾住 個TFT之場合,但兩側亦可各f使用i個電極兩卿成各1 時兩側各個汲極電極配線的重 =^TFT,此 觸長度相同而構成為佳。並且接 極電極配線的重疊部分的面積之總和以及接觸長:,:2 施例卜6係顯示為同樣的場合,❻是在顯示、-广 題的範圍即使具有差显實皙p亦相π 女寸沒上/又有問 果。又,在匕、f : 亦可得到同樣的效 源極電極,即使在實施例1〜6是形成丨個的 口右疋/、通而付的構成,以複數個形成源極電極杏妙 亦沒有其他困難。 τ往电位田然 ^並且,在實施例卜6,進行液晶顯示裝置的TFT構造之 說明,但不限定於使用液晶之顯示裝置,使用電冷光 (electroluminescence)元件等之主動矩陣型顯示π裝置亦 520460 五、發明說明(15) 可適用。 、首办Ϊ且’在實施例1以及3〜6,係顯示閘極電極配線的通 ^見度方向端部配設於半導體膜的同方向端部更外側之 歹1 ,但如實施例2所示,閘極電極配 部配設於比半導體膜之同方向端部更内側^冓見成度亦方可向。知 本發明之第1顯示裝4 ’是 形成 =電晶體之顯示裝置,該薄膜電晶 電極配線,且且有类曰體具有含源極電極的源極 的汲極電極配線,該各自汲極電極配線再二:=川固 3 ΐ通道長度方向的一部分於與閘極電極:線的、ΐ,極 :形成汲極電㉟’由於該汲極電極配線C重豐部 接=素電極,可抑制續fiick -二特徵為連 不品質。 叩J侍到良好顯 本發明之第2顯示 ”源極電極的兩側之V個前述重疊A裝置,由於在 貝相特徵’可抑制閃燦,而可得到=積之總和實 本發明之第3顯干胜 良好的顯示品質。 前述源極電極的币、 、 述第2顯示裝置,由於才 福、首具疮:兩側之各個前述重疊部分沾:於在 方向的長度實質相同為特徵,:的溥膜電晶體的 付到良好的顯示品質。 了抑制閃爍,而可 本發明之第4 _ 述重疊部分的薄體置的 影響前㈣膜電晶體的電流特性度’是不會 ____ _ -炙既疋的長度為特 2066-3880-Pf.ptd 第18頁 520460 五、發明說明(16) 徵,更減低Cgd而抑制閃 討不均,可 得到良好的顯示品質。’、’、σ抑制拍攝分 本發明之第5顯示穿 的顯示裝置,由於在前述’ ^第1、第2、第3或第4 ,,寬度方向全域在與端的汲極電極 >及極電極為特徵,可 =的重疊部分形 質。 f觸而可得到良好的顯示品 本發明之第6顯示梦罢 —,、、 的顯示裝置,由於在除^前述汲極述第1、第2、第3或第4 端部之外的汲極電極配線寬产方向的f配線的一端附近的 配線的重叠部分形成前述汲:電㉟,:=舆閑極電極 的-端端部是配設在前述 :c極配線 制閃爍,更可得到高開口率。配線之外為特徵,可抑 本發明之第7顯示裝詈,在卜β 4、第5或第的顧-姑ί 在上述第1、第2、第3、第 至前τ % 士 Κ、、Μ不波置,由於從前述源極電極配線引出 締由ίΐΪ電極之源極電極配線相對於前述絕緣性基板而 抑制拍攝分割的不均,可抑制閃爍,可更:=化加上 4々本發明之第8顯示裝置,在上述第1、第2、第3、第 4、〃第、5 '第6或第7的顯示裝置’對於前述絕緣性基板,由 於從則述源極電極配線引出至前述源極電極之源極電極配 f而經由絕緣膜設置於前述閘極電極配線上或下為特徵, 可抑制閃爍,亦可防止源極電極配線或閘極電極配線的斷 第19頁 2〇66-3880-Pf.ptd 五、發明說明(17) 本發明之第9顯示裝置,在 ^ 4、第5、第6、第7成楚在上述弟1、第2、第3、第 極電極之各兩側 2 _”、、員不I置,由於配設於前述 f曰2 至少1個汲極電極配線,是在前、原 ,日日體與畫素電極之間連接 疋在則述薄暝 發明之第i 〇顯示裝置 4、第5 、第6 、第7、筮s + Μ n ^ 弟2 、第3 、筻 電極配線,是以Μ夸3弟的顯示裝置,由於前述;^ pa ^ ^ 與旦素電極相同的膜形成為特矜 及極 閃爍,更可能高開口率化。 风馮特徵,可抑制 本發明之第丨顯示裝置的 括在絕緣性基板上形成門、 ’ 於,、特徵為包 極之絕緣膜,=圖案,形成覆蓋該間極電 上積層作為源極/;及極電桎二成:導體膜,在該半導體膜 各個汲極電極配!::j有至少1個汲極電極配線,ί 的-邱八=與則述源極電極相對之通道長声方1 極電極配線的另-端是連接至書;電極m電匕極,該及 可抑制閃爍,而可得丨”圖案化之步驟, 太Aal ,仵到具有良好顯示品質的顯示裝置。 括i ^卷之弟2顯示裝置的製造方法,由於苴特彳1 A A 括在纟巴緣性基板上夢& 、/、符欲為包 積層之導雷膜ΐΐί 汲極電極的導電膜,嗦 極電極配缘U極電極,其各兩側上具有至少1個汲 之通道县Lii極電極配線在與前述源極電極相對 汲極電極’該汲極電極配線的另一端是以
2066-3880-Pf.ptd 第20頁 520460 五 、發明說明(18) — 該ΐ導許= 汲極電極上形成半導體膜,形成覆蓋 步n a 、、、、、巴緣膜,在該絕緣膜上形成閘極電極圖宰之 置驟’可抑制閃爍’而可得到具有良好顯示品質的顯= 本發明之第3顯示裝置的製造方法, ,顯示裝置的製造方法,還具備形达第或弟2 連接之晝素電極圖案之步驟,由於且有汲極電極配線 j以與前述畫素電極相同步驟形成之c極配線 並可能高開口率化。 亏试可抑制閃爍, 符號說明: 1〜源極電極配線 2〜閘極電極配線 3〜閘極電極突出部 4〜ΙΤ0晝素電極 5〜源極電極拉出部 6〜源極電極 7〜第一汲極電極配線 8〜第二汲極電極配線 9〜半導體膜 極配線與畫素電極的連接部 12〜半導體膜 建接部 1 3〜第一沒極配線7與閘極電極 _ 線犬出部3的重疊部
2066-3880-Pf.ptd
第21頁 520460 五、發明說明(19) 1 4〜第一汲極配線8與閘極電極配線突出部3的重疊部 1 9〜閘極絕緣膜 2 0〜真性半導體層 2 1〜導電性半導體層 2 2〜純態層 2 3〜凹槽部 a〜第一沒極電極的通道長度方向的長度 b〜第二汲極電極的接觸長度 w;l〜第一TFT寬度 w2〜第二TFT寬度
2066-3880-Pf.ptd 第22頁

Claims (1)

1 · 一種顯示裝置,包括·· 的閑極電極配 線; 含有形成於絕緣性基板上之問極電極 含有經由該閘極電極配線與 極電極配線; /、、、、、父又之源電極的源 形成於該閘極電極配線與誃 近的薄膜電晶體;以及 、/Λ、電極配線之交又部附 包含該薄膜電晶體之汲極電極且 極電極配線; 电位且連接於晝素電極的汲 極配:中::ΐ電晶體在源極電極之兩側具有2個汲極電 個端邙盥,二f2個汲極電極配線之源極電極相對之各 W、:述閘極電極配線重疊部分形成2個汲極電極。 如申請專利範圍第丨項所述之顯示裝置,其 j極電極配線與前述2個汲極電極配線之各個前述重疊 为的面積實質上相等。 且" 31如申請專利範圍第2項所述之顯示裝置,其中前述 $極電極配線與前述2個汲極電極配線的各個前述重疊部 5的 >專膜電晶體的通道長方向的長度實質上相等。 田4·如申請專利範圍第3項所述之顯示裝置,其中前述 f疊部分的薄膜電晶體的通道長方向的長度至少為不影響 如述溥膜電晶體的電流特性降低之長度。 5·如申請專利範圍第1、2、3或4項所述之顯示裝置, 其中前述汲極電極配線的一端的通道寬度方向的整個區域 在與閘極電極配線重疊部分形成前述汲極電極。
520460 六、申請專利範圍 6. ^申請專利範圍第1、2、3或4項所述之顯示裝置, 其中在前述源極電極的兩側與該源極電極相對之汲極電極 配線的通道寬度方向的一部分與前述閘極電極配線重疊 分形成 及極電極。 如申請專利範圍第1、2、3或4項所述之顯示裝置, 其中從刖述源極電極配線拉出至前述源極電極之源極電極 配線相對於前述絕緣性基板而於前述閘極電極配線上 經由絕緣膜而設置。 卜
8·如申請專利範圍第1、23或4項所述之顯示裝置, :ί相對於前述絕緣性基板,在從前述源極電極配線拉出 月J述源極電極之源極電極配線之下或上形成半導體膜。 苴由9户ΐ申请專利範圍第1、2、3或4項所述之顯示裝置, 、刖述源極電極之各兩側與該源極電極相對而配設史 及極電極配線’在前述薄膜電晶體與晝素電極之間相 互連接,且僅在一處與該晝素電極相連。 置,=·如^申请專利範圍第1、2、3或4項所述之顯示裝 ./、中則述沒極電極配線是以與晝素電極同樣的膜形
11 ·—種顯示裝置的製造方法,包括: j緣性基板上形成閘極電極配線圖案; 设蓋该閘極電極配線的絕緣膜; 在該絕緣膜上形成半導體膜;、 在4半導體膜上增層源極/汲極電極組成之導電膜
520460 六、申請專利範圍 -^4.,,,, ^ 2· 一種顯不裝置的製造方法,包括·· 在絕緣性基板上增層源極/汲極組成之導電膜; 相對二\層之‘電膜’於源極電極的兩側在與該源極電極 對之2個汲極電極配線的通道長度方向的端部與前 亟電極配線重疊的部分形成汲極電極之圖案化步驟; 在该源極/沒極電極上形成半導體膜; 形成覆蓋該半導體膜之絕緣膜;以及 在該絕緣膜上形成閘極電極圖案。 步 1 3 ·如申請專利範圍第11或1 2項所述之顯示裝置的製 造方法’其中還包括形成與前述汲極電極配線連接之畫素 電極圖案,前述没極電極配線是在與前述書去雷技^ · 驟形成。
2066-3880-Pf.ptd
TW090107056A 2000-04-14 2001-03-26 Display device and manufacturing method therefor TW520460B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000114239A JP2001296553A (ja) 2000-04-14 2000-04-14 表示装置および表示装置の製造方法

Publications (1)

Publication Number Publication Date
TW520460B true TW520460B (en) 2003-02-11

Family

ID=18626076

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090107056A TW520460B (en) 2000-04-14 2001-03-26 Display device and manufacturing method therefor

Country Status (4)

Country Link
US (1) US20010030719A1 (zh)
JP (1) JP2001296553A (zh)
KR (1) KR20010098542A (zh)
TW (1) TW520460B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100370800B1 (ko) * 2000-06-09 2003-02-05 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제작방법
KR100606963B1 (ko) * 2000-12-27 2006-08-01 엘지.필립스 엘시디 주식회사 액정 디스플레이 패널 및 그의 제조방법
JP4202012B2 (ja) 2001-11-09 2008-12-24 株式会社半導体エネルギー研究所 発光装置及び電流記憶回路
KR100900541B1 (ko) * 2002-11-14 2009-06-02 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판
KR100905470B1 (ko) * 2002-11-20 2009-07-02 삼성전자주식회사 박막 트랜지스터 어레이 기판
WO2004063802A1 (fr) * 2002-12-03 2004-07-29 Quanta Display Inc. Agencement de pixels transflectif
TWI226962B (en) 2004-01-05 2005-01-21 Au Optronics Corp Liquid crystal display device with a capacitance-compensated structure
JP4108078B2 (ja) * 2004-01-28 2008-06-25 シャープ株式会社 アクティブマトリクス基板及び表示装置
KR100636483B1 (ko) 2004-06-25 2006-10-18 삼성에스디아이 주식회사 트랜지스터와 그의 제조방법 및 발광 표시장치
KR101142785B1 (ko) * 2005-06-28 2012-05-08 엘지디스플레이 주식회사 박막트랜지스터를 포함하는 액정표시장치
US7408198B2 (en) 2006-02-13 2008-08-05 Chunghwa Picture Tubes, Ltd. Thin film transistor, thin film transistor array and repairing method thereof
TWI328878B (en) * 2006-09-15 2010-08-11 Au Optronics Corp Electrode structure of a transistor, and pixel structure and display apparatus comprising the same
JP5063539B2 (ja) * 2008-09-12 2012-10-31 株式会社半導体エネルギー研究所 半導体装置及びそれを用いたモジュール、電気器具
KR101605467B1 (ko) 2009-10-16 2016-04-04 삼성디스플레이 주식회사 박막 트랜지스터 표시판
CN107731931B (zh) * 2009-10-21 2021-03-23 株式会社半导体能源研究所 显示装置和包括显示装置的电子设备
CN102918650B (zh) * 2010-04-07 2017-03-22 株式会社半导体能源研究所 晶体管
CN103022141B (zh) * 2011-09-22 2016-04-20 上海中航光电子有限公司 薄膜晶体管、双栅极驱动横向排列的像素结构及显示面板
WO2013094184A1 (ja) * 2011-12-22 2013-06-27 シャープ株式会社 アクティブマトリクス基板及びその製造方法
JPWO2016080542A1 (ja) * 2014-11-21 2017-08-31 シャープ株式会社 アクティブマトリクス基板及び表示パネル
WO2016080541A1 (ja) * 2014-11-21 2016-05-26 シャープ株式会社 アクティブマトリクス基板及び表示パネル
US10185194B2 (en) 2015-01-30 2019-01-22 Sharp Kabushiki Kaisha Display control element and display device
CN105070268B (zh) * 2015-09-23 2017-10-24 深圳市华星光电技术有限公司 降低内嵌式触摸液晶面板的漏电流的方法及设备
JP6802653B2 (ja) * 2016-07-15 2020-12-16 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
US20010030719A1 (en) 2001-10-18
JP2001296553A (ja) 2001-10-26
KR20010098542A (ko) 2001-11-08

Similar Documents

Publication Publication Date Title
TW520460B (en) Display device and manufacturing method therefor
US6800873B2 (en) Semiconductor device and electronic device
TW478156B (en) Active matrix substrate and the manufacturing method therefor
TW562983B (en) Active matrix type liquid crystal display apparatus
JP2720862B2 (ja) 薄膜トランジスタおよび薄膜トランジスタアレイ
TWI342977B (en) Thin film transistor array panel for liquid crystal display
TWI253180B (en) Display device
CN102983141B (zh) 具有氧化物薄膜晶体管的平板显示装置及其制造方法
TW418431B (en) Active matrix electro-optical device
TW200521542A (en) Liquid crystal display
CN106409845A (zh) 开关元件及其制备方法、阵列基板以及显示装置
TW200931147A (en) Pixel structure
JPH05257164A (ja) アクティブマトリクス基板
TW550431B (en) TFT-LCD device having a reduced feed-through voltage
TW200841104A (en) Array substrate and method for manufacturing the same
TWI239651B (en) Manufacturing method of a thin film transistor-liquid crystal display
CN107579079B (zh) 一种薄膜晶体管及其制备方法、阵列基板及显示装置
TWI248682B (en) Control TFT for OLDE display
TWI326919B (en) Semiconductor structure of liquid crystal display and manufacturing method thereof
CN107112365A (zh) 半导体装置
JPH06167722A (ja) アクティブマトリクス基板及びその製造方法
TWI225705B (en) Electrostatic discharge protection device and manufacturing method thereof
US10833197B2 (en) TFT substrate having compensation capacitance unit for change in capacitance formed between gate electrode and drain electrode
TW527574B (en) Method for driving active matrix substrate and liquid crystal display device using the same
JPH0380225A (ja) アクティブマトリックス基板

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees