TW520405B - Methods for etching a trench in a silicon layer - Google Patents

Methods for etching a trench in a silicon layer Download PDF

Info

Publication number
TW520405B
TW520405B TW088104862A TW88104862A TW520405B TW 520405 B TW520405 B TW 520405B TW 088104862 A TW088104862 A TW 088104862A TW 88104862 A TW88104862 A TW 88104862A TW 520405 B TW520405 B TW 520405B
Authority
TW
Taiwan
Prior art keywords
plasma
source
variable
patent application
plasma processing
Prior art date
Application number
TW088104862A
Other languages
English (en)
Inventor
Mark A Kennard
Original Assignee
Lam Res Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Res Corp filed Critical Lam Res Corp
Application granted granted Critical
Publication of TW520405B publication Critical patent/TW520405B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082Radio frequency generated discharge
    • H01J37/321Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32697Electrostatic control
    • H01J37/32706Polarising the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32Processing objects by plasma generation
    • H01J2237/33Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334Etching
    • H01J2237/3343Problems associated with etching
    • H01J2237/3347Problems associated with etching bottom of holes or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

經濟部智慧財產局員工消費合作社印製 520405 A7 _____ B7 五、發明說明(3 ) 規則◦商業上可接受的蝕刻結果係重要的,因爲它們使得 特定的方法可用於製造半導體產品,與之相對的是僅可當 作學術練習而欠缺某些蝕刻基準不能實際製造使用的方法 〇 爲了幫助討論,圖2描述一已經在矽層1 〇 4內蝕刻 出的溝2 0 2,其係在高密度電感耦合電漿處理室中用 s F 6 / 0 2當作蝕刻劑源氣。如圖2中所示,由於接近溝 2 〇 2之開口處的高側蝕程度,而在區域2 0 4內發生光 罩下切。更下方,看到溝之內表面有些粗糙處。茲推測粗 糙區域2 0 6可能部分是因爲這些區域的不充分鈍化。 更顯著地,發覺A R D E (取決於蝕刻的長寬比)在 底材上係特別嚴重的。舉例言之,〇 · 8微米溝的飩刻速 率與1 · 5微米溝的蝕刻速率之比較結果顯示在一案例中 A R D E係幾乎1 〇 〇 % (即是,1 · 5微米溝的鈾刻速 率係約兩倍快於〇 . 8微米溝的鈾刻速率)。高A R D E 程度導致在底材上的某些溝產生差的飩刻結果,使得S F 6 /〇2化學品爲主的蝕刻技術不能適用於高密度/電感耦合 電漿處理室中, 鑒於上述,本案爲在底材之矽層內飩刻溝的改良技術 ,其使用高密度電漿處理室。 發明槪述 本發明在一實施例中係關於一種在單晶矽層內蝕刻溝 的方法。此方法包括提供一種具有電漿處理室的電漿處理 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公f ) ------;----Γ 裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) -6 - 經濟部智慧財產局員工消費合作社印製 520405 A7 _ B7 五、發明說明(4 ) 系統。電漿處理系統具有一可變電漿發生源及一可變離子 能源’其中與可變離子能源無關地來獨立控制可變電槳發 生源。此方法更包括使一含有0 2、氦及至少S F 6和 N F 3中一者的蝕刻劑源氣流入電槳處理室內。其亦包括激 勵可變電漿發生源及可變離子能源以由鈾刻劑源氣形成電 漿。此外,其亦包括採用電漿來蝕刻溝。 在另一實施例中,本發明關於一種在矽層內蝕刻溝的 方法。此方法包括提供一種具有電漿處理室的電漿處理系 統。電槳處理系統具有一可變電漿發生源及一可變離子會g 源,其中與可變離子能源無關地來獨立控制可變電漿發生 源。此方法更包括使一含有〇2、氨及s F 6蝕刻劑源氣流 入電漿處理室內,其中氨的流速係大於鈾刻劑源氣總流速 的約6 5 %。其亦包括激勵可變電漿發生源及可變離子倉g 源以由蝕刻劑源氣形成電漿,及採用電漿來蝕刻溝。 在硏讀以下詳細說明和硏究不同的圖式將明瞭本發明 的這些和其它缺點。 圖式之簡單說明 藉由非用以限制的實例來說明本發明,圖中相同的參 照號數係指相同的元件,且其中: 圖1爲了幫助討論而描述一種簡化的層疊物,包括一 石夕層及一用於砂層內蝕刻溝的光罩層。 圖2描述一已經在矽層內飩刻出的溝,其係在高密度 電感耦合電漿處理室中用S F 6 / 0 2當作蝕刻劑源氣。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) t*· -----------;—裝--------訂--------- (請先閱讀背面之注咅2事項再填寫本頁) 520405 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(5 ) 圖3描述一已經在矽層內鈾刻出的溝,其係在低密度 平行板型電漿處理系統中經由硬罩層的開口。 圖4顯示TCPTM 9400 SE電漿反應器之簡 化示意圖,其代表一種適用於本發明的電漿處理室。 圖5顯示依本發明的一實施例之處理步驟,其涉及在 高密度電漿處理室中形成一穿過底材之矽層的溝且採用氦 /〇2 /無碳含氟的氣體當作鈾刻劑源氣。 主 要 元件對照表 1 〇 〇 層 疊 物 1 〇 2 光 罩 層 1 〇 4 矽 層 1 〇 6 開 □ 2 〇 2 溝 2 〇 4 域 2 〇 6 域 3 〇 2 溝 3 〇 4 硬 罩 層 3 0 6 is 域 3 0 8 傾 斜 側 壁 4 0 2 室 4 〇 4 電 極 4 〇 4 線 圈 4 〇 6 R F 發 生器 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----I--訂---------. (請先閱讀背面之注意事項再填寫本頁) -8- 520405 五、發明說明(64 0 8 44 〇 4 145 0 2 5〇45 0 6 5 0 8 氣體分配板 底材 夾盤 R F發生器 步驟 步驟 步驟 步驟 (請先閱讀背面之注咅?事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 較佳實施例之詳細說明 現將參閱附圖中所示的一些較佳實例來詳細說明本許 明。在以下說明中,陳述許多明確的細節以便對本發明有 徹底之了解。然而,熟悉技藝者將明瞭沒有這些細節的部 分或全部仍可實行本發明。在其它例子中,未詳細說明眾 所周知的處理步驟及/或結構,以便不會模糊本發明。 依本發明一觀點,以相當高的流速將氨氣加到無碳、 氧/赢爲主的化學品中以使得能在局密度電漿室中進行溝 的飩刻。特別地,將相當高流量的氨氣(例如大於總流動 體積的約6 5 % )加到〇2 / S F 6 (或N F 3 )中以使得 能在高密度電漿室中進行溝的蝕刻。 高密度電漿處理室中較宜採用高氦氣流量、氧/氟爲 主的化學品,該室具有分開控制電漿源和離子能源的能力 。當如此採用時,與採用氟爲主的化學品或S F 6 /〇2的 先前技藝蝕刻技術(沒有高的氦氣流量)比較下,發覺實 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) -9- 520405 A7 B7 五、發明說明(7 ) 質改良的光罩選擇性、A R D E、蝕刻速率及粒子污染。 雖然不希望被理論所拘束,但是相信添加相當高流動 體積的氮氣會因增加離子能量而改良蝕刻的定向性,藉以 增加進入溝內的垂直鈾刻速率以及減少光罩下切。茲相信 添加高流量的氦氣會實質地增加電漿的離子能,因爲氦本 身的游離能係高於S F 6或〇2的游離能。當添加大體積的 氨氣(例如大於總體積流量的約6 5 % ),在氦變成離子 化之前可用的S F 6和〇2係實質上全部在室中被離子化了 。不需要產生額外的電子和離子,在電極處將電位提升, 此增加峰對峰之電壓以及電漿處理室內的電漿之離子能。 電漿的較高離子能(由於高流量的氮氣所致)協同電漿處 理系統之偏壓功率所供應的離子能而改良蝕刻的定向性。 如所述,本發明較佳使用於高密度電漿處理室中,其 中可獨立地控制電漿發生源及離子能源。獨立控制離子能 供給源的能力使得蝕刻過程達到最佳化而與離子密度無關 ’俾適應電漿之增加的離子能(其部分係由高流量的氮所 致)。 不使用本文中所述的高流量,則當採用於低密度電漿 處理系統時,已經證明S F 6 /〇2會產生商業上不能接受 的結果。舉例言之,L e g t e n b e r g和S a y a u報告說顯著的光罩 下切、負傾斜的輪廓、微光罩、低鈾刻速率、不良的溝形 或任一以上的組合。例如見:使用SF6/〇2/CHF3 赶^之各向異性反應離子鈾刻,R. Legtenberg, H. Jansen, M. de Boer,M. Elwenspoek,電化學學會雜誌,第 1 4 2 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝 tr---------♦ 經濟部智慧財產局員工消費合作社印製 - 10 - 經濟部智慧財產局員工消費合作社印製 520405 A7 _ _____ B7 五、發明說明(8 ) 冊,第6號,(1995)及使用S F 6 /〇2氣體混合物 迫^之反應離子蝕刻,T. Syau,B. Baliga,R. Hamaker, 電化學學會雜誌,第138冊,第10號,(1991) 〇 令人驚異地,將氦氣加到〇2 / S F 6化學品中,縱使 在相當高的流速,當使用於低密度電漿處理系統時,並不 會產生適宜的鈾刻結果。爲了幫助討論,圖3描述一在低 密度平行板型電漿處理系統中經由硬罩層3 0 4的開口而 在矽層1 0 4內触刻出的溝3 0 2。在圖3的例子中,触 刻期間電漿處理室內的離子能係大約1 0 1 ^至1 0 1 1離子 /立方公分。如圖3中所示,當企圖在低密度平行板型電 漿處理系統內用氦/〇2 / S F 6時,看到區域3 0 6的嚴 重光罩下切。而且蝕刻輪廓的特徵係在於傾斜的側壁 308,其產生令人不能接受的溝形。而且,在溝302 之底部出現嚴重的粗糙度,看到溝之傾斜側壁3 0 8與底 部之間的角落區域有微溝◦就發明人在此處尙未了解的原 因而論,高的氦流量似乎僅在高密度電漿處理系統中產生 商業上可接受的蝕刻結果,且較佳是在一種高密度電漿處 理系統其中獨立地控制電漿發生源和離子能源。 同樣令人驚異地,當用另一種惰氣來代替氦氣時,蝕 刻結果變差。因此,茲相信氦的特殊游離能搭配其之稀釋 效果及使用高密度電漿處理系統同時在高密度電漿處理室 中蝕刻溝係爲產生商業上可接受的蝕刻結果之關鍵。 預料本發明的改良溝鈾刻技術可在任一適合的高密度 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ------.----Γ 裝--------訂--------- (請先閱讀背面之注咅?事項再填寫本頁) -11 - 520405 Α7 Β7 五、發明說明(9 ) (請先閱讀背面之注意事項再填寫本頁) 電漿處理系統(即,那些具有離子密度大於約1 0 1 2離子 /立方公分者)中實行,包括那些適用於乾鈾刻、電漿鈾 刻、反應離子鈾刻(R I E )、磁增強反應離子鈾刻(Μ E R I Ε )或類似法者。此係真正不拘於是否經由電子迴 旋諧振源(E C R )、微波電漿源、經由電感耦合R F源 如螺圏、螺旋形諧振器和感應線圈(是否平面)傳遞能量 給電漿。其中E C R和T C Ρ -牌(變壓器耦合電槳)電 漿處理系統係可得自於加州Fermont的Lam硏究公司。如上 述,本發明較佳係在一種電漿處理系統中實行,該系統容 許與離子能源無關地來控制電漿發生源。 經濟部智慧財產局員工消費合作社印製 在一實施例中,本發明係在TCPTM 9400 S E低壓高密度電漿反應器(其得自於L a m硏究公司)實 行,但是如上述,當然可採用任何其它習知且適合的電漿 處理系統。圖4顯示T C Ρ τ M 9 4 0 0電漿反應器 400之簡化示意圖,其包含一電漿處理室402。在室 4〇2上方設有一電極4 0 4,其係由圖4例子中的感應 線圈所操作。線圈4 0 4代表電漿發生源且係被R F發生 器4 0 6經由一匹配網絡(未示於圖4中)所激勵。供應 給線圈4 0 4的R F功率可具有例如1 3 · 5 6 Μ Η Z的 R F頻率。 室4 0 2設有一氣體分配板4 0 8,其較佳包含複數 個孔,用於將氣體來源物質分配入R F -感應電漿區(介 於其本身和底材4 1 〇之間)內。亦可由建造於室本身之 壁內的口或由另一氣體分配裝置如一位於底材上方的蓮蓬 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -12- 經濟部智慧財產局員工消費合作社印制衣 520405 A7 _-__B7 五、發明說明(10) 頭來釋出氣體來源物質。將底材4 1 〇引入室4 0 2內及 女置在 夾盤4 1 2上’其充作底電極及較佳係被射頻發 生器4 1 4所偏壓(典型上亦經由一匹配網絡)。R F發 生器4 1 4所供應的R F能量係控制部分的電漿能量且例 如具有13 · 56MHZ的rf頻率,但是可亦採用其它 R F頻率。夾盤4 1 2可代表任一適合的工件夾持具且例 如可爲靜電夾盤(ESC)、機械型夾盤、真空夾盤等等 。在電獎鈾刻期間’室4 〇 2內壓力較宜保持低的,例如 在一實施例中係介於3 0和約6 〇毫托之間。 圖5說明依本發明一實施例的改良溝蝕刻技術,其中 採用高氮流量、氧/氟爲主的化學品在高密度電漿處理室 中於矽層內蝕刻溝。 步驟5 0 2中’提供一具有電漿處理室的高密度電漿 處理系統。如所述’高密度電漿處理系統所指的電漿處理 系統係其中產生具有離子密度大於約1 〇 1 1 / 1 〇 1 2離子 /立方公分的電漿以用於蝕刻者。對照下,中或低密度電 獎處理系統傾向於產生具有電獎密度低於約1 〇 1 1離子/ 立方公分的電漿。步驟5 0 2的高密度電漿處理系統較佳 爲能容許獨立地控制電槳發生源和離子能源以便獨立地控 制電漿密度和電漿離子能。步驟5 0 4中,一包含〇2、氨 及無碳含氟氣體(即是,一不含碳的含氟氣體)的蝕刻劑 源氣流入電漿處理室內。步驟5 0 4的含氟氣體較佳係 S F 6 及 / 或 N F 3。 步驟5 0 6中,由步驟5 0 4所提供的蝕刻劑源氣打 ------_----τ 裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -13- 520405 A7 B7 五、發明說明(11 ) (請先閱讀背面之注意事項再填寫本頁) 出電槳。然後利用蝕刻劑源氣於底材的砂層內蝕刻溝(步 驟5 0 8 )。如稍早所述,矽層可代表一微晶矽層。.當達 到所欲的溝深度則停止蝕刻,此在預定的時間長度後或藉 蝕刻期間監視溝的深度。 在以下實例中,預料以下參數可適用於蝕刻一種六吋 微晶矽晶圓,該晶圓上具有有約〇 · 5微米厚的硬罩。再 者,以下所述的大約參數係適用於在上述具有氣環電介質 的T C Ρ τ M 9 4 0 0 S E電漿處理系統中進行此示範 的蝕刻。然而應記在心上地,本發明非被其所限制,且使 本文中所揭示的參數和技術達到最佳化以適用於特定電漿 處理系統及/或底材的個別要求係屬於熟悉技藝者的技能 範圍內。 在此實例中,所欲鈾刻出的溝係具有約0 · 1 5微米 至2微米的溝開口且鈾刻至約1至1 5微米的深度。以相 當高流動體積的氮氣於一容許獨立控制電漿發生源和離子 能源的高密度電漿處理室中執行鈾刻。 經濟部智慧財產局員工消費合作社印製 在此示範的蝕刻中,氦氣流量對總流動體積的比値係 介於6 5 %和約9 0 %之間,更佳介於約7 0 %和約8 5 %之間,尤佳約7 5 %。S F 6流量對〇2流量的比値係另 一重要參數且係介於約0 . 8和約2 · 0之間,較佳介於 約1和約1 . 6之間,尤佳約1 · 3。氧氣流量對總流動 體積的比値係介於約5 %和約2 0 %之間,較佳介於約8 %和約1 5 %之間,且尤佳約1 0 %。S F 6流量對總流動 體積的比値係介於約8 %至約3 0 %之間,更佳介於約 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -14- 經濟部智慧財產局員工消費合作社印製 520405 A7 ----- B7 五、發明說明(12 ) 1 〇 %和約2 〇 %之間,且尤佳約1 5 %。 在此代表性的蝕刻中,總流量(每分鐘的標準立方公 刀)(s c c m )係介於約4 0 s c c m和約6 0〇 s c C m之間,更佳介於6〇s c c m和約3〇0 s c c m之間,尤佳約1 0 0 s c c m。然而熟悉技藝者 將認淸總流量係取決於所欲處理的底材之大小以及室的設 計和其它交易(trade-off )的考量。底功率係介於約1 〇 瓦和約5 0瓦之間,更佳介於約1 5瓦和約4 0瓦之間, 且尤佳約3 0瓦。電漿處理室內的壓力係介於約3 0毫托 (m T )和約1 2 0 m T之間,更佳介於約4 0 m T和約 9 0 m T之間,且尤佳約6 〇 m T。夾盤的溫度係介於約 負3 0 °C和約8 0 °C之間,較佳介於0 °C和約5 0 °C之問 ,且尤佳約2 0 °C。注意溫度和〇2流量可互相平衡,溫度 的降低傾向於增加鈍化速率,可藉減少氧氣流量來補償它 ,因此不需要因溝底的過量鈍化而停止蝕刻作業。頂( T C P )功率係介於約3 0 0瓦和約8 0 0瓦之間,更佳 介於約4 0 0瓦和約6 0 0瓦之間,且尤佳約5 0 0瓦。 飩刻的持續時間係視蝕刻深度而不同。舉例言之,就約 1 5微米深的溝而言,在一實例中蝕刻可能持續長達8分 鐘。 當採用本發明高氦流量、氧/氟爲主的化學品於高密 度電漿處理系統中在矽層內飩刻溝時,看到實質改良的飩 刻速率。舉例言之,已經在某些示範的蝕刻中看到每分鐘 丄.5至3微米的鈾刻速率。對照下,先前技藝方法產生 ^紙k尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -15- 裝-------^訂--------- C請先閱讀背面之注音?事項再填寫本頁,> 經濟部智慧財產局員工消費合作社印製 520405 A7 B7 五、發明說明(13 ) 每分鐘僅約1微米的蝕刻速率。而且,看到的蝕刻輪廓和 光罩下切程度係在商業上根據製造基準來製造I C的有利 範圍內。亦實質上減少蝕刻速率的長寬比相依性。由於高 氮氣流量的加入,看到某些示範鈾刻中1微米和0 · 5微 米溝尺寸的A R D E係2 5 % (與先前技藝中的約1 0〇 %作比較)。預期本發明的鈾刻技術將適用於蝕刻現代之 高密度I C,例如那些採用最高8微米深及約3 0 : 1長 寬比的溝者(使用0 · 2 5微米光罩)。預料本發明亦可 用於飩刻與0 · 1 5微米(開口尺寸)同樣小的溝,或更 小,及約1 : 1至約4 0 : 1的長寬比的溝,且甚至可用 於蝕刻具有更高長寬比的溝(例如約1 〇 〇 : 1或更大) 0 更重要地,獲得高鈾刻速率及茼業上可接受的蝕刻結 果,不必須採用氟爲主的化學技術,後者如稍早所言係爲 一種相當”髒”的方法且需要頻繁地淸理電漿處理室。由 於室需要較少的淸理次數,所以增加底材的通過料量,而 降低所得之半導體爲主的裝置之製造成本。 雖然已經參照數個較佳實施例來說明本發明,但是替 代例、互換例及均等例仍落於本發明的範圍內。應注意的 是有許多執行本發明方法和裝置的替代方式。因此,以下 所附的申請專利範圍係意欲包括該些落於本發明的範圍內 的替代例、互換例如均等例。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 一* , _ 裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) I - -16-

Claims (1)

  1. 520405 公-告本 A8 B8 C8 D8 申請專利範圍 附件一(A):第88 1 04862號專利申請案 中文申請專利範圍修正 民國
    經濟部智慧財產局員工消費合作社印製 1 . 一種用於在單晶矽層內蝕刻溝之方法,包括: 提供一具有電漿處理室的電漿處理系統,該電漿處理 系統具有一可變電漿發生源及一可變離子能源,其中與該 可變離子能源無關地來控制該可變電漿發生源; 使一含有〇2、氨及至少S F 6和N F 3中一者的鈾亥[J 劑源氣流入該電漿處理室內; 激勵該可變電漿發生源及該可變離子能源以由該鈾刻 劑源氣形成電漿;及 採用該電漿來蝕刻該溝,其中該電漿具有大於1 〇 1 1 離子/立方公分的密度。 2 .如申請專利範圍第1項之方法,其中該可變電漿 發生源係電感源。 3 .如申請專利範圍第2項之方法,其中該電感源係 線圏,該線圈在被R F能量供應時係電感親合該電漿。 4 .如申請專利範圍第1項之方法,其中該電漿的離 子密度係大於1 0 1 2離子/立方公分。 5 .如申請專利範圍第1項之方法,其中該氨氣的流 速係爲該鈾刻劑源氣的總流速之6 5 %。 6 .如申請專利範圍第1項之方法,其中該氨氣的流 速係爲該蝕刻劑源氣的總流速之7 0 %至8 5 %。 (請先閱讀背面之注意事項再填寫本頁) -裝· 訂
    本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 520405 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8A、申請專利範圍 7 . —種用於在矽層內蝕刻溝之方法,包括: 提供一具有電漿處理室的電漿處理系統,該電漿處理 系統具有一可變電漿發生源及一可變離子能源,其中與該 可變離子能源無關地來控制該可變電漿發生源; 使一含有0 2、氦及S F 6的蝕刻劑源氣流入該電漿處 理室內,其中該氨氣的流速係大於該蝕刻劑源氣的總流速 之 6 5 % ; 激勵該可變電漿發生源及該可變離子能源以由該蝕亥!J 劑源氣形成電漿;及 · 採用該電漿來蝕刻該溝。 8 .如申請專利範圍第7項之方法,其中該可變電漿 發生源係電感源。 9 .如申請專利範圍第7項之方法,其中該電漿的離 子密度係大於1 0 1 1離子/立方公分。 1 0 . —種用於鈾刻單晶矽層之方法,該單晶層係配 置在一底材上,包括: 提供一具有電漿處理室的高密度電漿處理系統,該電 漿處理系統具有一可變電漿發生源及一可變離子能源,其 中與該可變離子能源無關地來控制該可變電漿發生源; 使一含有〇2、氨及至少S F 6和N F 3中一者的蝕亥fj 劑源氣流入該電漿處理室內,其中該氯氣的流速係大於該 鈾刻劑源氣的總流速之6 5 % 激勵該可變電漿發生源及該可變離子能源以由該蝕亥^ 劑源氣形成電漿,其中該電漿具有大於1 0 1 1離子/立方 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) -裝· 訂
    520405 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8六、申請專利範圍 公分的密度;及 採用該電漿來蝕刻該單晶矽層。 1 1 .如申請專利範圍第1 0項之方法,其中該氦氣 的流速係爲該蝕刻劑源氣的總流速之7 0 %至8 5 %。 1 2 .如申請專利範圍第1 0項之方法,其中該氨氣 的流速係爲該鈾刻劑源氣的總流速之7 5 %。 1 3 .如申請專利範圍第1 0項之方法,其中該可變 電漿發生源係電感源。 1 4 .如申請專利範圍第1 0項之方法,其中該可變 離子能源係一種底電極,偶合接受R F發生器的功率,該 底材係配置於該底電極上方。 1 5 .如申請專利範圍第1 0項之方法,其中S F 6對 〇2的流量比値係介於〇 · 8和2 · 0之間。 1 6 .如申請專利範圍第1 0項之方法,其中該電漿 的離子密度係大於1 0 1 2離子/立方公分。 1 7 .如申請專利範圍第1 0項之方法,其中在該蝕 刻期間該電漿處理室內的壓力係介於3 0毫托與6 0毫托 之間。 1 8 . —種用於蝕刻單晶矽層之方法’該單晶層係配 置在一底材上,包括: 提供一具有電漿處理室的高密度電漿處理系統,該電 漿處理系統具有一可變電漿發生源及一可變離子能源,其 中與該可變離子能源無關地來控制該可變電漿發生源; 使一含有0 2、氦及N F 3的蝕刻劑源氣流入該電漿處 本紙張尺度適用中國國家襟準(CNS ) A4規格(210X297公釐) q _ (請先閱讀背面之注意事項再填寫本頁) -裝_ 訂I
    520405 8 8 8 8 ABCD 六、申請專利範圍 理室內,其中該氦氣的流速係大於該蝕刻劑源氣的總流速 之 6 5 % ; 激勵該可變電漿發生源及該可變離子能源以由該蝕刻 劑源氣形成電漿,其中該電漿具有大於1 0 1 1離子/立方 公分的密度;及 採用該電漿來蝕刻該單晶矽層。 (請先閱讀背面之注意事項再填寫本頁) -裝· 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) -4-
TW088104862A 1998-03-31 1999-03-26 Methods for etching a trench in a silicon layer TW520405B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/052,997 US5935874A (en) 1998-03-31 1998-03-31 Techniques for forming trenches in a silicon layer of a substrate in a high density plasma processing system

Publications (1)

Publication Number Publication Date
TW520405B true TW520405B (en) 2003-02-11

Family

ID=21981252

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088104862A TW520405B (en) 1998-03-31 1999-03-26 Methods for etching a trench in a silicon layer

Country Status (8)

Country Link
US (1) US5935874A (zh)
EP (1) EP1070342B1 (zh)
JP (1) JP2002510860A (zh)
KR (1) KR100574141B1 (zh)
AT (1) ATE389238T1 (zh)
DE (1) DE69938342T2 (zh)
TW (1) TW520405B (zh)
WO (1) WO1999050897A1 (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6107192A (en) 1997-12-30 2000-08-22 Applied Materials, Inc. Reactive preclean prior to metallization for sub-quarter micron application
DE19826382C2 (de) * 1998-06-12 2002-02-07 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
US6642149B2 (en) * 1998-09-16 2003-11-04 Tokyo Electron Limited Plasma processing method
US7053002B2 (en) * 1998-12-04 2006-05-30 Applied Materials, Inc Plasma preclean with argon, helium, and hydrogen gases
US6355564B1 (en) * 1999-08-26 2002-03-12 Advanced Micro Devices, Inc. Selective back side reactive ion etch
US6389207B1 (en) * 1999-12-13 2002-05-14 Corning Incorporated Dispersion managed fiber
US6500356B2 (en) * 2000-03-27 2002-12-31 Applied Materials, Inc. Selectively etching silicon using fluorine without plasma
US20030010354A1 (en) * 2000-03-27 2003-01-16 Applied Materials, Inc. Fluorine process for cleaning semiconductor process chamber
US6372567B1 (en) 2000-04-20 2002-04-16 Infineon Technologies Ag Control of oxide thickness in vertical transistor structures
US6843258B2 (en) * 2000-12-19 2005-01-18 Applied Materials, Inc. On-site cleaning gas generation for process chamber cleaning
US6653237B2 (en) * 2001-06-27 2003-11-25 Applied Materials, Inc. High resist-selectivity etch for silicon trench etch applications
JP3527901B2 (ja) * 2001-07-24 2004-05-17 株式会社日立製作所 プラズマエッチング方法
US20040151656A1 (en) * 2001-11-26 2004-08-05 Siegele Stephen H. Modular molecular halogen gas generation system
US20030121796A1 (en) * 2001-11-26 2003-07-03 Siegele Stephen H Generation and distribution of molecular fluorine within a fabrication facility
US20090001524A1 (en) * 2001-11-26 2009-01-01 Siegele Stephen H Generation and distribution of a fluorine gas
US20040037768A1 (en) * 2001-11-26 2004-02-26 Robert Jackson Method and system for on-site generation and distribution of a process gas
US6905968B2 (en) * 2001-12-12 2005-06-14 Applied Materials, Inc. Process for selectively etching dielectric layers
KR100430583B1 (ko) * 2001-12-20 2004-05-10 동부전자 주식회사 플라즈마 에칭 장비를 이용한 반도체 소자의 프로파일조절 방법
US6921724B2 (en) * 2002-04-02 2005-07-26 Lam Research Corporation Variable temperature processes for tunable electrostatic chuck
US6706586B1 (en) 2002-10-23 2004-03-16 International Business Machines Corporation Method of trench sidewall enhancement
US6797610B1 (en) 2002-12-11 2004-09-28 International Business Machines Corporation Sublithographic patterning using microtrenching
DE10331526A1 (de) * 2003-07-11 2005-02-03 Infineon Technologies Ag Verfahren zum anisotropen Ätzen einer Ausnehmung in ein Siliziumsubstrat und Verwendung einer Plasmaätzanlage
JP4723871B2 (ja) * 2004-06-23 2011-07-13 株式会社日立ハイテクノロジーズ ドライエッチング装置
US20060054183A1 (en) * 2004-08-27 2006-03-16 Thomas Nowak Method to reduce plasma damage during cleaning of semiconductor wafer processing chamber
US20060090773A1 (en) * 2004-11-04 2006-05-04 Applied Materials, Inc. Sulfur hexafluoride remote plasma source clean
JP5154013B2 (ja) * 2005-10-12 2013-02-27 パナソニック株式会社 ドライエッチング方法
KR100814901B1 (ko) * 2007-05-22 2008-03-19 한국전자통신연구원 건식 식각 공정을 이용한 산화물 박막 트랜지스터 소자의제조방법
US7704849B2 (en) * 2007-12-03 2010-04-27 Micron Technology, Inc. Methods of forming trench isolation in silicon of a semiconductor substrate by plasma
US20130288485A1 (en) * 2012-04-30 2013-10-31 Applied Materials, Inc. Densification for flowable films
JP6859088B2 (ja) * 2016-12-14 2021-04-14 エイブリック株式会社 半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5182234A (en) * 1986-03-21 1993-01-26 Advanced Power Technology, Inc. Profile tailored trench etch using a SF6 -O2 etching composition wherein both isotropic and anisotropic etching is achieved by varying the amount of oxygen
US4895810A (en) * 1986-03-21 1990-01-23 Advanced Power Technology, Inc. Iopographic pattern delineated power mosfet with profile tailored recessed source
US4726879A (en) * 1986-09-08 1988-02-23 International Business Machines Corporation RIE process for etching silicon isolation trenches and polycides with vertical surfaces
FR2616030A1 (fr) * 1987-06-01 1988-12-02 Commissariat Energie Atomique Procede de gravure ou de depot par plasma et dispositif pour la mise en oeuvre du procede
JPH02138472A (ja) * 1988-11-16 1990-05-28 Canon Inc 推積膜形成装置の洗浄方法
JP2519364B2 (ja) * 1990-12-03 1996-07-31 アプライド マテリアルズ インコーポレイテッド Uhf/vhf共振アンテナ供給源を用いたプラズマリアクタ
US5277752A (en) * 1992-10-19 1994-01-11 At&T Bell Laboratories Method for controlling plasma processes
US5783492A (en) * 1994-03-04 1998-07-21 Tokyo Electron Limited Plasma processing method, plasma processing apparatus, and plasma generating apparatus
US5811022A (en) * 1994-11-15 1998-09-22 Mattson Technology, Inc. Inductive plasma reactor
US5605603A (en) * 1995-03-29 1997-02-25 International Business Machines Corporation Deep trench process

Also Published As

Publication number Publication date
EP1070342B1 (en) 2008-03-12
EP1070342A1 (en) 2001-01-24
WO1999050897A1 (en) 1999-10-07
KR100574141B1 (ko) 2006-04-25
ATE389238T1 (de) 2008-03-15
JP2002510860A (ja) 2002-04-09
DE69938342T2 (de) 2009-03-12
DE69938342D1 (de) 2008-04-24
US5935874A (en) 1999-08-10
KR20010042106A (ko) 2001-05-25

Similar Documents

Publication Publication Date Title
TW520405B (en) Methods for etching a trench in a silicon layer
TWI364789B (zh)
TWI249205B (en) Method for improving uniformity and reducing etch rate variation of etching polysilicon
TW516123B (en) Stepped upper electrode for plasma processing uniformity
TW396450B (en) New etch process for forming high aspect ratio trenches in silicon
TW414971B (en) Semiconductor process chamber electrode and method for making the same
TWI478234B (zh) 氮化矽膜之蝕刻方法
TW472281B (en) A stable plasma process for etching of films
TW529105B (en) Etching method of organic based insulating film and dual damascene process
TW380285B (en) Methods for reducing plasma-induced charging damage
JPH06349784A (ja) 基板を異方性プラズマエッチングする方法および装置、および電子部品またはセンサー素子
TW200408047A (en) Method of etching a trench in a silicon-on-insulator (soi) structure
CN101278381A (zh) 垂直形貌修整
KR20090023363A (ko) 플라즈마 프로세싱 시스템에 대한 마스크 언더컷 및 노치를최소화시키는 방법
TW589403B (en) Mechanism for bow reduction and critical dimension control in etching silicon dioxide using hydrogen-containing additive gases in fluorocarbon gas chemistry
JP2010245101A (ja) ドライエッチング方法
TW200411763A (en) Method for etching high-aspect-ratio features
TW468226B (en) Improved methods and apparatus for etching a conductive layer to improve yield
TW464976B (en) Improved techniques for etching with a photoresist mask
TW526557B (en) Method of etching carbon-containing silicon oxide films
JP2013131587A (ja) プラズマ処理方法
US6573190B1 (en) Dry etching device and dry etching method
TW200414344A (en) Method and apparatus for etching Si
TW460966B (en) Method for etching polysilicon to have a smooth surface
TW200933729A (en) Tuning via facet with minimal rie lag

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees