TW517370B - Solder bump structure and flip chip package process - Google Patents

Solder bump structure and flip chip package process Download PDF

Info

Publication number
TW517370B
TW517370B TW090115489A TW90115489A TW517370B TW 517370 B TW517370 B TW 517370B TW 090115489 A TW090115489 A TW 090115489A TW 90115489 A TW90115489 A TW 90115489A TW 517370 B TW517370 B TW 517370B
Authority
TW
Taiwan
Prior art keywords
solder
layer
flip
patent application
scope
Prior art date
Application number
TW090115489A
Other languages
English (en)
Inventor
Shin-Huei Li
Jia-Fu Lin
Jau-Yuan Su
Yan-Ming Chen
Kai-Ming Ching
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Priority to TW090115489A priority Critical patent/TW517370B/zh
Application granted granted Critical
Publication of TW517370B publication Critical patent/TW517370B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Wire Bonding (AREA)

Description

517370 A7 B7 五、發明說明( 發明領域: 本發明係有關於一種銲料凸塊(Solder Bump)之結構及 覆晶(Fhp Chip)封装之製程,特別是有關於一種覆晶封裝 技術中之銲料凸塊之結構及覆晶封裝之製程。 發明背景: 積體電路製造完成以後,還需要與其它元件相連接 散熱、並需要外殼加以保護,因此需要加以封裝。積體 路封裝的形式有簡單也有複雜,且由於極大型積體電 (Ultra Large Scale integrati〇n ; ULSI)曰趨積集化,因此 裝的接腳也日漸增多。此外,封裝的形式多樣化且封裝 製程對精準度的要求也愈來愈高。另一方面,為了降低 資,自動化與不銲線亦有其必要性。再者,為便利隨身 帶’也有多種輕薄短小的包裝出現。 (請先閱讀背面之注意事項再填寫本頁) 裝 訂- 經濟部智慧財產局員工消費合作社印製 傳統的封裝是將積體電路之晶粒加以 A保濩,並提供電 源、散熱、且連接至其它元件。現代的封 可展則是轉變為使 封裝後具備下一層次組裝之相容性。 然而封裝可能會影響積體電路的功能 ^ 此、加大積體電路 的體積與重量、增加測試之困難度、且佶甘 义再可靠度變差。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 517370 A7 B7 五、發明說明() 封裝形式除了有最早發展出來的兩排直立式封裝 (Dual In Line Package ; DIP)外’尚有晶粒承載器(chip Carrier)、覆晶、針格陣列(ριη Grid Array ; PGA)、膠帶承 載态(Tape Carrier)、密封包裝(Hermetic Package)、球格陣 列(Ball Grid Array ; BGA)、四方平面包裝(Quad Flat Package ; QFP) ' 導線架在晶粒之上(Lead 〇n Chip ; LOC)、 晶粒尺寸封裝(Chip Scale Package ; CSP)、裸晶(Bare Die)、 膠帶承載益封裝(Tape Carrier Package ; TCP)等。 以國内電腦晶片組三大廠而言,其近幾年來晶片組在 封裝上的變化,從早期的以qFP10〇與qFP2〇8之組合,已 經簡化成很簡單的南橋與北橋兩顆晶片,而封裝型態也提 升至必須使用一顆多於300支腳的BGA以及另一顆高達 500支腳的BGA,方可滿足功能與高密度之需求。若未來 再將繪圖晶片整合進去,則未來晶片組需以6 〇 〇支腳以上 的BGA來進行封裝。若BGA之腳數高於600支腳卻仍以 打線接合(Wire Bonding)來做為連接線路的方式,則元件封 裝之尺寸勢必面臨過大的問題。若改採覆晶技術之BGA封 裝’則可解決打線接合所面臨尺寸過大之問題。因此,針 對不同產品應用之覆晶封裝技術就此產生。這些新式封裝 方式需利用覆晶技術之錫鉛凸塊來達成其封裝接合之目 的。因此錫船凸塊在新式封裝方式上扮演重要腳色。以下 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公餐) -----------裝--- (請先閱讀背面之注意事項再填寫本頁) 訂: 經濟部智慧財產局員工消費合作社印製 517370 A7 B7 五、發明說明() 說明錫鉛凸塊之基本結構。 以覆晶技術而言,需借重晶片表面之錫鉛凸塊才能達 成覆晶接合之目的。錫錯凸塊之結構可分成兩個部份,分 別為凸塊下金屬層(Under Bump Metallurgy ; UBM)以及凸 塊本體。凸塊下金屬層至少由兩層金屬所組成。第一層為 黏附層(Adhesion Layer),其材質可為鈦、鉻、或鎢化鈦等, 用以使鍚錯凸塊與銲塾(Bonding Pad)及晶片之護層 (Passivation Layer)間有較強之黏著性。第二層為沾錫層 (Wetting Layer),其材質可為鎳、銅、鉬或鉗等,用以提升 黏附層與錫錯凸塊間之黏著性。基本上組成沾錫層之金屬 與錫錯凸塊之潤溼(Wetting)程度較高,因此高溫迴銲 (Reflow)時’錫毅凸塊可完全沾附其上而成球。有些廠商會 在沾錫層上鐘上一層保護層(Protection Layer),例如金等, 用來保護鎳或銅等金屬免於被氧化,以保持其與錫錯凸塊 間之潤、屋效果。至於凸塊本體方面,常用的組成有兩種。 第一種是高溫錫錯合金,例如5 %錫/ 9 5 %錯或3 %錫/ 9 7 % 錯’通常用於可耐高溫之陶瓷基板。第二種是低溫錫鉛合 金’例如37%錫/63%鉛或40%錫/60%鉛,通常用於有機基 板,其組裝所需成本較高溫錫鉛合金為低。 上述凸塊本體之製作方法有蒸鍍法(£Vap〇rati〇n)、電鑛 法(Electroplating)、以及印刷法(printing)等。蒸鍍法之產 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) ------------^--- (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 517370 A7
犯’私特性之限制,使其每小時只能生產7片8吋晶圓 ^成製造成本居高不τ,因此已無法符合市場需求。故1 别凸塊本體之盤、土 τη 氣作方法主要使用電鍍法以及印刷法。 無_疋電鍍法或印刷法,其主要製程說明如下。請名 考第1 Α圖至第1 c圖,其為習知之銲料凸塊之結構及其驾 程。如第1A圖所示,首先在石夕晶圓1〇與護層2〇間形成安 墊30。接著,如第1B圖所示,在光阻利的遮蔽之下,名 銲墊30上以電鍍法或印刷法形成高鉛銲料5〇。接著,女 第ic圖所示,先將光阻(未繪示)去除,再於32〇它的迴鋼 溫度下’使銲料凸塊60熔成球形。 丨丨丨丨丨丨丨丨丨»t·丨. (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 请參考第2A圖至第2C圖,其為習知覆晶封裝之流程 示意圖。如第2A圖所示,將已具有銲料凸塊16〇的矽晶圓 110上下倒轉,覆蓋於底材170之上。此底材17〇之材質 例如可為雙馬來醯亞胺-三氮六環⑺丨^^^^ Triazine , BT)樹脂。如第2B圖所示,於32CTC的迴銲溫度 下’使銲料凸塊1 6 0炼化後與底材1 7 〇相黏接。如第2 C圖 所示,最後,在護層1 2 0、銲料凸塊1 6 〇、以及底材1 7 0間 進行填膠(Underfilling),以保護绎料凸塊ι60。此填膠步驟 所用之液態膠1 80材質例如可為環氧樹脂。 上 述習知使用高鉛銲料(例如5 %錫/9 5 %鉛)凸塊之製程 訂 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) 517370 A7 B7 五、發明說明( 以及覆晶封裝之流程,其最主要 θ 取王要的考1是,高鉛銲料凸姨 之較長壽命可提高覆晶產品之使用 汊用平限。然而,為了降伯 覆晶產品的成本而普遍使用的B T忘u t 97 β 1底材一但遇到高鉛銲剩 凸塊之迴焊溫度3 2 0 °C ’會產味古必l a座生同錯銲料凸塊與BT底材無 法牢固地黏合之問題。其次,右盔 在母兩個銲料凸塊間的間距 隨著積體電路積集度的增高而侖來侖 门叩忍木忿小的形況之下,當在 迴銲的過程中,溫度超過銲料㈣點時,銲料凸塊的球形 外觀將造成㈣鄰銲料凸塊橋接之危險。再者,銲料凸塊 的高度愈高’銲料凸塊與底材間之接點的壽命愈長,且愈 谷易進行填勝的工作,而一曰溫声5丨 一 /皿度到達銲料的熔點時,詳 料凸塊的高度便會銲料凸塊的塌陷因減少。另外,每兩個 銲料凸塊間的間距愈大,在進行填膠的工作時,愈不會產 生孔洞(V’。習知之高錯銲料會在迴銲的過程中溶化變 形而導致每兩個銲料凸塊間的間距變小,進一步使進行填 膠的工作時,易產生孔洞。 發明目的及概述: 經濟部智慧財產局員工消費合作社印製 ^99 ^--- (請先閱讀背面之注意事項再填寫本頁) 雲於上述之發明背景中’在習知的銲料凸塊之結構與 覆晶封裝之製程中,BT底材一但遇到高鉛銲料凸塊之迴銲 溫度32〇°(:,會產生m料凸塊與Βτ底材無法牢固地黏 合之問題。其次,在迴銲的過程中,溫度超過銲料的熔點 時,銲料凸塊的球形外觀將造成兩相鄰銲料凸塊橋接之危 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 517370 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明() 險。再者’料凸塊的高度愈 點的壽命愈長,且愈容易進行填膠二塊與底材間之接 達銲料的熔點時’銲料凸塊的高* ,而-旦溫度到 個銲料凸塊間的間距愈大,在t 土/減少。另外’每兩 產生孔洞。 丁真膠的工作時,愈不會 因此本發明之-目的為提供 晶封裝之製程,本發明之焊料 ^料凸塊之結構及覆 所組成,可消除高錯銲料之高炫:種不同炼點之材料 成之影響。 、覆晶產品之基板所造 本發明之再一目的為提供一種 程,可在迴銲過程之後產生較高的凸:凸塊之結構及其製 塞間距且不會產生明顯的塌陷。 之向度與較大的填 本發明之又一目的為避免在迴銲過 塊橋接之危險。 租平仏成兩相鄰凸 依據本發明之上述目的,因此 塊之結構及覆晶封裝之製程。此銲料二:提供-種銲料凸 :材料所組成,包括高紐銲料層與低炫點點 柱體之形狀。此覆晶封裝之製程體/Λ之八高料料層仍具圓 乂包含下列步驟。首先, 本紙張尺度適財關家標準(CNS)A4規^^;_ 297公爱' ----— — — — — — --- (請先閱讀背面之注意事項再填寫本頁) 訂· 517370 A7 B7 五、發明說明( 形成桿塾於石夕晶圓與護層間。接著,形成高鉛銲料層於銲 塾之上。接著’形成低熔點銲料層於高鉛銲料層之上。接 著’第一次迴銲低熔點銲料層。接著,倒轉該矽晶圓。接 著’將石夕晶圓覆蓋於底材之上。接著,第二次迴銲低熔點 鲜料層’使低溶點銲料層熔化後與底材相黏接。最後,填 膠於護層、高錯銲料層、低熔點銲料層、以及底材間。 圖式簡單說明: 本發明的較佳實施例將於往後之說明文字中辅以下列 圖形做更詳細的闡述,其中: 第1 A圖至第1 C圖為習知之銲料凸塊之結構及其製程 之不意圖; 第2A圖至第2C圖為習知之覆晶封裝技術之流程示意 ------------··裝—— (請先閱讀背面之注意事項再填寫本頁) 訂 圖; 經濟部智慧財產局員工消費合作社印製 第3 A圖至第3 C圖為本發明之一較佳實施例之銲料凸 塊之結構及其製程之示意圖; 第4A圖至第4C圖為本發明之一較佳實施例之覆晶封 裝技術之流程示意圖;以及 第5A圖至第5F圖為習知與本發明之一較佳實施例之 產干料凸塊之南度以及輝料凸塊間之寬度比較圖。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公餐) 517370 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明() 圖號對照說明: ίο 碎晶圓 30 銲墊 5 0 南錯鲜料 1 1 0矽晶圓 1 3 0銲墊 170底材 2 1 0石夕晶圓 230銲墊 2 5 0 高鉛銲料 260低熔點銲料凸塊 320護層 3 5 0高鉛銲料 3 70底材 410矽晶圓 470底材 5 5 0 高鉛銲料 570底材 SO、SI、S2 寬度 發明詳細說明: 20 護層 40 光阻 60 銲料凸塊 120護層 160銲料凸塊 1 8 0液態膠 220護層 2 4 0光阻 2 5 5低熔點銲料 3 1 0矽晶圓 3 30銲墊 3 60低熔點銲料凸塊 3 8 0液態膠 4 5 0 高鉛銲料 5 1 0石夕晶圓 5 6 0低熔點銲料 HO、HI、H2 高度 •---- I I I I I 1 --- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 517370 A7 B7 五、發明說明() 本發明係有關於一種覆晶封裝技術中之銲料凸塊之結 構及覆晶封裝之製程。請參考第3A圖至第3c圖,其為本 發明之一較佳實施例之銲料凸塊之結構及其製程之示意 圖。如第3A圖所示,首先在矽晶圓21〇與護層22〇間形成 銲墊2j0。接著’如第3B圖所示’在光阻240的遮蔽之下, 在銲墊230上以電鍍法或印刷法形成高鉛銲料25〇與低溶 點鈐料(Eutectic SoMer)25 5。高鉛銲料25〇的組成為5%錫 /95%鉛,迴銲最高溫度約為^(^至36〇c>c ;低熔點銲料 255的組成為37%錫/63%鉛,迴銲最高溫度則約為2〇<rc至 220C。接著,如第3C圖所示,先將光阻(未繪示)去除, 再於約220 C的迴銲溫度下,使低熔點銲料凸塊26〇熔成 半球形。由於此約22(TC的迴銲溫度小於高鉛銲料25〇的 迴銲最高溫度3201:至3601,因此在迴銲的過程中,高鉛 銲料2 5 0.保持圓柱體之外觀而不熔化變形。 第4A圖至第4C圖為本發明之一較佳實施例之覆晶封 裝技術之基本流程。如第4A圖所示,將已具有半球形之低 熔點銲料凸塊360的矽晶圓310上下倒轉,覆蓋於底材37〇 之上。此底材370之材質例如可為B丁樹脂。如第4β圖所 不,於約220 C的迴銲溫度下,使低熔點銲料凸塊36〇熔 化後與底材3 7 0相黏接。如第4 C圖所示,最後,在護層 320、高鉛銲料3 50、低熔點銲料凸塊36〇、以及底材37〇 間進行填膠,以保濩南鉛銲料3 5 0及低熔點銲料凸塊3 6 〇。 10 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) (請先閱讀背面之注意事項再填寫本頁) ^--------^---------. 經濟部智慧財產局員工消費合作社印製 517370 A7 B7 五、發明說明( 此填膠步驟所用之液態膠3 8 0材質例如可為環氧樹 脂 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 上述本發明之一較佳實施例之使用兩種不同的銲料 (5%錫/95%鉛與37%錫/63%鉛)以形成銲料几仏 ^ τ ι、τ 〇塊之製程以及 覆晶封裝之流程,其最主要的考量是,Λ 苟了降低覆晶產品 的成本而普遍使用的ΒΤ底材一但遇到高鉛銲料凸塊之迴 •銲溫度約320t ’會產生高錯鲜料凸塊與β丁底材無法牢= 地黏合之問題。因此,實際與BT底材相黏接的銲料為低熔 點銲料凸塊。其次,在每兩個銲料凸塊間的間距隨著積體 電路積集度的增南而愈來愈小的形況之下 〜卜,§在迴銲的過 程中,溫度超過銲料的熔點時,銲料凸塊的球形外觀將造 成兩相鄰銲料凸塊橋接之危險。由於此實施例之辉料凸塊 之主體為高鉛銲料,其不會在迴銲的過程中熔化變形,因 此不會有兩相鄰銲料凸塊橋接之危險。再者,輝料凸塊的 南度愈高,銲料凸塊與底材間之接點的壽命愈長,且僉容 易進行填膠的工作,而一旦温度到達銲料的熔點時, 凸塊的高度便會銲料凸塊的塌陷因減少。由於此實施例之 銲料凸塊之主體為南鉛銲料,因此不會在迴銲的過程中熔 化變形而導致銲料凸塊的高度因銲料凸塊的塌陷因減少γ 另外,每兩個銲料凸塊間的間距愈大,在進行填膠的2作 時,愈不會產生孔洞。由於此實施例之高鉛銲料在迴銲的 過程中不會熔化變形,因此不會導致每兩個銲料凸塊^的 間距變小而使進行填膠的工作時容易產生孔洞。 9 、 11 本紙張尺度適財_冢標準(CNS)A4規格(士 x 297公髮 K n n n n ϋ n n n 1« · n n n. · (請先閱讀背面之注意事項再填寫本頁) 1訂-----
.P 517370 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 A7 五、發明說明() 第5A圖至第^匡j & 。 r料凸換之”圖為白知與本發明之-較佳實施例之 紅枓凸塊之南度以及銲料 ^ n ^ ^ ^ . A a之見度比較圖,其中H0 為知枓凸塊未經迴銲前 方5名日、设庙* 原〇同度’ H1為第一次將溫度提 古s、…* 塊之严度,H2為第二次將溫度提 二時且銲料凸塊與底材相黏合 之高 二=銲料凸塊間未經迴銲前之原始寬度,51為第一次 ^皿^以迴銲溫度時之銲料凸㈣之寬度,S2為第二 次將/皿度提兩至迴銲溫度時 „、,n A τ杆针凸塊與底材相黏合之銲 料凸塊間之見度。比較纟士吴列
孕乂、α果列於下表。由第5Α圖至第5F 圖與此表可知,由於習知夕4曰也^ 、 於白知之1干枓凸塊為傳統的單層銲料所 組成’因此母經一次适J ^日_TL ιά» ▲ 人迴知,紅枓凸塊之高度即因銲料凸塊 溶化變幵》而減小。而本發明之一較彳 ^ 早乂佳霄施例由於使用具不 同熔點的材料形成雙層結構之複合式鲜料凸塊,且第一層 為高熔點的高錯銲料,第二層為低炫點且用以與底材相黏 合的低Μ料’因此以第二層低錯鲜料的溶點溫度進行迴 銲時,第一層咼鉛銲料並不會熔化變形,而僅是第二層低 錯銲料產生微量的溶化變形。 H0 H1 H2 SO jLiL_ 厂 S2 - 迴銲溫度 習知 H0 I Ihkho H2<H1 SO 丨 S1<S0 S2<S1 3 20〇C 本發明 ... H0 HI = HO H2= HO SO S 1 = s o 1 S2= SO 220〇C j 12 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
-----------^--------^---------.jp----- (請先閱讀背面之注意事項再填寫本頁) 517370 A7 ___________ B7 五、發明說明() 綜合上述,本發明的主要優點為提供一種銲料凸塊之 結構及覆晶封裝之製程,運用本發明之銲料凸塊之結構及 其製程’可消除高鉛銲料之高熔點對覆晶產品之基板所造 成之影響。 本發明的另一優點為,運用本發明之銲料凸塊之結構 及其製程’可在迴銲過程之後產生較高的凸塊之高度與較 大的填塞間距且不會產生明顯的塌陷。 本發明的又一優點為避免在迴銲過程中造成兩相鄰凸 塊橋接之危險。 如熟悉此技術之人員所瞭解的,以上所述僅為本發明 之車父佳實施例而已’並非用以限定本發明之申請專利範 圍,凡其匕未脫離本發明所揭不之精神下所完成之等效改 變或修飾’均應包含在下述之申請專利範圍内。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)

Claims (1)

  1. 517370 ABCD 六、申請專利範圍 该第二銲料層在迴銲後之形狀為半球 8· 一種覆晶(FlipChip)封I之製程,至少包括· 形成一銲墊於一矽晶圓與一護層間; 形成一第一銲料層於該銲墊之上· 形成一第二銲料層於該第一銲料層之上; 第一次迴銲該第二銲料層; 倒轉該矽晶圓; 將該矽晶圓覆蓋於一底材之上; 第二次迴銲該第二銲料 于丁十層,使該第二銲料層熔化後 該底材相黏接;以及 及 填膠於該護層、該第一銲料 野付層、該第_銲料層、以 該底材間。 9.如申請專利範圍帛8 :員所述之覆晶封裝之製程 中該第-銲料層相對於該第二#料層之組成為高溶 料。 經濟部智慧財產局員工消費合作杜印製 10·如申請專利範圍第8項所述之覆晶封裝之製程,其 中該第一銲料層之迴銲最高溫度約為32(rc至。 11·如申請專利範圍第8項所述之覆晶封裝之製程,其 中該第一銲料層之形狀為圓柱體。 15 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公董) 517370 A8 B8 C8 D8 六、申請專利範圍 12.如申請專利範圍第8項所述之覆晶封裝之製程,其 中該第二銲料層相對於該第一銲料層之組成為低熔點銲 料。 1 3 .如申請專利範圍第8項所述之覆晶封裝之製程,其 中該第二銲料層之迴銲最高溫度約為200°C至220°C。 14.如申請專利範圍第8項所述之覆晶封裝之製程,其 中該第二銲料層在迴銲前之形狀為圓柱體。 (請先閲讀背面之注意事項再填寫本頁) 程 製 之 裝 封。 晶形 覆球 之半 述為 所狀 項形 8之 第後 圍銲 範迴 利在 專層 請料 申銲 如二 15第 該 中 其 程 製 之 裝 封 晶 覆 之 述。 所成 項形 8法 第鍍 圍 電 範以 4^. 係 專層 請料 申銲 如一 16第 該 中 其 程 製 之 裝 封 晶 覆 之 述。 所成 項形 8法 第刷 圍 印 範以 ί 係 專層 請料 申銲 如一 17第 該 中 其 經濟部智慧財產局員工消費合作社印製 程 製 之 裝 封 晶 覆 之 述。 所成 項形 8法 第鍍 圍 電 範以 ί 係 專層 請料 申銲 如二 1-8第 該 中 其 6 本紙張尺度適用中國國家標準(CNS)A4規格(210Χ 297公釐) 517370 A8 B8 C8 D8 申請專利範圍 19·如申請專利範圍第8項 中哕第-銲料屏仫、< 、迷之覆晶封裝之製程,其 中a第一紅枓層係以印刷法形成。 20·如申請專利範圍第8項 、迷之覆晶封裝之激鞋,:ii 中該第一次迴銲該第-俨极a 表長 ” 干4第一 4干枓層之步驟 220°C下進行。 # ^ *干/皿度約 2 1 ·如申請專利範圍第8 中該第二次迴鲜該第二焊料c裝之製程’其 贿下進行。 層之步驟係在該迴銲溫度約 22·如申請專利範圍第8項所 y <覆晶封裝之製程,其 中該底材係以雙馬來醢亞胺_ = 一鼠六環(Bismaleimide- Triazine ; BT)樹脂製成。 23.如申請專利範圍第8項所述之覆晶封裝之妒程,豆 中該填膠步驟所使用之一液態膠係 "" 八 狀心胗係以%氧樹脂製成。 ---------------------、可...... (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 17 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐)
TW090115489A 2001-06-26 2001-06-26 Solder bump structure and flip chip package process TW517370B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW090115489A TW517370B (en) 2001-06-26 2001-06-26 Solder bump structure and flip chip package process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW090115489A TW517370B (en) 2001-06-26 2001-06-26 Solder bump structure and flip chip package process

Publications (1)

Publication Number Publication Date
TW517370B true TW517370B (en) 2003-01-11

Family

ID=27801456

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090115489A TW517370B (en) 2001-06-26 2001-06-26 Solder bump structure and flip chip package process

Country Status (1)

Country Link
TW (1) TW517370B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2688093A1 (en) 2012-07-19 2014-01-22 Technische Universität Ilmenau Method of and apparatus for self-assembly of components on a substrate
CN106960833A (zh) * 2016-01-11 2017-07-18 爱思开海力士有限公司 具有凸块接合结构的半导体封装

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2688093A1 (en) 2012-07-19 2014-01-22 Technische Universität Ilmenau Method of and apparatus for self-assembly of components on a substrate
EP2790212A1 (en) 2012-07-19 2014-10-15 Technische Universität Ilmenau Method for self-assembly of components on a substrate
CN106960833A (zh) * 2016-01-11 2017-07-18 爱思开海力士有限公司 具有凸块接合结构的半导体封装
CN106960833B (zh) * 2016-01-11 2019-09-06 爱思开海力士有限公司 具有凸块接合结构的半导体封装

Similar Documents

Publication Publication Date Title
US6879041B2 (en) Semiconductor device with joint structure having lead-free solder layer over nickel layer
TWI581400B (zh) 層疊封裝及其形成方法
US7259465B2 (en) Semiconductor device with lead-free solder
JP4731495B2 (ja) 半導体装置
US7750466B2 (en) Microelectronic assembly having second level interconnects including solder joints reinforced with crack arrester elements and method of forming same
US20210272919A1 (en) Semiconductor package having varying conductive pad sizes
JP4899115B2 (ja) 鉛フリーはんだ接続構造体およびはんだボール
TWI402951B (zh) 無鉛半導體封裝件
KR20070019809A (ko) 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는인쇄회로기판 및 이를 포함하는 반도체 패키지
KR101011840B1 (ko) 반도체 패키지 및 그의 제조 방법
KR20080017162A (ko) 솔더링 플럭스 및 언더 필 수지층을 구비하는 반도체 소자실장 구조체 및 반도체 소자 실장 방법
CN112271170A (zh) 封装基板、倒装芯片封装结构及其制作方法
TWI236109B (en) Chip package
TW517370B (en) Solder bump structure and flip chip package process
US10553558B2 (en) Semiconductor device
TW200408095A (en) Chip size semiconductor package structure
US9601374B2 (en) Semiconductor die assembly
TW200419748A (en) Under bump metallurgy and flip chip
US20050167827A1 (en) Solder alloy and semiconductor device
TW498471B (en) Manufacturing method for solder bump
JP2007142187A (ja) 半導体装置
KR101009192B1 (ko) 반도체 장치의 범프 구조물 및 그 제조방법
US9735132B1 (en) Semiconductor package
KR100856341B1 (ko) 일체화된 보호막들을 구비하는 반도체 칩 패키지 및 이를형성하는 방법
KR20070019629A (ko) 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는인쇄회로기판 및 이를 포함하는 반도체 패키지

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent