TW514932B - Full swing voltage input/full swing voltage output bi-directional repeaters for high resistance or high capacitance bi-directional signal lines and methods therefor - Google Patents

Description

A7 A7 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 五、發明說明（1 本發明是1 998年3月9日所提出名稱爲"全電壓輸入/ 全電壓輸出三態緩衝器及其方法”之美國專利申請案第 〇 9 / 0 3 7，2 8 9號邰份的延續，其在本文中倂合參考。 祖關專利申請窭 本申請案關係下列申請案，其等在同一天提出申請案且 倂合在本文內參考：發明者Gerhard Muel ler及David R. Hanson在同一申請日所提出申請案名稱爲，，用於高電阻性 或高電容性信號線路之降壓輸入/降壓輸出轉發器及其方 法’’，發明者 Gerhand Mueller 及 David R. Hanson 在同 一申請日所提出申請案名稱爲"用於高電阻性或高電容性 方向信號線路之全擺動電壓輸入/全擺動電壓輸出雙向轉 發器及其方法"。 發明之背景 本發明揭示一種在積體電路上用於高電阻性及/或高電 容性信號線路之轉發器電路。更明確地，本發明揭示一種 全擺動電壓轉發器，其當使用於高電阻性及/或高電容性 雙向信號線路上時，有助於信號在雙向中之傳送，同時明 顯地降低信號傳送延遲及/或信號劣化。 在某些積體電路中，存在有跨過長距離及耦接到許多電 路之信號線路。在現代動態隨機存取記憶體電路中，例 如，某些單向信號線路諸如位址線可耦接到許多電路， 因此可具有其所關連之高電容性負載及/或電阻。同樣 地，某些雙向線路諸如讀寫資料（RWD)線也可耦接許多電 路，因此也具有其關連之高電容性負載及/或電阻。高電 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） —ί—-—------裝—------訂---------- (請先閱讀背面之注意事項再填寫本頁) >14932 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（2 ) 容性負載及/或電阻之問題也發生在現代微處理器、數位 信號處理器等之許多信號線路。以實例來看記憶體電路之 載入讀取資料線及寫入資料線、積體電路之時鐘線、指令 線、及/或積體電路之任何載入信號承載導體也是相同問 題。信號線路之傳送延遲如果沒有改善，則不適用最佳電 路性能。 爲便於討論，第1圖圖示範例信號線100，表示在典型 積體電路中可發現之信號導體。信號線100包括電阻器 102及104，表示所關連信號線100之分佈電阻。電阻器 102及104具有隨信號線100之長度等變動的電阻値。而 且也顯示有電容器1 06及1 08，表示所關連導線或信號匯 流排及耦接到信號線路1 00之電路的分佈電容負載。 關連信號線100之電阻及電容明顯地促成在輸入110及 輸出112間之信號傳送延遲。如在Neil Wes te及Kam ran Eshraghian所發表名稱爲"CMOS VLSI設計原理：系統展 望之1 992年第二版參考文獻中所述，典型信號信路之傳 送延遲（delay)大致可以下述方程式來表示： tde,ay = 0.7(RC)(n)(n + l)/2 ...方程式 1 其中η等於分段數（sections)，R等於電阻値，C等於 電容値。因此，對於第1圖之信號線，傳送延遲約 2. 1RC(在 n = 2)。 如果電阻値（R)及/或電容値（C)高，信號線1 00之傳送 延遲會相當大，而會不良地影響實施信號線100之積體電 路的性能。因此，轉發器通常使用在此信號線內來滅小傳 -4- (請先閱讀背面之注意事項再填寫本頁) _#裝 訂----- 蠢· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 514932 A7 ---—------ 五、發明說明（3 ) 送延遲。 第2圖表示信號線200，表示其在信號線上具有單向轉 發器來減小其信號自左至右移動之傳送延遲。信號線200 基本上是第1圖之信號線1 00而具有多加的轉發器配置在 輸入210及輸出212間。在第2圖之實例中，單向轉發器 202是以如所示一對串接CMOS反相器閘極204及206來實 施。爲易於說明，單向轉發器202配置，其基本上使得單 向信號線200之分佈電阻及電容成爲一半。 在本情形中，方程式1之應用產生傳送延遲 0.7(RC) + tDPs+tDPs+0.7(RC)或 1.4(RC) + 2tDPs，其中 tDPs 表 示每一反相器級之時間延遲。因爲tDPS可做得很小（即， 在大多情形中通常是150ps或更小），所以單向轉發器202 之使用大致降低信號在單向信號線200上自節點210移動 到212(由左到右）之傳送延遲，尤其當所關連R及/或C値 之延遲比較t DPS之値相當大時。 單向轉發器諸如202之使用證明很有助於減小信號需要 僅在單向中傳送之單向信號線上的傳送延遲。然而，單向 轉發器在信號需要傳送在兩個已知節點間之雙向中的雙向 線路上沒有功能。雙向信號線需要用於應用例之諸如動態 隨機存取記憶體積體電路（DRAM ICs)。而且，因爲典型地 關連本應用例之長傳送延遲，所以雙向轉發器用於雙向應 用例諸如RWD線很有好處。 關連雙向轉發器實施例之一主要困難在有關於信號傳送 定時的問題。本困難甚至在諸如信號通常必需在晶片中傳 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） f 、 ^--------^ —— (請先閱讀背面之注意事項再填寫本頁) ♦ 514932 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（4 ) 送長距離之雙RWD的應用例更有問題。在此應用例中，基 本上適當致能控制信號之定時允許信號在兩方向中適當地 傳送。例如，致能控制信號是用於雙向RWD應用例來致能 讀取及致能寫入控制信號。 如自上述可理解，期望在積體電路之高電阻性及/或高 電容性雙向信號線路上實施雙向全擺動電壓轉發器的技 術。 發明之槪沭 本發明在其一實施例中揭示一種雙向全擺動電壓轉發 器，實施在積體電路之信號線路上，其包括用於提供第一 致能信號之第一致能節點、及用於提供第二致能信號之第 二致能節點。包括有在信號線之第一部份及信號線之第二 部份間所耦接的第一全擺動單向轉發器電路。當第一致能 信號致能時，第一全擺動單向轉發器架構使得第一全擺動 自信號線之第一部份通過到信號線之第二部份。第二全擺 動單向轉發器電路耦接在信號線之第一部份及信號線之第 二部份兩者間。當第二致能信號致能時，第二全擺動單向 轉發器電路架構使得信號線之第二部份通過到信號線之第 一部份，其中當第一致能信號及第二致能信號去能時，第 一全擺動單向轉發器電路及第二全擺動單向轉發器電路三 態化。 本發明在另一實施例中揭示一種記憶體積體電路，其具 有雙向全擺動電壓轉發器實施在雙向資料信號線上。記憶 體積體電路包括用於提供第一致能信號之第一致能節點及 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） —S*-------I-----------訂·！丨 (請先閱讀背面之注意事項再填寫本頁) 蠢. 514932 A7 ___ _B7 五、發明說明（5 ) 用於提供第二致能信號之第二致能節點。包括有第一全擺 動單向轉發器電路耦接在雙向資料信號線之第二部份 及雙向資料信號線之第二部份兩者間。當第一致能信號致 能時，第一全擺動單向轉發器架構使得第一全擺動信號自 雙向資料信號線之第一部份通過到雙向資料信號線之第二 部份。包括有第二全擺動單向轉發器電路耦接在雙向資料 信號線之第一部份及雙向資料信號線之第二部份兩者間。 當第二致能信號致能時，第二全擺動單向轉發器電路架構 使得第二全擺動信號自雙向資料信號線之第二部份通過到 雙向資料信號線之第一部份，其中當第一致能信號及第二 致能信號去能時，第一全擺動單向轉發器電路及第二全擺 動單向轉發器三態化；當第二致能信號致能時，第一全擺 動單向轉發器電路三態化；而當第一致能信號致能時，第 二全擺動單向轉發器電路三態化。 本發明在再另一實施例中揭示一種用於在積體電路信號 線上實施雙向全擺動電壓轉發器之方法。本方法包括提供 第一致能節點，其架構來提供第一致能信號。包括有提供 第二致能節點，其架構來提供第二致能信號。進一步包括 有提供第一全擺動單向轉發器電路耦接在信號線之第一部 份及信號線之第二部份兩者間。當第一致能信號致能時， 第一全擺動單向轉發器架構使得第一全擺動信號自信號線 之第一部份通過到信號線之第二部份。多加地包括有提供 第二全擺動單向轉發器電路耦接在信號線之第一部份及信 號線之第二部份兩者間。當第二致能信號致能時，第二全 本紙張尺錢财關家標準（CNS)A_4規格⑵ο X 297公爱） it —^------·裝 (請先閱讀背面之注意事項再填寫本頁) — — — — — — 4 經濟部智慧財產局員工消費合作社印製 W4932 A7

五、發明說明（6 ) 擺動單向轉發器電路架構使得第二全擺動信號自信號線之 弟一部份通過到信號線之第一部份；其中當第一致能信號 及第二致能信號去能時，第一全擺動單向轉發器電路及第 二全擺動單向轉發器電路三態化。 本發明之該及其他特徵在下文中本發明之詳細說明及連 同附圖將更詳細地說明。 附圖之簡蜇說明 本發明以下文詳細說明連同附圖將更容易理解，其中相 同參考號碼表示相同構造元件，其中·· 第1圖圖示範例之信號線，表示在典型積體電路中可發 現之信號導體； 第2圖說明第1圖信號線，其具有單向轉發器來降低其 傳送延遲； 第3圖表示根據本發明其一實施例之簡化全擺動雙向三 態緩衝電路，能作用爲全擺動電壓雙向轉發器電路； 第4圖表示更詳細及根據本發明其一實施例之全擺動雙 向三態緩衝電路，能作用爲全擺動電壓雙向轉發器電路； 第5至7圖圖示根據本發明各種實施例之全擺動電壓雙 向三態緩衝電路的各種替代架構，能作用爲全擺動電壓雙 向轉發器電路； 第8圖爲便於說明圖示包括RWD線之範例DRAM架構的 圖解說明；及 第9圖圖示第8圖之DRAM架構的圖解說明，包括根據 本發明其一實施例來實施在RWD線上之雙向轉發器。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I ^-------------IIP 裝--------訂--------- (請先閱讀背面之注音心事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 514932 A7 B7__ 五、發明說明（7 ) 發明之詳細說明 現在本發明將參照如附圖所示其數個較佳實施例來詳細 說明。在下文說明中，所發表數個特定詳細說明爲了提供 徹底理解本發明。然而，顯然地擅於本技術者不用某些或 全部該等特定說明而可實施本發明。在其他實例中，沒有 詳細說明眾所週知構造及/或加工步驟，是爲了不必要地 使得本發明不明確。 本發明在其一實施例中揭示在積體電路中實施全擺動電 壓雙向轉發器之技術。根據本發明之其一架構，所發表各 種全擺動電壓三態緩衝器結構適用於雙向轉發器應用。 根據本發明之其一架構，在積體電路之高電阻性及/或 高電容性雙向線路上使用全擺動電壓雙向轉發器，在降低 用於雙向應用諸如DRAM ICs之RWD的信號傳送延遲及/或 信號劣化。 本發明之特徵及優點可參照下文附圖而更佳地理解。 第3圖圖示根據本發明其一實施例之簡化全擺動電壓雙 向轉發器電路300，包括兩個三態緩衝器300A(頂部）及 300B(底部）。如第3圖所示，三態緩衝器300A之輸出耦 接到形成埠A之三態緩衝器300B的輸入。同樣地’三態 緩衝器300B之輸出耦接到形成埠B之三態緩衝器300A的 輸入。三態緩衝器300A及300B可以互補信號或兩相等邏 輯低電位（接地）之控制信號EN_A及EN_B來控制。視控制 信號之狀態而定，埠A可作用爲輸入埠或輸出淖（而卑B 作用爲個別輸出埠或輸入埠）。控制信號根據本發明之技 -9- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) -·裝--------訂----- 經濟部智慧財產局員工消費合作社印製 32 32 經濟部智慧財產局員工消費合作社印製 A7 ^-------B7__ 五、發明說明（8 )

術可耦接到兩個三態緩衝器300A及300B級，允許雙向轉 發器電路300實施在各種雙向應用諸如DRAM ICs之RWD 雙向信號線中。 各簡化三態緩衝器電路（ 300A及300B)包括輸入級 3〇2、控制級及輸出級306。三態緩衝器電路300A表示一 種轉發器電路，可適於使用在單向全擺動電壓輸入/全擺 動電壓輸出應用。同樣地，三態緩衝器電路300B表示一 種簡化轉發器電路，可適於使用在單向全擺動電壓輸入/ 全擺動電壓輸出應用。緩衝器致能信號EN_A可能需要地 耦接到輸入級302A而控制其電晶體，其傳送在埠B導體 3 08上之全擺動輸入信號控制級300A。如在下文所示，緩 衝器致能信號EN_A也使用在一些實施例中來控制在控制 級304A及/或輸出級306A內之信號通過。在控制級304A 內，其電晶體產生在相同全擺動範圍內之控制信號。控制 信號傳送到輸出級306A，其中對應在埠B所接收全擺動電 壓之全擺動電壓可以輸出級306A來輸出在埠A上。 同樣地，三態緩衝器電路300B表示轉發器電路，適於 使用在單向全擺動電壓輸入/全擺動電壓輸出應用中。緩 衝器致能信號EN_B可視需要地耦接到輸入級302B來控制 其電晶體，其傳送在埠A導體310上之全擺動電壓輸入信 號到控制級304B。緩衝器致能信號EN_B也可使用來控制 在控制級304B及/或輸出級306B內之信號通過。在控制 級304B內，其電晶體產生在相同全擺動範圍之控制信 號。控制信號傳送到輸出級306B，其中對應在埠A上所接 -10- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） —‘—----------------訂--------- (請先閱讀背面之注音？事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 514932 A7 B7 五、發明說明（9 ) 收全擺動電壓之全擺動電壓可以輸出級306B來輸出在埠B 上。 如此，全擺動電壓輸入/全擺動電壓輸出雙向轉發器可 使用在具有全擺動電壓範圍之兩個節點間，便於兩個節點 間之信號在兩方向中傳送。因爲擅於本技術者相當了解， 構成全擺動電壓雙向轉發器（諸如電路300 )之全擺動電壓 單向轉發器（諸如組件300A或300B)可單獨使用來便於信 號在單一方向中傳送。 第4圖更詳細地及根據本發明其一實施例來圖示雙向全 擺動電壓轉發器電路400，其包括兩個單向全擺動電壓轉 發器電路400A及400B。電路400A表示非反相三態緩衝 器，可接受全擺動電壓輸入，且以其全擺動電壓輸出來驅 動負載，而作用爲單向全擺動轉發器或雙向全擺動轉發器 之構成方塊。同樣地，電路400B表示非反相三態緩衝 器，能接受全擺動電壓輸入且以其全擺動電壓輸出來驅動 負載，而作用爲全擺動電壓單向轉發器或全擺動電壓雙向 轉發器之構成方。如第4圖所示，三態緩衝器400A之輸 出耦接到形成埠A之三態緩衝器400B輸入。同樣地，三 態緩衝器400A之輸出耦接到形成埠B之三態緩衝器400B 的輸入。 在作業中，當控制信號EN_RD致能（即邏輯高電位）時， 雙向三態緩衝器400A作用爲單向轉發器，其接收來自捍B 之全擺動電壓信號，且接受來自埠B之全擺動電壓信號， 且在埠A處輸出對應之全擺動電壓信號。同時，控制信號 -11- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） " ~ I ^-----1------裝--------訂----*----- (請先閱讀背面之注音？事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 B7 i、發明說明（1G) EN-WR將爲低電位（當EN_RD是高電位）基本上使得緩衝器 電路400B三態化且使得其和埠B去耦合。當EN_RD是高 電位時，第4圖之整個雙向轉發器電路所用爲單向轉發 器，其自埠B傳送全擺動電壓輸入信號到埠A(即第4圖之 左至右）。 在相反方向中，當控制信號EN - WR在類比形式中是高電 位時，三態緩衝器400B作用爲單向轉發器，其接受來自 埠A之全擺動電壓信號，且在埠B處輸出所對應全擺動電 壓信號。本情形中，控制信號EN_RD將爲低電位，基本上 使得緩衝器電路400A三態化且自埠A及/或埠B去耦合。 通常，較佳地在資料到達轉發器之前致能信號EN_RD及 EN_WR爲有效，來防止信號傳輸延遲。 緩衝器電路400A包括組合式輸入/控制/輸出級。全擺 動電壓輸入信號在緩衝器輸入節點408處接收而傳送到控 制。組合式輸入/控制/輸出級4 0 4 A包括反相器41 0及三 態反相器41 2，其閘極以緩衝器致能信號EN - RD及其互補 EN_RDc來控制。 當緩衝器致能信號ΕΝ-RD致能時，視輸入而定，輸出級 406 A輸出邏輯低電位（Vss)或邏輯高電位（全擺動範圍之高 値’或其Vdd)。緩衝器電路400B相對電路400A之構造及 功能兩者是對稱，而鑑於對電路400A之說明其作業對擅 於本技術者是容易理解。 當然雖然緩衝器電路400A及400B兩者構造爲非反相三 態緩衝器電路，但此不是要求。因而，本發明不需要限定 -12- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） • I U---I —-----裝--------訂----- (請先閱讀背面之注意事項再填寫本頁) 514932 A7 _B7____ 五、發明說明（11 ) 在全擺動電壓三態緩衝器電路之反相（或非反相）特徵。此 外，雖爲了容易圖解說明，第4圖及後續附圖之致能信號 全部顯示爲EN_RD及ENJR (建議RWD之應用例），當然本 發明也可應用到其他應用例，而本發明也不需要限定在雙 向RWD線路。 爲便於進一步理解，現在將進一步詳細說明全擺動雙向 轉發器400之作業。考慮緩衝器致能信號EN_RD及EN_WR 去能而允許三態緩衝器400A及400B進入三態模態之情 形。在400A電路中，當信號EN_RD是低電位時，進入三 態模態。以低信號EN_RD將使得三態反相器412三態化， 因而防止在輸入節點41 4處之信號由輸出級406A來輸 出。同樣地，當EN_WR去能時，三態反相器412B將三態 化，因而防止在輸入節點416處之信號輸出。 注意三態反相器412及41 2B兩者以等於VDD之上電源位 準來作業。如在本文中所使用用語，VDD表示積體電路之 多數周邊電路作業的電壓位準，其可等於或低於外部所供 給到積體電路之電壓位準。 考慮Vss(邏輯低電位）出現在輸入節點408處之情形， 當緩衝器電路400A未三態化（信號EN_RD致能）時，反相 器410將使得輸入値反相，而在節點418處將其輸出做爲 VDD(邏輯高電位）。因爲邏輯高信號EN_RD使得三態反相器 412致能，在節點418處之VDD以三態反相器412之反相 作用來輸出爲Vss。如此，Vss對應輸入，則在節點408處 之Vss電壓將在節點41 6處輸出。當然當致能控制信號 -13" i紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) (請先閱讀背面之注咅？事項再填寫本頁) ▼裝--------訂----- ΜΎ. 經濟部智慧財產局員工消費合作社印製 514932 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（12) ΕΝ-RD是逮局電位時，控制彳目號EN_WR是邏輯低電位。 在本情形中，緩衝器電路400B三態化，而緩衝器電路 400A作業如上所述。 現在考慮VDD(邏輯高電位）電壓位準出現在輸入節點4〇8 上而緩衝器電路400A未三態化（信號EN — RD致能）之情 形。反相器41 0將使得輸入値反相且在節點41 8處輸入其 做爲Vss(邏輯低電位）。因爲邏輯高信號EN_RD使得三態 反相器4 1 2致能，所以在節點4 1 8處以Vss受三態反相器 4 1 2之反相作用而輸出爲VDD。因此，Vdd對應在輸入，而 在節點408處Vdd電壓將在節點41 6處輸出。再者，當然 當致能控制信號EN_RD是邏輯高電位時，控制信號EN_WR 是邏輯低電位。在本情形中，緩衝器電路400B三態化且 緩衝器電路400A如上述地作業。 在相反方向中（自節點416至節點408)，當EN_WR控制 信號致能（EN_RD去能）時，電路400B可以如上述電路 400A相同方式來作業。因爲電路400B完全地對稱於電路 400A，鑑於本發明，擅於本技術者將容易地理解其作業。 第5 - 7圖說明全擺動電壓雙向轉發器電路之各種替代性 實施例，圖示可架構用於各雙向轉發器之輸入、控制及輸 出級的各種範例方式。一般擅於本技者容易理解在附圖中 所述任何範例實施例都可使用爲雙向轉發器級（即，用於 DRAMs中之RWD線路及/或積體電路中其他負載雙向信號載 送導體）。 在附第5 - 7圖中，各全擺動電壓雙向轉發器電路包括兩 -14- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） —r----------裝——訂--------- (請先閱讀背面之注咅心事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 514932 A7 B7 五、發明說明（） 個對稱性（就構造及功能兩者）全擺動電壓單向轉發器電 路，一個說明在各附圖之頂部處，而另一說明在底部處。 在第5圖中，單向轉發器電路500A之組合式輸入/控制/ 輸出控制級包括傳輸閘508及反相器509來替代三態反相 器（諸如在第4圖情形中之4 1 2 )。傳輸閘5 0 8作用來響應 控制信號EN_RD及其互補信號EN—RDc，而在節點5 1 0及節 點512間傳送電壓。第5圖之其他電路對第4圖之電路以 類比方式作用，而鑑於本說明，擅於本技術者容易理解第 5圖緩衝器之作業。 第6圖更詳細地及根據本發明再另一實施例來圖示說明 雙向全擺動電壓轉發器電路600。全擺動電壓輸入信號在 緩衝器輸入節點408處接收。在本特定實施例中，輸入級 602A包括傳輸閘608，其可響應致能控制信號EN_RD及其 互補信號EN_RDc來傳送自節點408處所接收之電壓。此 外，EN_RD致能控制信號也使用於三態緩衝器600A。如附 第6圖所示，電路600之輸入及輸出級兩者以在VDD及Vss 電壓源間串連地連接兩個FET來實施。 爲便於進一步理解，現在將更詳細地說明全擺動雙向轉 發器600之作業。考慮其中緩衝器致能信號EN_RD及 EN_WR兩者去能來允許三態緩衝器600A及6〇〇B進三態模 態之情形。在600A電路中，當信號EN_RD是低電位時， 進入三態模態。傳輸閘608以低信號EN_RD來去能，因而 防止在輸入節點408處之信號到達節點6 1 4。此外， FET610及612兩者在EN_RD是低電位使得在節點614及 -15- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) —：—-—------裝--------訂--------- (請先閱讀背面之注咅？事項再填寫本頁) 514932 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（14) 616上分別爲VDD及Vss(當在節點614之P-FET610拉到 Vdd，而當在節點616上之n-FET612拉到Vss)時導通。在 本情形中，FET61 8及620兩者不導通使得節點622對節點 416在高阻抗狀態（P-FET618在其閘極處具有邏輯高電 位，而n-FET620在其閘極處具有邏輯低電位）。同樣地， 當EN_WR去能時，和電路600A完全對稱性之電路600B以 相同方式使得電路600B三態化。 當緩衝器電路600A沒有三態化時（信號EN_RD致能）， 考慮VSS(邏輯低電位）電壓位準出現在節點408上，以高 EN_RD使得傳輸閘608致能來通過電壓到節點616。在本 情形中，當Vss以傳輸閘608致能而出現在節點408上 時，P-FET624將導通，而n-FET626不導通。當p-FET624 導通時，節點628將受到電壓源630來拉到VDD。其使得 VDD在節點614上而使得P-FET618不導通。然而，在本情 形中，節點616具有VDD(當傳輸閘608致能而p-FET624 導通時，節點628及616兩者拉到Vdd)。在節點616上之 Vdd使得FET620導通來連接節點622到Vss。因而，對應在 節點408處所接收Vss之Vss輸出在節點416上。 現在，考慮Vdd(邏輯高電位）電壓位準出現在輸入節點 408上，且緩衝器電路600A沒有三態化（信號EN_RD致能） 之情形。傳輸閘608以高EN_RD來致能而通過電壓到節點 614及616。在本情形中，當VDD以傳輸閘608致能而安置 在節點408上時，P-FET624將不導通而n-FET626導通。 當n-FET626導通時，節點616將拉到Vss而使得Vss在節 -16- (請先閱讀背面之注意事項再填寫本頁) 裝 --訂---- # 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 514932 經濟部智慧財產局員工消費合作社印製 A7 __B7 ___ 五、發明說明（15 ) 點616上，其同時使得n-FET620不導通。然而，在本情 形中，節點614也將拉到Vss(當傳輸閘608致能而p-FET626導通時，節點628及614兩者拉到Vss)。因爲在節 點614上之Vss將使得P-FET618導通來連接節點622到 VDD。因而，對應在節點408處所接收Vdd之VDD將輸出在節 點416上。電路600B完全地對稱於電路600A，鑑於本說 明對擅於本技術者容易理解其作業。 第7圖中，單向轉發器電路700A之控制級704A包括兩 個傳輸閘708及710，其實施在節點712及714之間。傳 輸閘7 1 8及7 1 0可響應控制信號EN_RD及其互補信號，而 在節點712及714間通過電壓。在本特定實施例中，輸入 級702A以反相器718來實施，其使得在節點408處之輸 入反相，而輸出反相値到控制級704。控制級704A可響應 EN_RD信號及其互補信號來通過輸入電壓。電路700A之其 他電路作用大致和電路600A相同方式，且鑑於本說明對 擅於本技術者容易理解其作業。 在相反方向中（自節點416至節點408 )，當EN_WR控制 信號致能（EN_RD去能）時，電路700B可以和上述電路 700A相同方式來作業。因爲電路700B完全對稱於電路 700A，鑑於本說明對擅於本技術者容易理解其作業。 本文所發表任何緩衝器可使用爲全擺動雙向轉發器，來 減少雙向信號線路所關連高電阻性及/或高電容性之傳送 遲及信號劣化。 如擅於本技術者所理解，電路600及700更適於具有相 -17- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） IL ----------------訂---------^^1 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 514932 A7 B7__ 五、發明說明（16 ) 當重負載之應用例。以相同槪念，電路400及500可使用 在相當輕負載之情形中。 爲便於說明本發明在現代高密度積體電路中之雙向轉發 器應用例，第8圖圖示範例DRAM架構之圖解示意圖，其 表示RWD線802耦接到驅動器/接收器對804及到各16個 驅動器/接收器對806 ( a ) - ( p )。在本實例中，各驅動器/接 收器對表示關連第二讀出放大器之驅動器/接收器對，即 所使用讀出放大器來進一步放大來自記憶格之信號，是在 信號已經第一讀出放大器放大一次之後。 資料線表示資料自格讀取或寫入，或更明確地視控制關 連各驅動器/接收器對806之驅動器808及81 0的信號狀 態而定來到關連格之第一讀出放大器。如果資料要寫入耦 接到資料線之格，例如，資料位元可以驅動器/接收器對 804來接收，而驅動到RWD線802。驅動器804(或更明確 地其驅動器81 2)導通來傳送資料到所要寫入格之資料線 上。如果資料將要自所耦接資料線之格來讀出，例如，資 料位元可以驅動器/接收器對806 ( a )來接收且驅動到RWD 線802上。驅動器/接收器對804(或更明確地其驅動器 8 1 0 )導通來自資料線傳送資料到FIFO (先進先出）或晶片外 (off-chip)驅動器電路。 如可見，RWD線802是雙向線，其使用於傳送資料自晶 片外到格之一或自格之一到FIFO或晶片外驅動器電路及 最終晶片外。參照第8圖，各驅動器/接收器對806具有 關連電容器，如自RWD線802所見表示驅動器/接收器對 -18 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公t ) I l·----------^^^裝--------訂---------- (請先閱讀背面之注咅？事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 514932 α辦'學· ！ i彡、」丄J A7 _翻·充 _B7__ 咖★-««确丨丨··，·· — —一 五、發明說明（Π ) 806之電容性負載，且包括驅動器808之輸入電容以及驅 動器810之輸出電容。然後，RWD線802具有沿著其長度 所分佈之電容性負載，其包括關連各驅動器/接收器對806 之電容以及RWD線本身之電容。更進一步，RWD線802是 長信號線而容易具有沿著其長度之明顯電阻，尤其在驅動 器對806(諸如驅動器/接收器對806(p))及驅動器/接收器 對804間。當寫入格時及自其讀出時，關連RWD線802之 大電阻及電容使得性能劣化。 第9圖表示根據本發明其一實施例之第8圖的DRAM電 路部份，包括配置在驅動器/接收器對804及格陣列之驅 動器/接收器對間的雙向轉發器902。 較佳地雙向轉發器902配置使得其定位在驅動器/接收 器對804及全部驅動器/接收器對806間之RWD線802 上。即，較佳地經RWD線來寫入到或讀取自驅動器/接收 器對806之任何資料通過雙向轉發器。當如此配置時，雙 向轉發器902使用來使得關連RWD線802之電容部去耦 合，而改善在讀取及寫入期間之性能。進一步，當讀取資 料時雙向轉發器902出現降低自驅動器/接收器對806所 見之電阻量；而當寫入資料到格時降低自驅動器/接收器 對804之驅動器812所見電阻量。 由上述所見，本發明之轉發器使用優點在降低關連高電 容性、高電阻性負載線之傳送延遲。更進一步，本發明之 轉發器使用在高電容懷、高電阻性線之重要位置處具有改 善控制優點，即，哉:善上升及下降緣而減小信號線之衰減 -19- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 零裝----- 訂---- 514932 A7 B7 五、發明說明（） 作用及/或傳送延遲。上升及下降時間之改善基本獲得高 頻寬資料傳送。沒有本改善，所傳送資料有效之時間窗口 滿載，結果匯流排可運作之頻率受限。 雖然本發明就數個較佳實施例詳細說明，但是其改變例 、變換例及等效例是在本發明範圍內。當然本發明實施方 法及裝置也有許多替代性方式。因此下述附屬申請專利項 目所詮釋包括全部此改變例、變換例及等效例認爲在本發 明之真精神及範圍內。 經濟部智慧財產局員工消費合作社印製 符號之說明 102,104 電阻器 100,200 信號線 106,108 電容器 110,210 輸入 112,212 輸出 300 全擺動電壓雙向轉發器電路 300A，300B 三態緩衝器 400A，400B 緩衝器電路 412 三態反相器 414 輸入節點 406A 輸出級 500A 單向轉發器電路 509 反相器 508 傳輸閘 610,612 場效電晶體 -20- (請先閱讀背面之注意事項再填寫本頁) ---------訂---------線{ 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公釐） 514932 A7 B7 1 ο五、發明說明（） 708,7 1 0 傳輸閘 614,616,712,714 節點 802 804,806 RWD線 驅動器/接收器對 (請先閱讀背面之注意事項再填寫本頁) -· ϋ 1 ϋ ϋ 1 一口，0 tMaw tmf

線UK 經濟部智慧財產局員工消費合作社印製 -21- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

1. 經濟部智慧財產局員工消費合作社印製 514932 A8 B8 C8 _D8 六、申請專利範圍 1. 一種雙向全擺動電壓轉發器，實施在積體電路之信號線 上，包含： 第一致能節點，用於提供第一致能信號； 第二致能節點，用於提供第二致能信號； 第一全擺動單向轉發器電路耦接在該信號線之第一部 份及該信號線之第二部份間，當該第一致能信號致能 時，該第一全擺動單向轉發器架構來自該信號線之第一 部份傳送第一全擺動信號到該信號線之第二部份； 第二全擺動單向轉發器電路耦接在該信號線之第一部 份及該信號線之第二部份間；當該第二致能信號致能 時，該第二全擺動單向轉發器電路架構來自該信號線之 第二部份傳送到該信號線之第一部份； 其中當該第一致能信號及該第二致能信號去能時，該 第一全擺動單向轉發器電路及該第二全擺動單向轉發器 電路三態化。 2 .如申請專利範圍第1項之雙向全擺動電壓轉發器，其中 該信號線表示在該積體電路中之高電容性信號線。 3 ·如申請專利範圍第1項之雙向全擺動電壓轉發器，其中 該積體電路是記憶體積體電路，而該信號線表示用於自 記憶體格讀取資料及寫入資料之資料線。 4 ·如申請專利範圍第1項之雙向全擺動電壓轉發器，其中 該積體電路是動態隨機存取記憶體電路（DRAM )，而該信 號線表示雙向RWD線。 5 ·如申請專利範圍第1項之雙向全擺動電壓轉發器，其中 -22 · 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） , ------------------------ (請先閱讀背面之注音心事項再填寫本頁) 514932 A8 B8 C8 D8 六、申請專利範圍 該積體電路是動態隨機存取記憶體電路（DRAM) ’而該信 號線配置在第一驅動器/接收器對及第二驅動器/接收器 對之間。 .如申請專利範圍第1項之雙向全擺動電壓轉發器’其中 經濟部智慧財產局員工消費合作社印製 該全擺動單向轉發器電路包括： 第一1反相器，鍋接到該is號線 第一反相三態緩衝器，耦接來 出；當該第一致能信號致能時， 架構爲致能；當該第一致能信號 態緩衝器架構爲三態化’該第一 耦接到該信號線之第二部份。 7 .如申請專利範圍第6項之雙向全 該第二全擺動轉發器電路包括： 第二反相器，耦接到該信號線 第二反相三態緩衝器，耦接來 出；當該第二致能信號致能時， 架構爲致能；當該第二致能信號 態緩衝器架構爲三態化，該第二 耦接到該信號線之第一部份。 8 .如申請專利範圍第7項之雙向全 先 閱 讀 背 之第一部份； 接收該第一反相器之輸 該第一反相三態緩衝器 去能時，該第一反相三 反相三態緩衝器之輸出 擺動電壓轉發器，其中 之第二部份； 接收該第二反相器之輸 該第二反相三態緩衝器 去能時，該第二反相三 反相三態緩衝器之輸出 擺動電壓轉發器，其中 之 注 意 項 再 填

   訂 線 該第一反相器、該第二反相器、該第一反相三態緩衝器 及該第二反相三態緩衝器在全擺動電壓位準上作業。 .如申請專利範圍第1項之雙向全擺動電壓轉發器，其中 該第一全擺動單向轉發器電路包括·· -23 ‘紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐〉 六、申請專利範圍 第一反相器，耦接到該信號線之第一部份； (請先閲讀背面之注意事項再填寫本頁) 第二反相器，耦接來接收該第一反相器之輸出； 第一傳輸閘，耦接來接收該第二反相器之輸出；當該 第一致能信號致能時，該第一反相三態緩衝器架構爲致 能；當該第一致能信號去能時，該第一反相三態緩衝器 架構爲去能；該第一傳輸閘之輸出耦接到該信號線之第 二部份。 1 0 ·如申請專利範圍第9項之雙向全擺動電壓轉發器，其中 該第二全擺動單向轉發器電路包括： 第三反相器，耦接到該信號線之第二部份； 第四反相器，耦接來接收該第三反枏器之輸出； 第二傳輸閘，耦接來接收該第四反相器之輸出；當該 第二致能信號致能時，該第二傳輸閘架構爲致能；當該 第二致能信號去能時，該第二傳輸閘架構爲去能；該第 二傳輸閘之輸出耦接到該信號線之第一部份。 經濟部智慧財產局員工消費合作社印制衣 11.如申請專利範圍第1 〇項之雙向全擺動電壓轉發器，其 中該第一反相器、該第二反相器、該第三反相器、該第 四反相器、該第一傳輸閘、及該第二傳輸閘在全擺動電 壓位準上作業。 1 2 .如申請專利範圍第1項之雙向全擺動電壓轉發器，其中 該第一全擺動單向轉發器電路包括： 第一 P-型FET，具有第一 P-型FET閘極、第一 P-型 FET汲極及第一 p-型FET源極；該第一 p-型FET閘極親 接到該信號線之第一部份，該第一 p -型FET汲極及該 ____ ___ -24 -___ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印制衣 514932 A8 B8 C8 D8 六、申請專利範圍 p -型FET源極中之一極耦接到全擺動電壓源，該第一 P -型FET汲極及該p-型FET源極中之另一極耦接到第一節 點； 第一 η -型FET，具有第一 η -型FET閘極、第一 η ·型 FET汲極及第一 η -型FET源極；該第一 η ·型FET閘極耦 接到該信號線之第一部份；該第一 η -型FET汲極及該第 一 η-型FET源極中之一極耦接到Vss源，該第一 η-型FET 汲極及該η-型FET源極中之另一極耦接到第二節點； 傳輸閘，耦接在該第一節點及該第二節點之間；當該 致能信號致能時，該傳輸閘架構爲致能；當該第一致能 信號去能時，該第一傳輸閘架構爲去能； 第二ρ -型FET，具有第二ρ -型FET閘極、第二ρ -型 FET汲極及第二ρ-型FET源極；該第二ρ-型FET閘極耦 接到該第一節點；該第二Ρ-型FET汲極及該ρ-型FET 源極中之一極耦接到該全擺動電壓源；該第二Ρ-型FET 汲極及該Ρ-型FET源極中之另一極耦接到該信號線之第 二部份；及 第二η -型FET，具有第二η -型FET閘極、第二η -型 FET汲極及第二η -型FET源極；該第二η -型FET閘極耦 接到該第二節點，該第二η-型FET汲極及該第二η-型 FET源極中之一極耦接到該Vss源，該第二η·型FET汲 極及該η -型FET源極中之另一極耦接到該信號線之第二 部份。 1 3 .如申請專利範圍第1 2項之雙向全擺動電壓轉發器，進 -25 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） —--------------------訂----------線 (請先閱讀背面之注意事項再填寫本頁) 514932 A8 B8 C8 D8 六、申請專利範圍 一步包含： 第三P ·型FET，具有第三P -型FET閘極、第三p -型 FET汲極及第三p-型FET源極，該第三P-型FET閘極耦 接到該第一致能節點，該第三P-型FET汲極及該p-型 FET源極中之一極耦接到全擺動電壓源，該第三p -型FET 汲極及該p -型FET源極中之另一極耦接到該第二節點； 第三η-型FET，具有第三η-型FET閘極、第三η-型 FE1T汲極及第三η-型FET源極，該第三η-型FET閘極耦 接到和該第一致能信號互補之信號，該第三型FET汲 極及該第三η-型FET源極中之一極耦接到該Vss源，該 η-型FET汲極及該n-型FET源極中之另一極耦接到第二 節點。 1 4 .如申請專利範圍第1項之雙向全擺動電壓轉發器，其中 該第一全擺動單向轉發器電路包括： 第一反相器，具有第一反相器輸入及第一反相器輸 出，該第一反相器耦接到該信號線之第一部份； 第一傳輸閘，具有第一傳輸閘端及第二傳輸閘端；該 第一傳輸閘端耦接到該第一反相器輸出；該第一傳輸閛 耦接到第一反相器輸出；當該第一致能信號致能時’該 第一傳輸閘架構爲致能；當該第一致能信號去能時’該 第一傳輸閘架構爲去能； 第二傳輸閘，具有第三傳輸閘端及第四傳輸閘端；該 第三傳輸閘端耦接到該第一反相器輸出；該第一傳輸閘 耦接到第一反相器輸出；當該第一致能信號致能時，該 ______-26 - _____ 丨氏張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注音？事項再填寫本頁) --------訂----------線· 經濟部智慧財產局員工消費合作社印製 514932 A8 B8 C8 D8 六、申請專利範圍 第二傳輸閘架構爲致能；當該第一致能信號去能時，該 第二傳輸閘架構爲去能； 第一 p -型FET，具有第一 p -型FET閘極、第一 p -型 FET汲極及第一 p -型FET源極；該第一 p -型FET閘極耦 接到該第二傳輸閘端；該第一 P-型FET汲極及該p-型 FET源極中之一極耦接到全擺動電壓源，該第一 p-型FET 汲極及第一該P-型FET源極中之另一極耦接到該信號線 之第二部份；及 第一 η-型FET，具有第一 η-型FET閘極、第一 η-型 FET汲極及第一 η-型FET源極，該第一 η·型FET閘極耦 接到該第四傳輸閘端，該第一 η-型FET汲極及該第一 η-型FET源極中之一極耦接到VSS源，該第一 η-型FET 汲極及該第一 η -型FET源極中之另一極耦接到該信號線 之第二部份。 1 5 .如申請專利範圍第1 4項之雙向全擺動電壓轉發器，進 一步包含： 第三ρ -型FET，具有第三ρ -型FET閘極、第三ρ ·型 FET汲極及第三ρ -型FET源極，該第三ρ -型FET閘極耦 接到該第一致能節點，該Ρ -型FET汲極及該ρ -型FET 源極中之一極耦接到全擺動電壓源，該第三ρ -型FET汲 極及該Ρ -型FET源極中之另一極耦接到該第二傳輸端； • 及 第三η ·型FET，具有第三η -型FET閘極、第三η -型 FET汲極及第三η -型FET源極，該第三η -型FET閘極耦 -71 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注音？事項再填寫本頁) - I I I I I I I — — — — — — — I· . 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 514932 A8 B8 C8 D8 六、申請專利範圍 接到和該第一致能信號互補之信號；該第三η-型FET汲 極及該第三η-型FET源極中之一極耦接到該Vss源，該 第三η -型FET汲極及該第三η -型FET源極中之另一極 耦接到該第四傳輸端。 1 6 . —種記憶體積體電路，其具有雙向全擺動電壓轉發器 實施在雙向資料信號線上，該記憶體積體電路包含： 第一致能節點，用於提供第一致能信號； 第二致能節點，用於提供第二致能信號； 第一全擺動單向轉發器電路，耦接在該雙向資料信號 線之第一部份及該雙向資料信號線之第二部份兩者間； 當第一致能信號致能時，該第一全擺動單向轉發器架構 來自該雙向資料信號線之第一部份傳送第一全擺動信號 到該雙向資料信號線之第二部份； 第二全擺動單向轉發器電路，耦接在該雙向資料信號 線之第一部份及該雙向資料信號線之第二部份兩者間； 當該第二致能信號致能時，該第二全擺動單向轉發器電 路架構來自該雙向資料信號線之第二部份傳送第二全 擺動信號到該雙向資料信號線之第一部份； 其中當該第一致能信號及該第二致能信號去能時，該 第一全擺動轉發器電路及該第二全擺動轉發器電路三態 化；當該第二致能信號致能時，該第一全擺動單向轉發 ' 器電路三態化；當該第一致能信號致能時，該第二全擺 動單向轉發器電路三態化。 1 7 .如申請專利範圍第1 6項之記憶體積體電路，其中該記 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---------f !訂 i!i· (請先閱讀背面之注意事項再填寫本頁) 514932 A8 B8 C8 D8 六、申請專利範圍 憶體積體電路是動態隨機存取記憶體電路（DRAM)，而該 雙向資料信號線表示雙向RWD線。 1 8 .如申請專利範圍第1 6項之記憶體積體電路，其中該 體電路是動態.隨機存取記憶體電路（DRAM)，而該雙向資 料信號線配置在第一驅動器/接收器對及第二驅動器/接 收器對兩者間。 19.如申請專利範圍第16項之記憶體積體電路，其中該第 一全擺動單向轉發器電路，包括： 第一反相器，耦接到該雙向資料信號線之第一部份； 第一反相三態緩衝器，耦接來接收該第一反相器之輸 出；當該第一致能信號致能時，該第一反相三態緩衝器 架構爲致能；當該第一致能信號去能時，該第一反相三 態緩衝器架構爲三態化，該第一反相三態緩衝器之輸出 耦接到該雙向資料信號線之第二部份。 20 .如申請專利範圍第1 9項之記憶體積體電路，其中該第 二全擺動轉發器電路，包括： 第二反相器，耦接到該雙向資料信號線之第二部份； 第二反相三態緩衝器，耦接來接收該第二反相器之輸 出；當該第二致能信號致能時，該第二反相三態緩衝器 架構爲致能；當該第二致能信號去能時，該第二反相三 態緩衝器架構爲三態化，該第二反相三態緩衝器之輸出 • 耦接到該雙向資料信號線之第一部份。 21.如申請專利範圍第20項之記憶體積體電路，該第一反 相器、該第二反相器、該第一反相三態緩衝器、及該第 __ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂---------線_ 經濟部智慧財產局員工消費合作社印製 514932 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、 申請專利範圍 二反相三態緩衝器在全擺動電壓位準上作業。 22 ·如申請專利範圍第1 6項之記憶體積體電路，其中該第 一全擺動單向轉發器電路，包括： 第一反相器，耦接到該雙向資料信號線之第一部份； 第二反相器，耦接來接收該第一反相器之輸出； 第一傳輸閘，耦接來接收該第二反相器之輸出；當該 第一致能信號致能時，該第一反相三態緩衝器架構爲致 能；當該第一致能信號去能時，該第一反相三態緩衝器 架構爲去能；該第一傳輸閘之輸出耦接到該雙向資料信 號線之第二部份。 、 23 .如申請專利範圍第22項之記憶體積體電路，其中該第 二全擺動單向轉發器電路包括： 第三反相器，耦接到該雙向資料信號線之第二部份； 第四反相器，耦接來接收該第三反相器之輸出； 第二傳輸閘，耦接來接收該第四反相器之輸出；當該 第二致能信號致能時，該第二傳輸閘架構爲致能；當該 第二致能信號去能時，該第二傳輸閘架構爲去能；該第 二傳輸閘之輸出耦接到該雙向資料信號線之第一部份。 24 .如申請專利範圍第23項之記億體積體電路，其中該第 一反相器、該第二反相器、該第三反相器、該第四反相 器、該第一傳輸閘及該第二傳輸閘在全擺動電壓位準上 . 作業。 25 ·如申請專利範圍第丨6項之記憶體積體電路，其中該第 一全擺動單向轉發器電路包括： -----30 -- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) - 訂---------線. 經濟部智慧財產局員工消費合作社印製 514932 A8 B8 C8 D8 六、申請專利範圍 第一 p -型FET，具有第一 p -型FET閘極、第一 p -型 FET汲極及第一 p -型FET源極；該第一 p -型FET閘極耦 接到該雙向資料信號線之第一部份，該第一 P-型FET汲 極及該P-型FET源極中之一極耦接到全擺動電壓源，該 第一 P-型FET汲極及該p-型FET源極中之另一極耦接 到第一節點； 第一 n -型FET，具有第一 η -型FET閘極、第一 η -型 FET汲極及第一 η -型FET源極；該第一 η -型FET閘極耦 接到該雙向資料信號線之第一部份；該第一 η-型FET汲 極及該第一 η -型FET源極中之另一極耦接到第二節點； 傳輸閘，耦接在該第一節點及該第二節點兩者間；當 該第一致能信號致能時，該傳輸閘架構爲致能；當該第 一致能信號去能時，該第一傳輸閘架構爲去能； 第二ρ -型FET，具有第二ρ -型FET閘極、第二ρ -型 FET汲極及第二ρ -型FET源極；該第二ρ -型FET閘極耦 接到該第一節點；該第二Ρ -型FET汲極及該ρ -型FET 源極中之一極耦接到該全擺動電壓源，該第二Ρ-型FET 汲極及該ρ -型FET源極中之另一極耦接到該雙向資料信 號線之第二部份；及 第二η-型FET，具有第二η-型FET閘極、第二η-型 FET汲極及第二η-型FET源極；該第二η-型FET閘極耦 接到該第二節點；該第二η-型FET汲極及該第二η-型 FET源極中之一極耦接到該Vss源，該第二η-型FET汲 極及該η -型FET源極中之另一極耦接到該雙向資料信號 -31 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) --------訂----------線· 514932 A8 B8 C8 D8 六、申請專利範圍 線之第二部份。 26 ·如申請專利範圍第25項之記憶體積體電路，包含·_ 第二p -型FET，具有第三p -型FET聞極、弟二P -型 FET汲極及第三p -型FET源極；該第三P -型FET閘極耦 接到該第一致能節點；該第三P-型FET汲極及該P-型 FET源極中之另一極耦接到全擺動電壓源，該第三P-型 FET汲極及該p _型FET源極中之另一極親接到該弟一節 點； 第三η -型FET，具有第三η -型FET閘極、第三η -型 FET汲極及第三η-型FET源極；該第三η-型FET閘極耦 接到和該第一致能信號互補之信號；該第三η-型FET汲 極及該第三η-型FET源極中之一極耦接到該Vss源，該 第三η -型FET汲極及該n -型FET源極中之另一極耦接 到第二節點。 27.如申請專利範圍第16項之記憶體積體電路，其中該第 一全擺動單向轉發器電路包括： 第一反相器，具有第一反相器輸入及第一反相器輸 出，該第一反相器輸入耦接到該雙向資料信號線之第一 部份； 第一傳輸閘，具有第一傳輸閘端及第二傳輸閘端；該 第一傳輸閘端耦接到該第一反相器輸出；該第一傳輸閘 ^ 耦接到該第一反相器輸出；當該第一致能信號致能時， 該傳輸閘架構爲致能；當該第一致能信號去能時，該第 一傳輸閘架構爲去能； 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ί請先閱讀背面之注意事項再填寫本頁} --------訂---------線· 經濟部智慧財產局員工消費合作社印製 514932 A8 B8 C8 D8 、申請專利範圍 (請先閱讀背面之注意事項再填寫本頁) 第二傳輸閘，具有第三傳輸閘端及第四傳輸閘端·，該 第三傳輸閘端耦接到該第一反相器輸出；該第一傳輸閘 耦接到第一反相器輸出；當該第一致能信號致能時，該 第二傳輸閘架構爲致能；當該第一致能信號去能時，該 第二傳輸閘架構爲去能； 第一 P-型FET，具有第一 p-型FET閘極、第一 p-型 FET汲極及第一 p-型FET源極；該第一 p-型FET閘極耦 接到該第二傳輸閘端；該第一 P -型FET汲極及該p -型 FET源極中之一極耦接到全擺動電壓源；該第一 p-型FET 汲極及該p ·型FET源極中之另一極耦接到該雙向資料信 號線之第二部份；及 第一 η -型FET，具有第一 η ·型FET閘極、第一 η -型 FET汲極及第一 η -型FET源極；該第一 η -型FET閘極耦 接到該第四傳輸閘端；該第一 η -型FET汲極及該第一 η -型FET源極中之一極耦接到Vss源，該第一 η -型FET 汲極及該η -型FET源極中之另一極耦接到該雙向資料信 號線之第二部份。 經濟部智慧財產局員工消費合作社印製 28 .如申請專利範圍第27項之記憶體積體電路，進一步包 含： 第三ρ -型FET，具有第三ρ ·型FET閘極、第三ρ -型 FET汲極及第三ρ -型FET源極；該第三ρ -型FET閘極耦 接到該第一致能節點；該第三Ρ-型FET汲極及該ρ-型 FET源極中之一極耦接到全擺動電壓源；該第三ρ-型FET 汲極及該ρ -型FET源極中之另一極耦接到該第二傳輸 __ -33 -__ 本紙張尺度適用中國國家標準（CMS)A4規格（210 X 297公爱~) 經濟部智慧財產局員工消費合作社印製 514932 A8 B8 C8 D8 六、申請專利範圍 端；及 第三η -型FET，具有第三η -型FET閘極、第三η -型 FET汲極及第三η -型FET源極；該第三η -型FET閘極耦 接到和該第一致能信號互補之信號；該第三η -型FET汲 •極及該第三η -型FET源極中之一極耦接到該Vss源；該 第三η-型FET汲極及該η-型FET源極中之另一極耦接 到該第四傳輸端。 29 · —種在積體電路信號線上實施雙向全擺動電壓轉發器 之方法，包含下列步驟： 提供第一致能節點，該第一致能節點架構來提供第一 致能信號； 提供第二致能節點，該第二致能節點架構來提供第二 致能信號； 提供第一全擺動單向轉發器電路耦接在該信號線之第 一部份及該信號線之第二部份兩者間；當該第一致能信 號致能時，該第一全擺動單向轉發器架構來自該信號線 之第一部份傳送第一全擺動信號到該信號線之第二部 份； 提供第二全擺動單向轉發器電路耦接在該信號線之第 一部份及該信號線之第二部份兩者間；當該第二致能信 號致能時，該第二全擺動單向轉發器架構來自該信號線 之第二部份傳送第二全擺動信號到該信號線之第一部 份； 其中當該第一致能信號及該第二致能信號去能時，該 __-34 > —__ 本紙張尺度適用中國國家標準(CNS)A4規格（210 X 297公釐）~~ ' (請先閱讀背面之注意事項再填寫本頁) -III — 訂---------線： 514932 A8 B8 C8 _______ D8 六、申請專利範圍 第一全擺動單向轉發器電路及第二全擺動單向轉發器電 路三態化。 30 ·如申請專利範圍第29項之方法，其中該信號線表示在 該積體電路中之高電容性信號線。 3 1 .如申請專利範圍第29項之方法，其中該積體電路是一 種記億體積體電路，而該信號線表示用於自記憶體格來 讀取資料及寫入資料之資料線。 32 ·如申請專利範圍第29項之方法，其中該積體電路是一 種動態隨機存取記憶體電路（DRAM)，而該信號線表示雙 向RWD線。 33·如申請專利範圍第29項之方法，其中該積體電路是一 種動態隨機存取記憶體電路（DRAM)，而該信號線配置在 第一驅動器/接收器對及第二驅動器/接收器對兩者間。 --.--------------------^----------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -35 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）