TW513838B - Integrated circuit having various operational modes and a method therefor - Google Patents

Integrated circuit having various operational modes and a method therefor Download PDF

Info

Publication number
TW513838B
TW513838B TW090106501A TW90106501A TW513838B TW 513838 B TW513838 B TW 513838B TW 090106501 A TW090106501 A TW 090106501A TW 90106501 A TW90106501 A TW 90106501A TW 513838 B TW513838 B TW 513838B
Authority
TW
Taiwan
Prior art keywords
voltage
integrated circuit
range
operating
voltage range
Prior art date
Application number
TW090106501A
Other languages
English (en)
Inventor
Mark A Yarch
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Application granted granted Critical
Publication of TW513838B publication Critical patent/TW513838B/zh

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Sources (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

513838
可裝置如通訊裝置m 係由=供給。因此可攜式;及類似裝置 損量有關。長短而疋’-般均與裝置運2池可供給 習知改盖Φ、 作日寸之電流耗 。電池生命期之技 儲存容夏。伯4丄 7 勺者重於择+ ; 仁此類技術若非所費不昔 e 3加電池尺寸或 加而m成裝置捭慨 、貝’即因電、、也尺4 一 量耗損的改盖 不便。因此對生命期及可ίΐί寸之增 圖示ϋ 鮮决方案之必要。 構 詳附圖’可深入了解,其中: 圖1所示為依本發明具體實施例之積體電路方塊囷· 圖2所示為依本發明具體實施例之積體電路,在I ’、 模式下之電壓位準闡釋圖; ,各式操 圖3所示為依本發明具體實施例之一些控制邏輯簡圖· 特此指陳與本發明有關之主題,規格 明確的專利申請範圍。本發明所涵括運作部份為清楚 ,以及目的、特性,和其優點,法與組織架 ,其中: 研…i細述時,參 圖1 y\ 以及 圖4所示為依本發明之另〆具體實施例的一些附加控制 邏輯簡圖。 ^ 例 利 複 即知為簡化與便於闡釋之故,圖示單元無須按實際比 繪製。例如,某些單元尺寸相對於其它單元誇大化,俾 於辨識。此,,經考量妥適之處,圖中之參考碼可能重
513838 五、發明說明(2) 使用’俾表相對應或類似單元 j田部描述 在下列細部描述中,提出諸多特殊 ::之=了解。但應知曉對熟悉:,:,對本發 件及電路均未贅述,俾不使本;二【知方法、裎序、組 ::部份細述係採電腦記憶體中,資料 唬運异之符號表示或演算法型式。這此或一進位信 為熟悉此資料處理技藝者, ^ 敘述及表示法 技藝者,所採行之技術。傳達八工作真義至其他熟悉此 此處的演算法咸認為首 致所期之結果。里包旦=動作或運算序列,可導 這些量常以電或磁信號型式^在只際知控。•非必要,但 比較及其它運作。偶爾為^ ,可儲存、轉換、合併、 信號係指位元、 „ =、 ’主因為其係慣用,這些 似物。但應:戶4的項字元、,目。數量或類 關除f僅對這些量作簡單的標示。、目均與相稱的物理量有 用:=,二列敘述即顯而易見,了解縱橫 定"或類似項目,#产電° ;: A或"計算"或"推測π或1,論 中資料之物理量,如ΐ 2 Γ 統之暫存器與/或記憶體 統之記憶體、暫存哭Π ί:控!J或轉換至其它計算機系 置中類似資生斗之物;。、匕士類貪訊館存、傳輸或顯示裝 513838
翻至圖l,所 例1〇〇含可攜式穿if本!明之具體實施例100。具體實施 攜式電腦或類似庐詈。妒而q 土 士义 丁動電話)、可 這些應用。 个义a之靶嚀並不侷限於 具體 數位信 之範轉 電路10 加之供 漏電流 要降低 實施例 壓範圍 流0 ^100包括積.體電路10,其可為如微處理器、 器、微控制器或類似裝置。然而須 :不侷限於這些示例。在積體電路1〇 ^ 内之邏輯電路及其它數位電子 = 電源及接地電位),不口在正當二電(如施 ;小/、在正吊運作時耗電,亦因 電。因此為減低積體電路10之能量耗損,不口 刼:電流耗損,且須減少漏電流。依本發明之呈體 ::、可藉由降低積體電路10中未使用部份之操作 以達成’或至少達成部份。此舉亦可同步降低漏
^伤#體電路10之操作電壓g圍可能會以雜亂無 :式降低。降低部份積體電路之操作電壓範圍,可能 =份其它仍在正常操作電塵範圍之積體電路造成 Y :,在可攜式裝置中,如積體電路10提供控制或資1 ,其它積體電路,期能維持積體電路10之邏輯電路及;; 數位電子組/牛所提供之信號,在正常操作電壓範圍。 如圖1所示,在此特殊具體實施例中,積體電路至少 ,折線2 0 0分做兩部份,在此為12、12。在積體電路1〇; …、須以任何實際述線表示此破折線2〇〇。自此做較細部之 闡釋,破折冬20 0係用以界定積體電路1〇中各操作電壓區
五、發明說明(4) 間’其依本發明之具體 如所示,操作電壓區、、:J具不同的操作電壓範圍。 例如相鎖迴路(Pu ); B /括邏輯電路或其它電路,諸 (ALU) 22 態機23。此外,記憶处體^中央&處理單'(CPU ) 24與狀 體,可儲存積體電^ η φ二靜悲、動態或非揮發性記憶 开成籍〜I 〇中的資料及指引。例如,Μ州 可為靜怨隨機存取記愔駚( J ^ 圮憶體21 (DRAM )或快閃$卜^ — M )、動態隨機存取記憶體 熟悉此技藝者稱之為"核心邏::二之=路,其為 本發明之範嘴不以積體電路之;型應知 内之線路為限。 μ之圯^體型態或電壓區間 在此特殊具體實施例中, 的主要線路。此夹禮i Β電反區間11涵括積體電路1 〇内 ^ a ^ 此舉僅為展示積體電路10如何萨由卩备供士曰 j =操作電壓範圍,來評價本發明的以由;= k私 具體貫施例無須涵括圖1中所示之所有或任一 線路,此外,可僅含其一或一些。 名飞任 體嘴不以此觀點為限,電屢區間12可為積 ?墊輸出線路。如圖1所示,電壓區間12包括次' ,用以接收或供給積體電路10之電源及操作_ _ 上如位址、資料、控制、輸入/輸出U/0)等.··) :; 線踗 ,、月1 £ £間12亦可含刼作模式控制邏輯 :^ /、至^、可決定部份積體電路10之操作模式。例 ,操作模式控制邏輯35可決定積體電路1〇 眠或沉寂模式:在電壓區間旧,這些模式的壓; 五、發明說明(5) 邏輯線路之功能操作互異。 Ρΐί沉Λ模式可用以抑制電壓區間11中的核心邏輯線路及 — 作。一經抑制,即可降低操作電壓而省電。但沉 :變:閒遲i而電壓區間11内之邏輯線路值維持 持續運作,故回復時間較快。 ]円之PLL仍 辑:Ϊ :p,t式狀態下,不僅只抑制電壓區間11中的核心邏 ;=PLL下 且將遺失所有邏輯線路狀態。此舉 目辨ί電表為各式操作模式簡摘,可併本發明之 =貫施例選擇採用。亦應知本發明之範脅不以這些模式 表1 模式 PLL 值保留 閒置 開啟 是 沉寂 關閉 ja^ 睡眠 關閉 否 ^±Icc邏輯 Vec
< V dd 圖1中所示特殊具體實施例中, 體電路10之操作電壓範圍的/'或降低至少部份積 啟始。例如,CPU 24可執體之指示 之指令,令積體電路10進入各供或儲存於記憶體2 式之-)。雖不欲以此限制本;;,(如表1所示模 一― ^月之軛嚀,指令之執行ά 513838
二此=施例,,一經模式“指 唬指不積體電路1 〇進 彳工利1口 隨區間11中操作電壓之切換止。 如進入-閒置、進入=;。這丄信號標示於圖1,各 器30内之位元設定為 1 ,儿叔。此舉可由如暫存 為限。其可藉由諸ί;式Π本發明並不以此觀點之㈣ 信號可由外邻摇徂方式中的任一種來完成,例如,控制 生 卜#供,或由電壓區間11或12中的狀態機產 區邏輯35可產生控制㈣,切換與電壓 ^ 未乍電壓乾圍有關之電壓區間11的操作電壓範 r。要,操作模式控制邏輯35=電路 。父,式,生適t的信號(分別標示如閒置、睡眠 的i::電壓?均可ϋ使電壓控制器25將電壓區間11 I犯圍切換至預定的較低範圍内。 邏:L僅广:τ f術:具體實施例’其中以操作模式控制 於栌幸)產生沉寂、睡眠與沉寂—或-睡眠信號。由 戒可以多種方式產纟’應知本發明並不以這歧線 作進入-睡眠與進入-沉寂和沉寂-或-睡眠 :旒,俾確保積體電路10已於某一或其它模式下摔 日守’不會在模式間隨意切換。 電壓控制器25 (圖η對應操作模式控制邏輯35 (圖1 產生之控制信號,切換(如降或昇)電壓 壓誌网 # 叮y电& ^間1 1的刼作電 I祀圍。错由降低電壓區間1 1内電晶體的操作電壓範圍, 即可減少電壓區間n内的漏電流。在此具體實施例中,切
川838 五、發明說明(7) 、電壓區間1 1的操作電壓範圍的同時,電壓區間1 2内之次 音,的操作電壓範圍大致維持不變。然而應知在另一具體 知例中’電麼區間〗2之操作電壓範圍亦可改變(如降或 丹)〇 1 Π +換電^區間丨1的操作電壓範圍的效應之一為積體電路 電塵區間11所提供之信號相對於電壓區間1 2變得邏 不,確。參閱圖2,示例為依本發明之具體實施例所提 仏之“號如何變得邏輯不明確。 ^正常操作下之供電壓設定為3 3伏⑴,但應知此僅 雷懕:ί用’本發明之範疇並不以任何方式限制在此特定 3 3俠r準#。如此一來,此例中所有信號之電壓位準理想為 .3伙Ua邏輯"P )或〇伏(指邏輯"〇,,)。但已知至 :些積體電路内產生之信號’會因寄生狀況而於位準間變 :上不如圖2中的括弧40 )。為考量這 :電壓位準範圍如3.H.3伏,則此信號可 ㈡所, 反之即為邏輯” 〇 ” 。 科丄 在,2所示具體實施例中,電壓區間丨丨内電晶體 電壓範圍可變,例如,使得電晶體提供之電壓位準在、 ΓΓ^τίΐ! (^"U1) > ο.β伙可表邏輯"(Γ。但電壓區間12内電晶體的操 圍可能不變,並維持在0-3. 3伏。因此,在某此乾 =區間12的操作電壓上限至少為電壓區間以下, 限的兩倍。 1妹作電壓上 在這些狀況下’電壓區間12内之線路可能無法解析源自
第10頁 513838
電壓區間11的信號電壓位準,區分邏輯"〗"與邏輯" f :其至,少,部份係歸因於,來自電a區間11之信號,整個 ^ =邏輯"0"的電壓位準範圍較電壓區間〗2之 =括弧則為大。如此—來,在電麼請丨的/作t ::改料,電壓區間12内之電晶體及次線路即可能益法 準確地譯讀源自電壓區間1 1之邏輯信號。 …、 明:使源自ί壓區間11的信號相對於電壓區間1 2為邏輯不 械可將故些信號同閘,使其相對於電壓區間1 2維持定 ϊ二隨時禁止源自電壓區間u的信號輸至電 明::广:道無邏輯位準之改變。此舉可避免邏輯不 』確:仏唬導致電壓區間12内,非所欲或無法預期的效 ίι。二圖本發明之另一具體實施例,源自電壓區 ? I (標示如核心vcc邏輯)可與沉寂—或—睡眠俨 :二】僅Ϊ果這些信號相對於電壓區間12即為可知狀態' 匕舉不僅降低電壓區間12 (標示如墊輸出邏輯) 曰 =就誤譯風險,φ可維持這些信號在靜態位準。即^ h處於邏輯不明確狀態,其更可減少漏電流。 。 另作J ^區巧11中將信號同閘,當積體電路10值此 =之ίΐ 確保可攜式裝置内,任何輪至其它積體 電路之k唬,;j;致改變此模式下之積體電路1〇。 、 作示’亦期加裝閃60,俾於切換電壓區間11的摔 圍:;儲存來自電壓區間11之信號的最終有么 輯值其盈處在於使得電壓區間12内的電晶體或線路,可
513838 五、發明說明(9) "~囑 · 採用來自電壓區間丨丨之信號的最終有效邏輯值繼續運作。 亦可選擇在切換電壓區間丨丨的操作電壓範圍時(如低值 )’將源自電壓區間1 2或其所供給之信號,與電壓區間i i 同閘。如圖4所示,電壓區間丨2所供給之信號(墊輸入邏 輯),亦可與 >儿寂—或—睡眠信號同閘。結果電壓區間1 2所 供給之信號,即為與電壓區間丨丨内的電晶體或邏輯線路 (標不如核心Vcc邏輯)有關之已知常數電壓值。此舉期 可降低電壓區間11内線路遺失其值之風險。 如圖3所不’所有由操作模式控制邏輯3 5 (圖1 )產生之 信號可與清醒信號同閘。此信號可用以取消或否定信號, 使得積體電路10返回正常運作。如圖丨所示,可由清醒線 路36供給清醒信號。清醒線路36可依外部來源供給之中斷 信號供給清醒信號。在另一具體實施例中,清醒線路⑽產 $清=號丽,會先以一預定延遲期等待,俾在電壓區間 11的刼作電壓犯圍回復至其典型範圍前,給予部份積體電 :10:外的時間。例如,可期在產生清醒信 化積體電路10的PLL。 丹丨J / 至此應可了解本發明所提供夕古 損。在其它物件中,本發明利備之能量耗 得以獲得改善。利用軟體指令圍,f得能量耗損 省電。 便侍積體電路具更大效能,且更 513838 五、發明說明(ίο) 縱使已於此處闡示與描述本發明的某些特性,諸多修 正、置換、變更與同等品均可由熟悉此技藝者為之。因 此,可知附錄之專利申請範圍,係欲涵蓋所有不逾越本發 明之精神之此類修正及變更。
第13頁 513838
第14頁

Claims (1)

  1. 513838 六、申請專利範圍 1. 一種切換 該方法包括: 至少部份積體電路之操作電壓範 圍之方法 產生第一控制信號;以及 控制彳s號’切換第 回應 圍,使 之第二 2 ·如 間產生 換時間 時,第 3 ·如 產生, 元。 4. 如 第二電 將至 操作電 電壓信 5. 如 產生, 一控制 6. 如 控制器 以電壓 於該第 得來自 電壓區 申請專 第二控 ,以及 二電壓 申請專 包括執 申請專 壓區間 少複數 壓範圍 號之電 申請專 包括對 信號。 申請專 ,以及 控制器 第-電麼區間之電壓信作電壓範 間之操作電壓範圍有關^ ^與積體電路 u ’關之不明確邏輯值。 利範圍第1項之方法,更包括在第一電壓區 制信號,俾指示第一區卩a11 y 電 區 甘士 —够+ r 間之知作電壓範圍切 J中在第一電壓區間之操作電壓範圍切換 區間之操作電壓範圍大致維持定值。 利ί Ξ ί2項之方法,#中第二控制信號之 仃軟體指令,設定積體電路中暫存器之位 利範圍第1項之方法,其中積體電路包括在 中之複數個信號墊,且本方法更包括: 個信號墊之一同閘,使得在第一電壓區間之 切換時,由至少複數個信號墊之一所供給之 壓大致為定值。 · 利乾圍第2項之方法,其中第一控制信號之 應於第一控制信號,產生第二電壓區間之第 利範圍第1項之方法,其中積體電路具電壓 第一電麼區間之操作電壓範圍之切換,包括 來切換積體電路中,第一電壓區間之操作電
    513838 —一·丨_ 六、申請專利範圍 壓範圍。 7·如申請專利範圍第】項之 壓區間產生之電壓信號之一逝.,更包括至少將第一電 至少,信號供至第二電屋控制信號同閉,並將該 更包括至少將第二電 "制信號同閘,並將該 更包括在幾乎與第一 8. 如申請專利範圍第L項之方\間。 壓區間產生之電壓信號之一與 至>、一電壓信號供至第一電 9. 如申請專利範圍第〗項之方£間 控制信號產生的同日寺,終止指令法,更J 10. 如申請專利範圍第1項之方;J執仃。 產生清醒信號; / ,更包括: 取消第一控制信號,·以及 切換第一區間之操作電壓範 第一電壓區間,與第二電壓區=丄使得積體電路中,來自 明確性。 ㈤有關之電壓信號,具邏輯 11 ·如申請專利範圍第丨項之 操作電壓範圍之切換,包括降=,其中第一電壓區間之 範圍,使得第二電壓區間之雷% 一電壓區間之操作電壓 壓區間之電源電壓位準的兩倍7、、壓位準,至少為第一電 12. —種積體電路之運作方法,該方法包括: 終止積體電路之第一電壓區間中指令之 產生積體電路之第一電壓© a 產生積體電路之第二= : 式控制信號; 及 电& ^間的刼作模式狀態信號;以
    第16頁 、申請專利範圍 :對於第二電壓區間之操作電壓範一 間之知作電壓範圍。 &第 電壓區 1 3 ·如申請專利範 範圍,包括降#笛 、方法,其中降低操作電壓 些電壓信號邏輯不明確。 ’關之第電壓區間的一 1 產4·生V請專利範圍第12項之方法,更包括: 壓範圍.區2之凊醒#號;提高第一電壓區間之摔作f 指;圍’以及重新開始積體電路中,卜電壓區;::: 1【如申請專利範圍第12項之方法,更包括: 將原自第一電壓區間之第_ 信號同閘,使得第_ ,' I §號與操作模式狀態 以及 于第組電M 奴電壓位準大致為定值; 信第區:01;ί二組電壓信號與操作模式狀離 16.:種:件二電壓信號之 令,5 3 2取儲存媒介,其中儲有可由處理器執行之指 電‘;始操作電壓範圍之切換,俾相對於第- 理11中第—電壓區間之操作電壓範^了 令,使得Λ Λ圍第Γ項之物件,其中更可調整該指 先由處一電壓區間之操作電壓範圍前, i 8心战崙終止執行指令。
    8.如申請專利範圍第16項之物件,其中更可調整該指 513838 申請專利範圍 ------- 令 ,使得處理器自處理器之暫存器讀取— 處理器之操作模式。 匕輯值,俾扣示 19. 一種積體電路,其第一部份具第—操 第二部份具第二操作電壓範圍,該積體電路乍包電括圍, 適於指示積體電路之操作模式之線路:以及 與積體電路的第一部份耦合之電壓柝 控制器適於切換積體電路第一部份^雷^二中該電壓 卜份之操作電壓範圍小於積體以電=圍;使得 壓範圍。 弟一部伤之操作電 。。、2〇.如申請專利範圍第19項之積體電 态更適於切換積體電路第一部份之操 〃 ’、堅控制 二部份之操作電壓至少為積體電路第:::範1,使得第 圍的兩倍。 4伤之操作電壓範 口口 21 ·如申請專利範圍第丨9項之積 二;適於切換積體電路第一部份之操其/電壓控制 ^電路第二部份之操作電壓範圍有、壓^圍,使得與 不明確。 關之電壓信號的邏輯 •如申凊專利範圍第丨9項之積體 、於維持積體電路第二部份之’更包括同閘裝 致為定值。 Έ ^ ^號之電壓位準大 23·如申請專利範圍第19項之積體 ^適於維持積體電路第一部份之電電路」更包括同閘襄 致為疋值。 電堡^號之電壓位準大
TW090106501A 2000-03-23 2001-03-20 Integrated circuit having various operational modes and a method therefor TW513838B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/535,474 US6848055B1 (en) 2000-03-23 2000-03-23 Integrated circuit having various operational modes and a method therefor

Publications (1)

Publication Number Publication Date
TW513838B true TW513838B (en) 2002-12-11

Family

ID=24134402

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090106501A TW513838B (en) 2000-03-23 2001-03-20 Integrated circuit having various operational modes and a method therefor

Country Status (9)

Country Link
US (1) US6848055B1 (zh)
JP (1) JP4806509B2 (zh)
KR (1) KR100493725B1 (zh)
AU (1) AU2001240081A1 (zh)
DE (1) DE10195947T1 (zh)
GB (1) GB2377328B (zh)
HK (1) HK1050063B (zh)
TW (1) TW513838B (zh)
WO (1) WO2001071884A2 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6948079B2 (en) 2001-12-26 2005-09-20 Intel Corporation Method and apparatus for providing supply voltages for a processor
US7202908B2 (en) * 2002-09-04 2007-04-10 Darien K. Wallace Deinterlacer using both low angle and high angle spatial interpolation
US7480010B2 (en) * 2002-09-04 2009-01-20 Denace Enterprise Co., L.L.C. Customizable ASIC with substantially non-customizable portion that supplies pixel data to a mask-programmable portion in multiple color space formats
US7782398B2 (en) * 2002-09-04 2010-08-24 Chan Thomas M Display processor integrated circuit with on-chip programmable logic for implementing custom enhancement functions
US7222248B2 (en) * 2005-02-22 2007-05-22 International Business Machines Corporation Method of switching voltage islands in integrated circuits when a grid voltage at a reference location is within a specified range
US7493505B2 (en) * 2005-12-13 2009-02-17 Silicon Laboratories Inc. MCU with low power mode of operation
US7802113B2 (en) * 2005-12-13 2010-09-21 Silicon Laboratories Inc. MCU with on-chip boost converter controller
KR101229508B1 (ko) * 2006-02-28 2013-02-05 삼성전자주식회사 복수의 파워도메인을 포함하는 반도체 집적 회로
JP4800808B2 (ja) * 2006-03-24 2011-10-26 富士通セミコンダクター株式会社 電子機器、システム電源、及び電圧供給方法
US20090319810A1 (en) * 2007-01-11 2009-12-24 Panasonic Corporation Receiving apparatus and activation control method for receiving apparatus
US7536615B1 (en) 2007-03-26 2009-05-19 Lattice Semiconductor Corporation Logic analyzer systems and methods for programmable logic devices
US7743296B1 (en) 2007-03-26 2010-06-22 Lattice Semiconductor Corporation Logic analyzer systems and methods for programmable logic devices
US8930733B2 (en) 2009-06-12 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Separating power domains of central processing units
US9213397B2 (en) 2012-09-21 2015-12-15 Atmel Corporation Changing power modes of a microcontroller system
US9507406B2 (en) 2012-09-21 2016-11-29 Atmel Corporation Configuring power domains of a microcontroller system
US9323312B2 (en) * 2012-09-21 2016-04-26 Atmel Corporation System and methods for delaying interrupts in a microcontroller system
US9213388B2 (en) * 2012-09-21 2015-12-15 Atmel Corporation Delaying reset signals in a microcontroller system
JP6110122B2 (ja) * 2012-12-07 2017-04-05 シナプティクス・ジャパン合同会社 集積回路装置、パネル表示装置及び表示パネルドライバ
US9383807B2 (en) 2013-10-01 2016-07-05 Atmel Corporation Configuring power domains of a microcontroller system
US9684367B2 (en) 2014-06-26 2017-06-20 Atmel Corporation Power trace port for tracing states of power domains

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6145354A (ja) * 1984-08-10 1986-03-05 Nec Corp マイクロプロセツサ
US5396635A (en) * 1990-06-01 1995-03-07 Vadem Corporation Power conservation apparatus having multiple power reduction levels dependent upon the activity of the computer system
JPH04296918A (ja) * 1991-01-17 1992-10-21 Matsushita Electron Corp 半導体集積回路装置
US5148546A (en) * 1991-04-22 1992-09-15 Blodgett Greg A Method and system for minimizing power demands on portable computers and the like by refreshing selected dram cells
JPH0529551A (ja) * 1991-07-19 1993-02-05 Fujitsu Ltd 半導体集積回路
JPH05119876A (ja) * 1991-10-25 1993-05-18 Toshiba Corp 電子装置及びその装置に含まれる集積回路
JP3233318B2 (ja) * 1993-11-10 2001-11-26 日本電信電話株式会社 論理回路
JP3718251B2 (ja) * 1994-02-28 2005-11-24 株式会社ルネサステクノロジ データ処理装置
US5778237A (en) * 1995-01-10 1998-07-07 Hitachi, Ltd. Data processor and single-chip microcomputer with changing clock frequency and operating voltage
US5954820A (en) * 1997-09-26 1999-09-21 International Business Machines Corporation Portable computer with adaptive demand-driven power management
US6341354B1 (en) * 1999-04-16 2002-01-22 Smartpower Corporation Energy-conserving computer accessible remotely and instantaneously by providing keep-alive power to memory

Also Published As

Publication number Publication date
WO2001071884A3 (en) 2002-06-27
GB0224458D0 (en) 2002-11-27
HK1050063B (zh) 2005-05-06
US6848055B1 (en) 2005-01-25
JP2004500717A (ja) 2004-01-08
KR20020092994A (ko) 2002-12-12
JP4806509B2 (ja) 2011-11-02
KR100493725B1 (ko) 2005-06-07
DE10195947T1 (de) 2003-05-08
GB2377328A (en) 2003-01-08
GB2377328B (en) 2004-12-15
HK1050063A1 (en) 2003-06-06
AU2001240081A1 (en) 2001-10-03
WO2001071884A2 (en) 2001-09-27

Similar Documents

Publication Publication Date Title
TW513838B (en) Integrated circuit having various operational modes and a method therefor
Myers et al. A subthreshold ARM cortex-M0+ subsystem in 65 nm CMOS for WSN applications with 14 power domains, 10T SRAM, and integrated voltage regulator
TWI234270B (en) Semiconductor integrated circuit having controllable internal supply voltage
TWI517150B (zh) 可變動態記憶體刷新
TW548660B (en) Super low-power generator system for embedded applications
CN107003685B (zh) 系统最大电流保护
TW201142588A (en) Data movement engine and memory control method
TW201234169A (en) Coordinating performance parameters in multiple circuits
US20070079154A1 (en) Method for optimizing platform power delivery
CN104052432B (zh) 数据被保持的电源选通电路和包括所述电路的设备
TW201521022A (zh) 使用電阻性記憶體具有保存能力的記憶胞
CN103294641A (zh) 用于系统管理的有限状态机
JP2020129425A (ja) ランダム・アクセス・メモリ及び関連する回路、方法及びシステム
JPWO2011001671A1 (ja) 情報処理装置、及び情報処理装置の制御方法
TWI249101B (en) Method and related apparatus for using a dynamic random access memory to substitute for a hard disk drive
TWI290719B (en) Internal voltage supply circuit
TW200414198A (en) A DRAM refresh scheme with flexible frequency for active and standby mode
TW201415318A (zh) 觸控系統之電源管理裝置
CN108227802A (zh) 一种自启动电路及启动方法
TW535045B (en) The device of semiconductor integrated circuit and its design method
TW201120906A (en) Apparatus and method of generating universal memory I/O
TW202125973A (zh) 具有經減少寄生電容之低功率正反器
TW303467B (en) The semiconductor IC
TWM404409U (en) Power-saving circuit and computer system having power-saving circuit
KR101654487B1 (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees