TWI517150B - 可變動態記憶體刷新 - Google Patents

可變動態記憶體刷新 Download PDF

Info

Publication number
TWI517150B
TWI517150B TW102141298A TW102141298A TWI517150B TW I517150 B TWI517150 B TW I517150B TW 102141298 A TW102141298 A TW 102141298A TW 102141298 A TW102141298 A TW 102141298A TW I517150 B TWI517150 B TW I517150B
Authority
TW
Taiwan
Prior art keywords
memory
region
refresh
refresh rate
data
Prior art date
Application number
TW102141298A
Other languages
English (en)
Other versions
TW201440043A (zh
Inventor
威廉 詹姆士 達力
Original Assignee
輝達公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 輝達公司 filed Critical 輝達公司
Publication of TW201440043A publication Critical patent/TW201440043A/zh
Application granted granted Critical
Publication of TWI517150B publication Critical patent/TWI517150B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Description

可變動態記憶體刷新
本發明係關於動態記憶體，尤其係關於刷新動態記憶體。
傳統動態記憶體裝置，例如動態隨機存取記憶體(DRAM，dynamic random access memory)，需要在每一刷新間隔中(通常為64ms)刷新所有列一次，以便保留該隨機存取記憶體內儲存的資料。若資料並未刷新，經過一段時間，將記憶體單元內資料編碼的電荷就會漏掉。事實上，在高溫限制之下，大多數動態隨機存取記憶體列在刷新操作之間會經過許多秒，並且在一般溫度下甚至可維持資料更久。一般而言，短刷新間隔來自於一些「漏電的」記憶體單元，實際上只有「漏電的」記憶體單元需要快速刷新率。動態隨機存取記憶體未使用時(即是在待命模式中)，以該「漏電的」記憶體單元所需速率非必要刷新所有列會浪費可觀的電力。浪費電力在電力儲存於電池內的行動應用當中，特別令人討厭。
因此，對於降低刷新率及/或與先前技術相關聯的其他問題有所需求。
【簡述】
本發明提供用於刷新一動態記憶體的系統及方法。一記憶體的一第一區以一第一刷新率刷新，並且該記憶體的一第二區以和該第一刷新率不同的一第二刷新率刷新。一記憶體控制器，其設置成以該第一刷新率刷新一記憶體的該第一區，以及以該第二刷新率刷新該記憶體的該第二區。
100‧‧‧流程圖
200‧‧‧動態記憶體
210‧‧‧刷新區域
215‧‧‧刷新區域
225‧‧‧刷新區域
235‧‧‧刷新區域
220A‧‧‧刷新區域
220B‧‧‧刷新區域
250‧‧‧記憶體控制器
260‧‧‧特性化單元
265‧‧‧刷新表
255‧‧‧記憶體區域儲存體
270‧‧‧記憶體刷新單元
280‧‧‧動態隨機存取記憶體
300‧‧‧流程圖
500‧‧‧示範系統
501‧‧‧中央處理器
502‧‧‧通訊匯流排
504‧‧‧主記憶體
506‧‧‧圖形處理器
508‧‧‧顯示器
512‧‧‧輸入裝置
515‧‧‧動態隨機存取記憶體裝置
510‧‧‧次要儲存裝置
第一圖根據一個具體實施例，例示以不同速率刷新一動態隨機存取記憶體區域的方法流程圖； 第二A圖根據一個具體實施例，例示不同刷新率用於一動態記憶體的不同區域；第二B圖根據一個具體實施例，例示一記憶體控制器。第三圖根據一個具體實施例，例示以不同速率刷新一動態隨機存取記憶體列的方法之另一個流程圖；第四A圖根據一個具體實施例，例示第三圖內所示步驟的流程圖；第四B圖根據一個具體實施例，例示第三圖內所示另一個步驟的流程圖；第四C圖根據一個具體實施例，例示第三圖內所示另一個步驟的流程圖；以及第五圖說明其中可實施許多先前具體實施例的許多架構和/或功能性之示範系統。
當今的動態隨機存取記憶體需要在每一刷新間隔上(通常為64ms)，一次刷新所有列。事實上，在高溫限制之下，大多數動態隨機存取記憶體分頁在刷新操作之間會經過許多秒，並且在一般溫度下甚至可維持資料更久。短刷新間隔取決於一些「漏電的」記憶體位置，只有這些位置需要非常快的刷新率。動態隨機存取記憶體未使用時(即是在待命模式中)，以該最糟分頁所需速率非必要刷新所有動態隨機存取記憶體列會浪費可觀的電力。此浪費在行動應用當中特別令人討厭。
並非只依賴該動態隨機存取記憶體供應商指定的刷新率，該動態隨機存取記憶體的不同區域會在操作期間特徵化，並且該特徵化資訊用於以不同刷新率刷新不同區域，以降低待命電力。
第一圖根據一個具體實施例，例示以不同速率刷新一動態隨機存取記憶體區域的方法流程圖100。在步驟110上，決定刷新率用於一第一記憶體區域以及一第二記憶體區域。在一個具體實施例內，每一區域對應至一動態隨機存取記憶體裝置的一或多列或一動態隨機存取記憶體裝置的一或多分頁。利用將一動態隨機存取記憶體裝置的不同列或分頁特徵 化，可決定該等刷新率。在步驟120上，該第一記憶體區域以一第一刷新率刷新。在步驟130上，該第二記憶體區域以和該第一刷新率不同的一第二刷新率刷新。在一個具體實施例內，只有該第一或第二刷新率之一者為該動態隨機存取記憶體裝置供應商或製造商指定給該動態隨機存取記憶體裝置的該刷新率。在另一個具體實施例內，既非該第一也不是該第二刷新率為指定給該動態隨機存取記憶體裝置的該刷新率。
此時將公佈有關許多選擇架構和功能，如此可依照使用者意願實施或不實施前述結構之更多說明資訊。吾人應該特別注意，下列資訊僅供說明，不應解釋為以任何方式進行限制。下列任何功能都可在排除或不排除所說明其他功能之下選擇性併入。
在一個具體實施例內，針對已經耦合至一計算裝置的每一外部動態隨機存取記憶體裝置，記憶體控制器內刷新暫存器的集合可儲存分頁位址的範圍(行與列)，定義記憶體的區域以及特徵化資訊。該特徵化資訊包含該記憶體區域的刷新間隔，其中該刷新間隔為該刷新率或該區域應該刷新的速率之交互。一記憶體刷新單元通過每一區域，執行列啟動以及預充電操作，根據指定給該區域的刷新率，刷新該區域內每一列或分頁。為了決定哪個區域需要以已知速率刷新，該記憶體控制器包含一暫時儲存資源，其設置成儲存該資料的副本，其中該資料儲存該區域，而針對該區域測量該動態隨機存取記憶體的特性。
第二A圖根據一個具體實施例，例示不同刷新率用於一動態記憶體200的不同區域。每一圖案代表一個不同的刷新率，並且每一區域都包含至少一列記憶體。刷新區域210內的列應該以第一刷新率刷新，刷新區域215、225和235內的列尚未特徵化，因此以該動態隨機存取記憶體供應商指定的速率刷新。刷新區域220A和220B內的列應該以第二刷新率刷新。
一些不同的技術可用來識別可用該動態隨機存取記憶體供應商所指定以外速率刷新之記憶體區域。一種方式為指定每一刷新區域使用單一位址(行及/或列)，利用針對刷新暫存器內該單一位址的每一位元編碼0、1或X(不在意)，以呈現該單一位址。例如若行=0X01並且列 =0000.0100.0X11，則該區域內含行1和5的列0x043和0x047。如第二A圖內所示，利用刷新區域220A和220B，每一刷新區域在實體記憶體內都不連續。換言之，一特定刷新區域可包含實體記憶體的第一部分以及與實體記憶體的第一部分不連續之實體記憶體的第二部分。另一種方式為儲存一開始位址(行與列)以及一結束位址(行與列)，來指定每一刷新區域。例如：若從行=0011列=0x045開始並且結束位址為行=0100列=0x32，則從行3列0x045至行4列0x032的所有記憶體分頁都包含在該刷新區域內。
在一個具體實施例內，一刷新暫存器可儲存一優先順序子區域。加入的優先順序子區域為從較大刷新區域分出的一小塊刷新區域，例如：較大刷新區域可定義成優先順序=1行=01XX列=0000.0100.XXXX，並且刷新間隔=4秒。該較大刷新區域內的小刷新區域可由具有優先順序=2行=0100列=0000.0100.0111刷新間隔=1秒的第二刷新暫存器所定義。該等刷新暫存器一起指定行4-7內的列0x040至0x04F每4秒刷新一次，而行4的列0x47則每1秒刷新一次。一位址包含在多個刷新區域內時，則選擇匹配該位址的最高優先順序刷新暫存器。請注意，雖然本說明書中結合定義記憶體的刷新區域來揭示許多選擇性特色，不過這些特色僅供例示，不應當成任何形式上的限制。
第二B圖根據一個具體實施例，例示一記憶體控制器250。記憶體控制器250包含一特徵化單元260、一刷新表265、一記憶體區域儲存體255以及一記憶體刷新單元270。記憶體控制器250也包含其他組件(未顯示)，以讀取來自動態隨機存取記憶體280的資料，並且將資料寫入動態隨機存取記憶體280。刷新表265包含一組一或多個刷新暫存器，用於耦合至記憶體控制器250的每一外部動態隨機存取記憶體裝置。除了編碼一刷新區域(一組分頁)以外，一刷新區域也編碼一刷新間隔、計時器以及下一個位址欄位。如先前所描述，一刷新暫存器也可編碼一優先順序，以及對應的刷新子區域搭配該子區域的一刷新間隔、計時器以及下一個位址。在一個具體實施例內，刷新表265實施成為一內容可定址記憶體(CAM，content-addressable-memory)。在一個具體實施例內，刷新表265為非揮發性記憶體，如此就不用每次包含記憶體控制器250的系統開機時，就必須 再次產生該等刷新暫存器內儲存的該特徵化資料。
記憶體刷新單元270使用該計時器以及下一個位址欄位，記憶體刷新單元270同時通過每一刷新區域(和刷新子區域)，並且在對應至該刷新區域(或刷新子區域)的該計時器已經過期時，在對應至垓下一個位址的該位址集合(即是列或分頁)之上執行列啟動以及預充電操作。已經執行刷新時，記憶體刷新單元270針對一刷新區域(或刷新子區域)檢查每一時間步驟的計時器、重設過期的計時器並且更新下一個位址。每一刷新區域(與刷新子區域)的計時器都已經在每一時間步驟上更新(即是遞減)。
為了決定動態隨機存取記憶體280內一區域上應該刷新的刷新率，記憶體控制器250包含一記憶體區域儲存體255，其設置成儲存該資料的副本，其中該資料儲存特性化單元260測量該區域的該資料維持特性化時記憶體區域儲存體255內之該區域。
為了決定每一記憶體區域的該刷新間隔，該特性化單元260將該記憶體區域內存的資料暫時複製到記憶體區域儲存體255內。然後特性化單元260利用透過記憶體刷新單元270將資料的樣板(例如1與0交替的1010...10)寫入動態隨機存取記憶體280內的該記憶體區域、透過記憶體刷新單元270讀取來自動態隨機存取記憶體280的該記憶體區域之前等待一維持時間週期，以及利用將從動態隨機存取記憶體280讀取的資料與已經寫入該記憶體區域的該等樣板做比較，檢查該資料是否被維持。
用於測量一記憶體區域的資料維持特性之範例特性化測試為運用遞增維持時間週期的一向量，重複該記憶體區域的寫入、等待與讀取。在一個具體實施例內，特性化單元260開始64ms的該維持時間週期，然後特性化單元260將該維持時間週期調整為128msec、0.25sec、0.5sec然後1sec，以此類推。針對每一維持時間週期，特性化單元260針對資料的許多不同樣板重複寫入與讀取。特性化單元260偵測到錯誤時(即已經寫入的樣板與讀取的樣板不匹配)，特性化單元260針對該記憶體區域調整該維持時間週期。在一個具體實施例內，特性化單元260搭配該維持時間週期的向量，往回至少兩個步驟來調整該刷新間隔，並且若該往回的維持時間週期尚未測試，則重複樣板的寫入與讀取。例如：若該維持時間週期的錯 誤發生4秒，則該往回的維持時間週期為1秒。若該往回維持時間週期並未產生錯誤，則該往回維持時間週期可儲存在刷新表265內，當成該記憶體區域的刷新間隔。
刷新間隔對於溫度及/或電壓位準相當敏感。記憶體刷新單元270可設置成調整該等刷新間隔，在較低溫度操作動態隨機存取記憶體280時增加刷新間隔(即是降低刷新率)，而非使用刷新表265內儲存的該刷新間隔。類似地，記憶體刷新單元270可設置成調整該等刷新間隔，在以較低電壓操作動態隨機存取記憶體280時降低刷新間隔(即是提高刷新率)，而非使用刷新表265內儲存的該刷新間隔。
若溫度測量可用，則特性化單元260可使用該溫度測量調整儲存在刷新表265內的該刷新間隔值，讓該記憶體區域對應至一參考溫度。例如：若該特性化在攝氏60度的接面溫度上執行並且參考接面溫度為攝氏40度，則刷新表265內所儲存用於該記憶體區域的該刷新間隔會增加4倍(假設接面溫度相對於參考接面溫度的溫差每-10度就會讓該刷新間隔加倍)，以對應至該參考接面溫度。特性化單元260也可設置成根據該測量的電壓位準以及一參考電壓位準，調整刷新表265內所儲存用於該等記憶體區域的該刷新間隔值。
記憶體刷新單元270可設置成根據刷新一記憶體區域時的溫度測量，調整該等刷新間隔值。例如：若該目前的接面溫度係在攝氏60度上測量，並且該參考接面溫度為攝氏40度，則從刷新表265讀取用於該記憶體區域的該刷新間隔會降低4倍(假設接面溫度相對於參考接面溫度的溫差每+10度就會讓該刷新間隔減半)，以控制記憶體刷新單元270刷新該記憶體區域的速率。記憶體刷新單元270也可設置成根據該測量的電壓位準以及一參考電壓位準，調整從刷新表265讀取用於該等記憶體區域的該刷新間隔值。
請注意，雖然本說明書中結合記憶體區域特性化並且儲存該特性化資訊來揭示許多選擇性特色，不過這些特色僅供例示，不應當成任何形式上的限制。
針對某些動態隨機存取記憶體280，大部分記憶體區域將具 有非常長的刷新間隔(例如數十秒)，並且只有動態隨機存取記憶體280內一小部分記憶體，通常只有單一分頁或列，將具有最糟的刷新間隔(例如64ms)。對於具有一些記憶體特別會漏電(即是具有高刷新率或短刷新間隔)的動態隨機存取記憶體280而言，可實行將具有最糟刷新間隔的該些記憶體儲存在記憶體區域儲存體255內。在效率上，對於記憶體中一或多個區域的所有存取都映射至記憶體區域儲存體255，如此並未使用到動態隨機存取記憶體280內該對應的一或多個記憶體區域，並且不需要刷新。在一個具體實施例內，一部分記憶體區域儲存體255可保留可供特性化單元260使用。
傳統上來說，動態隨機存取記憶體供應商設置動態隨機存取記憶體裝置，用該動態隨機存取記憶體裝置內的備用列取代具有失效儲存單元的列以及具有極短刷新間隔的列。不過，該動態隨機存取記憶體裝置之內列的取代只對超出規格(即是刷新間隔小於64ms)的列進行。相較之下，為了降低整體待命耗電量，記憶體控制器250可設置成儲存在記憶體區域儲存體255內該規格之內的列之資料。
第三圖根據一個具體實施例，例示以不同速率刷新一動態隨機存取記憶體區域的另一個方法流程圖300。在步驟305上，刷新表265內儲存的該等刷新間隔已經起始化，等於該動態隨機存取記憶體供應商所規定的該刷新間隔。在步驟310上，特性化單元260測試一記憶體區域，以產生特性化資訊給該記憶體區域。步驟310可執行，同時操作包含記憶體控制器250的裝置，並且即使若記憶體控制器250正在存取動態隨機存取記憶體，而該存取不受特性化單元260執行的測試干擾時(即是該存取可充分刷新已經特性化的該記憶體區域)。例如：該記憶體的其他區域可存取或刷新，同時一特定記憶體區域已測試。在一個具體實施例內，在特性化期間，對於該已經特性化的該記憶體區域之存取可映射至記憶體區域儲存體255，並且若在特性化期間寫入任何資料，則將記憶體區域儲存體255複製回已經特性化的動態隨機存取記憶體280之該區域。在另一個具體實施例內，於特性化期間，對於已經特性化的該記憶體區域之存取會推遲到特性化完成。在此結合第四A圖描述用於執行步驟310的示範方法。
在步驟315上，特性化單元260判斷該記憶體區域的刷新率是否為已經測試的任何記憶體區域到目前為止所發現之最糟刷新率，若是，則在步驟318上，將該記憶體區域上儲存的該資料儲存在記憶體區域儲存體255內的晶片上(即是對於該一或多個記憶體區域的存取映射至記憶體區域儲存體255)。在一個具體實施例內，考慮最短的刷新間隔(即是最低值)來指示具有最糟刷新率的該記憶體區域。在一個具體實施例內，記憶體區域儲存體255並未設置成取代一或多個記憶體區域，並且省略步驟315和318。
否則在步驟350上，該記憶體區域加入刷新表265。在此結合第四B圖描述用於執行步驟350的示範方法。在此結合第四C圖描述用於執行步驟350的示範方法。在步驟370上，記憶體刷新單元270根據刷新表265刷新動態隨機存取記憶體280。在一個具體實施例內，一或多個步驟305、310、315、318、350和370都已經執行，同時包含記憶體控制器250的該裝置閒置或並未運作。
第四A圖根據一個具體實施例，例示第三圖內所示步驟310的流程圖。在步驟320上，特性化單元260將動態隨機存取記憶體280內記憶體區域的內容(即是資料)複製到記憶體區域儲存體255。在步驟325上，特性化單元260運用維持時間週期，在動態隨機存取記憶體280內記憶體區域上執行特性化測試。在步驟330上，特性化單元260判斷該維持時間週期是否發生錯誤，若有，則在步驟335上，特性化單元260調整該維持時間週期並回到步驟325。否則，若該維持時間週期未發生錯誤，則在步驟340上，特性化單元260判斷是否應該使用額外維持時間週期將該記憶體區域特性化，若是，則特性化單元260前往步驟335。在一個具體實施例內，特性化單元260確定已經在步驟340上測試一往回維持時間週期。否則完成該特性化處理，並且在步驟345上，特性化單元260針對相對於參考操作情況(即是參考電壓位準及/或溫度)的該操作情況，調整該維持時間週期。已經決定給該記憶體區域的該刷新間隔在補償操作情況之後設定給該維持時間週期。
特性化單元260將一區域的該刷新間隔提供給刷新表265。 刷新表265內包含的刷新暫存器數量有所限制，因為一特定刷新間隔通常無法儲存用於動態隨機存取記憶體280的每一列，該等記憶體區域已編碼成為刷新區域，該區域可包含二或多列(或分頁)，其具有不同特性化資訊、相同刷新間隔(該等二或多列的最小刷新間隔)。換言之，具有低刷新間隔的列可與具有較高刷新間隔的列分成一組，以將刷新區域的數量減少成特性化資訊可儲存在刷新表265內的數量。
第四B圖根據一個具體實施例，例示第三圖內所示步驟350的流程圖。第四B圖內顯示的流程圖對應於刷新表265的具體實施例，其儲存開始與結束位址來定義每一刷新區域。在步驟410上，刷新表265判斷是否有輸入(即是刷新暫存器)可用於儲存該特性化資訊，若是，則在步驟440上，將該記憶體區域的該特性化資訊儲存在該輸入內。在一個具體實施例內，該記憶體區域在一刷新區域之內時，刷新表265儲存該記憶體區域的該特性化資訊當成一優先順序子區域。
否則，在步驟410上無輸入可用時，在步驟420上，刷新表265識別「最靠近」該記憶體區域的輸入。靠近程度可由該記憶體區域的刷新間隔來決定，或該記憶體區域的單一位址或開始與結束位址來決定。在一個具體實施例內，刷新表265可考慮，具有刷新間隔短於該記憶體區域刷新間隔的輸入，比具有刷新區域長於該記憶體區域刷新區域的輸入更靠近。當因為該等區域具有相同刷新間隔，而有一個以上輸入識別為「最靠近」該記憶體區域時，則選擇一個輸入。使用具有每一位元都用2位元0、1、X值編碼的單一位址(行及/或列)指定記憶體區域時，則選取的一個輸入可為具有一位址的輸入，該位址在漢明距離(hamming distance)上最靠近該記憶體區域位址。該單一位址的一或多個位元之編碼可從「0」或「1」改變為「X」，將該記憶體區域結合到該輸入。改變該單一位址的一個位元以上可導致該記憶體的額外區域結合至該輸入。因此，該刷新間隔應該更新成該記憶體組合區域的最短刷新間隔。使用開始與結束位址表示區域時，所選取的該一個輸入可為直線位址空間內最靠近該記憶體區域的輸入。該輸入的開始或結束位址都已經變更，以便將該記憶體區域結合至該輸入。同樣，改變該開始或結束位址可導致該記憶體的額外區域結合至該輸入，
如此該刷新間隔應更新成該記憶體已結合區域的最短刷新間隔。
在另一個具體實施例內，刷新表265可考慮具有單一位址的輸入，其漢明距離最靠近用2位元0、1、X值編碼每一位元，以單一位址呈現的該記憶體區域。當因為該單一位址的位元數量不同，而有一個以上輸入識別為「最靠近」該記憶體區域時，則選擇一個輸入。所選取的該一個輸入可為具有一刷新間隔最靠近該記憶體區域刷新間隔的該輸入。因為該單一位址的一或多個位元可從「0」或「1」改變為「X」，將該記憶體區域結合到該輸入，所以該刷新間隔應更新成該記憶體結合區域的最短刷新間隔。使用開始與結束位址表示區域時，刷新表265可考慮直線位址空間內最靠近該記憶體區域的輸入。當有一個以上輸入識別為「最靠近」該記憶體區域時，則選擇一個輸入。所選取的該一個輸入可為具有一刷新間隔最靠近該記憶體區域刷新間隔的該輸入。該輸入的開始或結束位址都已經變更，以便將該記憶體區域結合至該輸入。同樣，改變該開始或結束位址可導致該記憶體的額外區域結合至該輸入，如此該刷新間隔應更新成該記憶體已結合區域的最短刷新間隔。選擇該一個輸入將該記憶體的組合區域刷新間隔最小化時，刷新表265可考慮額外區域的刷新間隔。
在步驟435上，依照將該記憶體區域結合至該輸入之需求，刷新表265更新該輸入(即是更新該單一位址、開始或結束位址、優先順序以及刷新間隔之一或多者)。
請注意，雖然本說明書中結合儲存一記憶體區域的該特性化資訊以及組合刷新區域輸入來揭示許多選擇性特色，不過這些特色僅供例示，不應當成任何形式上的限制。
第四C圖根據一個具體實施例，例示第三圖內所示步驟370的流程圖。刷新表265內的每一輸入都包含一計時器欄位，該計時器欄位已經將刷新操作之間的時階數(例如時階=16μs)初始化為該刷新區域內的列或分頁。針對具有大小|R|的刷新區域R，該計時器設定為ri(R)/(時階*|R|)，其中ri為刷新間隔。刷新表265設置成每一時階都更新(即是遞減)每一輸入的該等計時器欄位。
在步驟450上，記憶體刷新單元270設置成檢查是否有刷新 表265內儲存的任何計時器過期，若否，則重複步驟450。當一計時器已經過期，在步驟460上，記憶體刷新單元270將該計時器重設為初始值。在步驟465上，記憶體刷新單元270在具有已過期計時器的刷新表265輸入內下一個位址欄位所指定，動態隨機存取記憶體280內列或分頁上執行記憶體刷新操作。在步驟470上，該記憶體刷新操作完成時，記憶體刷新單元270更新下一個位址欄位，指向該刷新區域內要更新的下一個位址(已經更新時，則該位址可換行)。在另一個具體實施例內，該記憶體刷新操作可靠在一起執行。不過，一口氣執行多個刷新操作而不是分開執行刷新操作會導致耗電量陡升，並且也可減少記憶體存取可用的頻寬。
第五圖說明其中可實施許多先前具體實施例的許多架構和/或功能性之示範系統500。如所示，提供的系統500包含至少一個中央處理器501，其連接至通訊匯流排502。通訊匯流排502可使用任何合適的通訊協定來實施，例如PCI(週邊組件互連)、PCI-Express、AGP(加速圖形連接埠)、HyperTransport或任何其他匯流排或點對點通訊協定。系統500也包含主記憶體504。控制邏輯(軟體)以及資料都儲存在主記憶體504內，此記憶體可採用隨機存取記憶體(RAM)。
系統500也包含輸入裝置512、一圖形處理器506以及一顯示器508，即是一傳統CRT(陰極射線管)、LCD(液晶顯示器)、LED(發光二極體)、電漿顯示器等等。使用者輸入可從輸入裝置512接收，例如鍵盤、滑鼠、觸控板、麥克風等等。在一個具體實施例中，圖形處理器506可包含複數個著色(Shader)模組以及一個光柵化(Rasterization)模組等等。每一前述模組都適合在單一半導體平台上形成圖形處理單元(GPU，graphics processing unit)。圖形處理器506可耦合至一或多個動態隨機存取記憶體裝置515，並且可根據特性資訊，設置成用不同速率更新該(等)動態隨機存取記憶體的不同區域。在一個具體實施例內，中央處理器501耦合至一或多個動態隨機存取記憶體裝置515，並且可根據特性資訊，設置成用不同速率更新該(等)動態隨機存取記憶體的不同區域。DRAM 515可實施當成第二圖內的動態隨機存取記憶體280。
在本說明當中，單一半導體平台可稱為單體半導體式積體電 路或晶片。吾人應該注意，單一半導體平台一詞也表示多晶片模組，其具備提高的連線性來模擬晶片上運算，並且運用傳統中央處理單元(CPU)和匯流排做大幅改善。當然，依照使用者的意願，許多模組也可分開或與半導體平台進行許多結合。第五圖內顯示的一或多個系統500可合併成系統500，以提供電力給一或多個晶片。
系統500也包含次要儲存裝置510。次要儲存裝置510包含例如：硬碟機以及/或可移除式儲存裝置，像是軟碟機、磁帶機、光碟機、數位多功能光碟(DVD)機、記錄裝置、萬用序列匯流排(USB)快閃記憶體。可移除式儲存裝置用已知的方式讀寫可移除式儲存單元。電腦程式(或電腦控制邏輯)可儲存在主記憶體504以及/或次要儲存裝置510內，這種電腦程式在執行時可讓系統500執行許多功能。主記憶體504、儲存裝置510及/或任何其他儲存裝置都可為電腦可讀取媒體的範例。
在一個具體實施例內，許多附圖的架構以及/或功能性都可在由中央處理器501、圖形處理器506、積體電路(未顯示，可具有至少部分中央處理器501和圖形處理器506的能力)、晶片組(即是設計來執行相關功能的積體電路群組)以及/或其他任何積體電路所構成結構內實施。
仍舊是，許多附圖的架構以及/或功能性都可在一般電腦系統、電路板系統、娛樂專用遊戲控制台系統、應用專屬系統以及/或其他任何所要系統的範圍內實施。例如：系統500可為桌上型電腦、膝上型電腦、伺服器、工作站、遊戲主機、嵌入式系統及/或其他任何邏輯形式。仍舊是，系統500可為許多其他裝置的形式，包含但不受限於個人數位助理(PDA)裝置、行動電話裝置、電視等等。
進一步，雖然未顯示，系統500可連結至網路(例如通訊網路、區域網路(LAN)、無線網路、廣域網路(WAN)，像是網際網路、點對點網路、有線電視網路等等)用來通訊。
當上面已經說明許多具體實施例時，必須了解到它們係僅藉由範例來呈現，並非構成限制。因此，較佳具體實施例之廣度及範疇並不侷限於上述任何示範性具體實施例，而應僅根據以下的申請專利範圍及其等效內容來定義。

Claims (23)

  1. 一種可變動態記憶體刷新的方法，包含：以一第一刷新率刷新一記憶體的一第一區域；將該第一區域特性化，以測量該第一區域的資料維持特性，藉由：將來自該記憶體的該第一區域之資料複製到一儲存資源；將一樣板寫入該記憶體的該第一區域；等待一維持時間週期；以及讀取該第一區域以獲得讀取資料；以及以和該第一刷新率不同的一第二刷新率刷新該記憶體的一第二區域。
  2. 如申請專利範圍第1項之方法，其中該第一區域包含該記憶體的一或多個分頁，並且該第二區域包含該記憶體的一或多個額外分頁。
  3. 如申請專利範圍第1項之方法，其中該第一區域包含該記憶體的一或多個列，並且該第二區域包含該記憶體的一或多個額外列。
  4. 如申請專利範圍第1項之方法，其中該記憶體為一動態隨機存取記憶體裝置。
  5. 如申請專利範圍第1之方法，另包含在該讀取資料與該樣板不相符時，調整該維持時間週期。
  6. 如申請專利範圍第1項之方法，另包含在該讀取資料與該樣板相符時，將該維持時間週期儲存為一第一刷新間隔。
  7. 如申請專利範圍第1項之方法，另包含調整該第一刷新率，以補償一測量溫度與一參考溫度的比較。
  8. 如申請專利範圍第1項之方法，另包含調整該第一刷新率，以補償一測量電壓位準與一參考電壓位準的比較。
  9. 如申請專利範圍第1項之方法，另包含將對於該記憶體第三區域的寫入與從該記憶體第三區域的讀取映射至該儲存資源。
  10. 如申請專利範圍第1項之方法，另包含：將一第三區域特性化，以測量該第三區域的資料維持特性；根據該第三區域的該資料維持特性決定一第三刷新率；以及 決定該第三刷新率大於該第一刷新率。
  11. 如申請專利範圍第1項之方法，另包含將該記憶體的該第一區域之特性化資料儲存在一表格的一第一輸入內。
  12. 如申請專利範圍第1項之方法，另包含將該記憶體的該第三區域之特性化資料結合於該表格的該第一輸入內，對應至該記憶體的該第一區域。
  13. 如申請專利範圍第1項之方法，其中該記憶體的該第一區域指定為一單一位址，並且該單一位址的每一位元都編碼為0、1或X值。
  14. 如申請專利範圍第1項之方法，其中指定該記憶體的該第一區域使用一開始位址與一結束位址。
  15. 如申請專利範圍第1項之方法，其中一優先順序關聯於該記憶體的該第一區域。
  16. 如申請專利範圍第1項之方法，另包含將對於該記憶體的該第一區域之存取映射至一儲存資源。
  17. 如申請專利範圍第1項之方法，其中該儲存資源位於與該記憶體耦合的一記憶體控制器內。
  18. 一種可變動態記憶體刷新的系統，包含：一動態記憶體；以及一記憶體控制器，其耦合至該動態記憶體，並且設置成：以一第一刷新率刷新該動態記憶體的一第一區域；將該第一區域特性化，以測量該第一區域的資料維持特性，藉由：將來自該記憶體的該第一區域之資料複製到一儲存資源；將一樣板寫入該記憶體的該第一區域；等待一維持時間週期；以及讀取該第一區域以獲得讀取資料；以及以和該第一刷新率不同的一第二刷新率刷新該動態記憶體的一第二區域。
  19. 如申請專利範圍第18項之系統，其中該記憶體控制器另設置成在該讀取資料與該樣板不相符時，調整該維持時間週期。
  20. 如申請專利範圍第18項之系統，其中該記憶體控制器另設置成在該讀 取資料與該樣板相符時，將該維持時間週期儲存成一第一刷新間隔。
  21. 如申請專利範圍第18項之系統，其中該儲存資源位於與該記憶體控制器內。
  22. 如申請專利範圍第18項之系統，其中該第一區域包含該記憶體的一或多個分頁，並且該第二區域包含該記憶體的一或多個額外分頁。
  23. 如申請專利範圍第18項之系統，其中該第一區域包含該記憶體的一或多個列，並且該第二區域包含該記憶體的一或多個額外列。
TW102141298A 2013-03-11 2013-11-13 可變動態記憶體刷新 TWI517150B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/794,563 US9224449B2 (en) 2013-03-11 2013-03-11 Variable dynamic memory refresh

Publications (2)

Publication Number Publication Date
TW201440043A TW201440043A (zh) 2014-10-16
TWI517150B true TWI517150B (zh) 2016-01-11

Family

ID=51385450

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102141298A TWI517150B (zh) 2013-03-11 2013-11-13 可變動態記憶體刷新

Country Status (4)

Country Link
US (1) US9224449B2 (zh)
CN (1) CN104050049A (zh)
DE (1) DE102013114365B4 (zh)
TW (1) TWI517150B (zh)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324398B2 (en) 2013-02-04 2016-04-26 Micron Technology, Inc. Apparatuses and methods for targeted refreshing of memory
US9165668B1 (en) 2013-07-29 2015-10-20 Western Digital Technologies, Inc. Data retention monitoring using temperature history in solid state drives
US9047978B2 (en) 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
DE102014208609A1 (de) * 2014-05-08 2015-11-26 Robert Bosch Gmbh Refresh eines Speicherbereichs einer nichtflüchtigen Speichereinheit
JP2015219938A (ja) 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
US9524769B2 (en) * 2015-04-17 2016-12-20 Samsung Electronics Co., Ltd. Smart in-module refresh for DRAM
US9761296B2 (en) 2015-04-17 2017-09-12 Samsung Electronics Co., Ltd. Smart in-module refresh for DRAM
KR102321745B1 (ko) * 2015-08-27 2021-11-05 삼성전자주식회사 동적 랜덤 액세스 메모리 장치, 그것의 동작 방법, 및 그것을 포함하는 메모리 모듈
WO2017151567A1 (en) * 2016-03-01 2017-09-08 University Of Rochester Content aware refresh
JP2017182854A (ja) 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
KR20180081989A (ko) * 2017-01-09 2018-07-18 삼성전자주식회사 메모리 장치 및 그것의 리프레시 방법
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
US10109339B1 (en) * 2017-07-28 2018-10-23 Micron Technology, Inc. Memory devices with selective page-based refresh
CN109658961B (zh) * 2017-10-12 2021-08-03 华邦电子股份有限公司 易失性存储器存储装置及其刷新方法
TWI639920B (zh) 2017-11-17 2018-11-01 財團法人工業技術研究院 記憶體控制器及其控制方法以及記憶體及其控制方法
KR20190075334A (ko) * 2017-12-21 2019-07-01 에스케이하이닉스 주식회사 반도체 장치
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
WO2019222960A1 (en) 2018-05-24 2019-11-28 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
US10896715B2 (en) * 2018-06-15 2021-01-19 Micron Technology, Inc. Dynamic memory refresh interval to reduce bandwidth penalty
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US12020740B2 (en) * 2018-06-26 2024-06-25 Rambus Inc. Memory device having non-uniform refresh
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
CN113168861B (zh) 2018-12-03 2024-05-14 美光科技公司 执行行锤刷新操作的半导体装置
CN111354393B (zh) 2018-12-21 2023-10-20 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10957377B2 (en) 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US10824573B1 (en) 2019-04-19 2020-11-03 Micron Technology, Inc. Refresh and access modes for memory
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
CN112711548B (zh) * 2021-01-11 2023-05-16 星宸科技股份有限公司 内存装置、图像处理芯片以及内存控制方法
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking
US12112787B2 (en) 2022-04-28 2024-10-08 Micron Technology, Inc. Apparatuses and methods for access based targeted refresh operations

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5278796A (en) 1991-04-12 1994-01-11 Micron Technology, Inc. Temperature-dependent DRAM refresh circuit
DE10042383B4 (de) * 2000-08-29 2005-04-28 Infineon Technologies Ag Halbleiteranordnung mit optimiertem Refreshzyklus
US6483764B2 (en) 2001-01-16 2002-11-19 International Business Machines Corporation Dynamic DRAM refresh rate adjustment based on cell leakage monitoring
US6438057B1 (en) 2001-07-06 2002-08-20 Infineon Technologies Ag DRAM refresh timing adjustment device, system and method
US6781908B1 (en) 2003-02-19 2004-08-24 Freescale Semiconductor, Inc. Memory having variable refresh control and method therefor
US7095669B2 (en) * 2003-11-07 2006-08-22 Infineon Technologies Ag Refresh for dynamic cells with weak retention
KR20050118952A (ko) 2004-06-15 2005-12-20 삼성전자주식회사 히스테리리스 특성을 갖는 온도 감지 회로
US8122187B2 (en) * 2004-07-02 2012-02-21 Qualcomm Incorporated Refreshing dynamic volatile memory
US7035157B2 (en) 2004-08-27 2006-04-25 Elite Semiconductor Memory Technology, Inc. Temperature-dependent DRAM self-refresh circuit
KR100865830B1 (ko) * 2007-02-22 2008-10-28 주식회사 하이닉스반도체 메모리 소자의 독출 방법
US8427891B2 (en) * 2007-04-17 2013-04-23 Rambus Inc. Hybrid volatile and non-volatile memory device with a shared interface circuit
US8248831B2 (en) * 2008-12-31 2012-08-21 Apple Inc. Rejuvenation of analog memory cells
US7990795B2 (en) * 2009-02-19 2011-08-02 Freescale Semiconductor, Inc. Dynamic random access memory (DRAM) refresh
US20110289349A1 (en) 2010-05-24 2011-11-24 Cisco Technology, Inc. System and Method for Monitoring and Repairing Memory
US8705302B2 (en) * 2010-09-24 2014-04-22 Samsung Electronics Co., Ltd. Semiconductor memory devices having self-refresh capability
US8440846B2 (en) * 2010-09-30 2013-05-14 Lyondell Chemical Technology, L.P. Direct epoxidation process
US8797813B2 (en) * 2011-05-17 2014-08-05 Maxlinear, Inc. Method and apparatus for memory power and/or area reduction
US9058896B2 (en) * 2012-08-29 2015-06-16 International Business Machines Corporation DRAM refresh

Also Published As

Publication number Publication date
TW201440043A (zh) 2014-10-16
DE102013114365A1 (de) 2014-09-11
DE102013114365B4 (de) 2023-11-09
US9224449B2 (en) 2015-12-29
US20140254298A1 (en) 2014-09-11
CN104050049A (zh) 2014-09-17

Similar Documents

Publication Publication Date Title
TWI517150B (zh) 可變動態記憶體刷新
US11631450B2 (en) Partial refresh technique to save memory refresh power
TWI569280B (zh) 用於執行位址型靜態隨機存取記憶體存取協助之方法與系統
US9640242B1 (en) System and method for temperature compensated refresh of dynamic random access memory
KR20190130262A (ko) 해머 리프레쉬 동작을 수행하는 리프레쉬 제어 회로, 메모리 장치 및 메모리 장치의 동작 방법
US11392302B2 (en) Memory system and operating method thereof
KR101692128B1 (ko) 리프레시 모드들 동안의 메모리 디바이스들에서의 전력 소비의 감소
JP2006147123A (ja) メモリ装置のリフレッシュ方法
TW201225079A (en) Memory circuits, systems, and modules for performing DRAM refresh operations and methods of operating the same
TW200907990A (en) Dynamic voltage adjustment for memory
KR20140085955A (ko) 메모리 모듈 및 메모리 시스템
US10878880B2 (en) Selective volatile memory refresh via memory-side data valid indication
US20110161578A1 (en) Semiconductor memory device performing partial self refresh and memory system including same
WO2022198911A1 (zh) 感应放大器失配确定方法及装置、存储介质及电子设备
US10318187B2 (en) Memory controller and memory system including the same
CN116107921A (zh) 半导体存储器装置及其操作方法
US9672891B2 (en) Memory device, memory module including the memory device, method of fabricating the memory module, and method of repairing the memory module
JP2014059831A (ja) メモリリフレッシュ装置、情報処理システム、メモリリフレッシュ方法、および、コンピュータ・プログラム
TW201117209A (en) Memory refresh system and operation method thereof
US20220180905A1 (en) Apparatus, system and method to sense a logic state of a memory cell in a three-dimensional memory device
KR20210103069A (ko) 메모리 테스트 장치 및 이의 동작 방법
KR20220000330A (ko) 메모리 셀 양단의 판독 전압을 감소시키고 판독 감지 마진을 개선하기 위한 장치, 시스템 및 방법
TWI447741B (zh) 動態隨機存取記憶體單元及其資料更新方法
US11721406B2 (en) Generating test data for a memory system design based on operation of a test system, and related methods, devices, and systems
US20240094927A1 (en) Memory, controller, memory system and operation method of memory system