KR20020092994A - 여러 동작 모드를 갖는 집적 회로 및 그것을 위한 방법 - Google Patents

여러 동작 모드를 갖는 집적 회로 및 그것을 위한 방법 Download PDF

Info

Publication number
KR20020092994A
KR20020092994A KR1020027012349A KR20027012349A KR20020092994A KR 20020092994 A KR20020092994 A KR 20020092994A KR 1020027012349 A KR1020027012349 A KR 1020027012349A KR 20027012349 A KR20027012349 A KR 20027012349A KR 20020092994 A KR20020092994 A KR 20020092994A
Authority
KR
South Korea
Prior art keywords
voltage
domain region
integrated circuit
operating
voltage domain
Prior art date
Application number
KR1020027012349A
Other languages
English (en)
Other versions
KR100493725B1 (ko
Inventor
야치마크에이.
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Publication of KR20020092994A publication Critical patent/KR20020092994A/ko
Application granted granted Critical
Publication of KR100493725B1 publication Critical patent/KR100493725B1/ko

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Sources (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

요약하면, 본 발명의 일실시예에 따르면, 집적 회로는 2개의 전압 도메인 영역을 갖는다. 상기 집적 회로는 하나의 전압 도메인 영역의 동작 전압을 다른 하나에 대해 변경하는 것을 제공한다.

Description

여러 동작 모드를 갖는 집적 회로 및 그것을 위한 방법{INTEGRATED CIRCUIT HAVING VARIOUS OPERATIONAL MODES AND A METHOD THEREFOR}
통신 장치, 휴대용 컴퓨터 등과 같은 휴대 장치에서, 장치를 위한 전원으로 배터리가 제공된다. 따라서, 휴대 장치의 효율성은 배터리가 장치에 전원을 제공할 수 있는 시간의 길이에 의해 부분적으로 결정되는데, 이것은 일반적으로 동작중인 장치에 의해 소비되는 전류의 양에 비례한다.
배터리의 수명을 향상시키기 위한 종래의 기술은 배터리의 크기 또는 저장 용량을 증가시키는데 초점이 맞추어져 왔다. 그러나, 이러한 기술은 매우 비용이 많이 들거나, 또는 장치의 휴대가 곤란할 정도로 배터리의 크기를 증가시킨다. 따라서, 휴대 장치의 전력 소모 및 수명을 향상시킬 수 있는 배터리 방식에 대한 지속적인 필요성이 존재한다.
본 발명은 집적 회로에 관한 것으로, 특히, 여러 동작 모드를 갖는 집적 회로와, 그것을 위한 방법에 관한 것이다.
도1은 본 발명에 따른 집적 회로의 일실시예의 블록도.
도2는 본 발명의 실시예에 따른 여러 동작 모드에서의 집적 회로의 부분들의 전압 레벨을 도시한 그래프.
도3은 본 발명의 일실시예에 따른 일부 제어 논리의 구조도.
도4는 본 발명의 대안의 실시예에 따른 일부 추가 제어 논리의 구조도.
본 발명에 관한 주요 내용은 명세서의 결론 부분에 상세히 지시되고 명백하게 청구된다. 그러나, 본 발명은, 본 발명의 목적, 특징 및 장점과 함께 동작의 구성 및 방법 모두에 대해, 첨부된 도면과 함께 다음의 상세한 설명을 참조함으로써 가장 잘 이해될 것이다.
다음의 상세한 설명에서, 본 발명의 완전한 이해를 제공하기 위해, 여러 가지 특정한 세부사항이 제시된다. 그러나, 이 기술분야에서 통상의 지식을 가진 자에게는 본 발명이 이러한 특정 세부사항없이 실시될 수 있다는 것이 이해될 것이다. 다른 예에서, 공지된 방법, 절차, 소자 및 회로는 본 발명을 모호하지 않게 하기 위해 상세히 기재되지는 않았다.
다음의 상세한 설명의 일부는 컴퓨터 메모리내의 2진 디지털 신호 또는 데이터 비트에 대해 동작의 상징적 표현 및 알고리즘의 관점으로 제공된다. 이 알고리즘적 설명 및 표현은, 이 기술분야에서 통상의 지식을 가진 자에게 그들의 업무의 내용을 전달하기 위해, 데이터 처리 기술에서 통상의 지식을 가진 자에 의해 사용되는 기술일 수 있다.
여기서, 알고리즘은 일반적으로, 요구된 결과로 이끄는 동작의 일관성 있는(self-consistent) 시퀀스인 것으로 간주된다. 이것은 물리적인 퀀티티(quantities)에 대한 물리적인 조작(manipulations)을 포함한다. 대개, 반드시 그렇지는 않지만, 이러한 퀀티티는 저장, 이동, 결합, 비교 및 다른 방법으로 처리될 수 있는 전기 또는 자기 신호의 형태를 취한다. 이들 신호는 때때로 관례에 따라, 비트, 값, 구성요소, 부호, 캐릭터, 항, 수 등으로 언급하는 것이 편리한 것으로 증명되었다. 그러나, 이들 및 유사한 용어 모두는 적합한 물리적인 퀀티티에 관련되는 것이고, 단지 이 퀀티티에 적용되는 편리한 부호라는 것이 이해되어야 한다.
특별히 다른 방법으로 설명되지 않는다면, 다음의 설명으로부터 알 수 있는 바와 같이, 명세서 전체에 "프로세싱", "컴퓨팅", "계산(calculating) 또는 "결정(determining)" 등과 같은 용어를 사용하는 것은, 컴퓨팅 시스템의 레지스터 및/또는 메모리내의 전자, 퀀티티와 같이 물리적으로 표현되는 데이터를 컴퓨팅 시스템의 메모리, 레지스터 또는 그 밖의 이러한 정보 저장장치, 송신 또는 디스플레이 장치내의 물리적인 퀀티티로 유사하게 표현되는 다른 데이터로 변환 또는 조작하는, 컴퓨터 또는 컴퓨팅 시스템, 또는 유사한 전자 컴퓨팅 장치의 동작 및 프로세스를 말하는 것으로 이해된다.
도1을 참조하여, 본 발명에 따른 실시예(100)가 설명된다. 실시예(100)는 이동 통신 장치(예, 셀룰러 폰), 휴대용 컴퓨터 등과 같은 휴대 장치를 포함할 수 있다. 그러나, 본 발명의 범위는 이러한 애플리케이션으로 제한되지 않는다는 것이 이해되어야 한다.
실시예(100)는, 예를 들면, 마이크로프로세서, 디지털 신호 프로세서, 마이크로컨트롤러 등일 수 있는 집적 회로(10)를 포함한다. 그러나, 본 발명의 범위는 이러한 예로 제한되지 않는다는 것이 이해되어야 한다. 집적 회로(10)가 동작중일 때에, 전력이 공급되는(즉, 그에 인가되는 전원 전압 및 접지 전압 전위를 갖는) 집적 회로(10)내의 로직 및 그 밖의 디지털 전자 소자는, 정상적인 동작으로 인해 전력이 소모될 뿐만 아니라 누설 전류로 인해서도 전력이 소모된다. 따라서, 집적 회로(10)의 전력 소모량은 동작 전류 소모량을 줄이거나 누설 전류를 줄임으로써 감소될 수 있다. 본 발명의 실시예에 따르면, 이것은, 적어도 부분적으로, 집적 회로(10)의 일부분이 사용중이 아닐 때에 그 부분의 동작 전압 범위를 낮춤으로써 달성될 수 있다. 그리고, 이것은 누설 전류가 비례적으로 감소되는 결과를 초래한다.
그러나, 집적 회로(10)의 일부분의 동작 전압 범위는 무계획적인 방식으로 감소되지는 않는다. 집적 회로의 일부분의 동작 전압 범위를 감소시키는 것은 정상적인 동작 전압 범위에서 동작중인 집적 회로의 다른 부분에 영향을 줄 수 있다. 예를 들면, 집적 회로(10)가 휴대 장치내의 다른 집적 회로로 제어 신호 또는 데이터 신호를 제공하는 경우, 신호를 제공하는 집적 회로(10)의 로직 및 그 밖의 디지털 전자 소자를 정상 동작 전압 레벨로 유지하는 것이 바람직할 것이다.
도1에 도시된 바와 같이, 이러한 특정 실시예에서, 집적 회로는 점선(200)에 의해 적어도 두 부분(11, 12)으로 나누어진다. 점선(200)은 반드시 집적 회로(10)내의 물리적인 형태를 나타내는 것은 아니다. 이후에 보다 상세하게 설명되는 바와 같이, 점선(200)은 본 발명의 실시예에 따라 각각 상이한 동작 전압 범위를 가질 수 있는 집적 회로(10)내의 상이한 전압 도메인을 분리하는데 사용된다.
도시된 바와 같이, 전압 도메인 영역(11)은, 예를 들면, 위상 동기 루프(PLL)(20), 메모리(21), 산술 논리 장치(ALU)(22), 프로세서 또는 중앙 처리 장치(CPU)(24), 및 상태 머신(23)과 같은 로직 또는 그 밖의 회로를 포함할 수 있다. 또한, 메모리(21)는 집적 회로(10)에 의해 사용되는 데이터 및 명령어를 저장할 수 있는 정적 메모리, 동적 메모리 또는 비휘발성 메모리를 포함할 수 있다. 예를 들면, 메모리(21)는 SRAM, DRAM 또는 플래시 메모리일 수 있다. 전압 도메인 영역(11)을 구성하는 서브-회로는 이 기술분야에서 통상의 지식을 가진 자에 의해 "코어 로직" 또는 "코어 Vcc 로직"이라 불릴 수 있다. 그러나, 본 발명의 범위는 집적 회로(10)내의 상기 메모리의 형태 또는 전압 도메인 영역내의 상기 회로들로 제한되지 않는다.
이러한 특정 실시예에서, 전압 도메인 영역(11)은 집적 회로(10)내의 대부분의 회로를 포함한다. 이것은 단지 많은 수의 트랜지스터의 동작 전압 범위를 감소시킴으로써, 집적 회로(10)가 본 발명의 이점을 어떻게 인식할 수 있는지를 설명하기 위한 예시로서 의도되었다. 그러나, 본 발명의 대안적인 실시예는 도1에 도시된회로의 모두 또는 일부를 반드시 포함할 필요가 없거나, 또는 단지 하나 또는 약간 만을 포함할 수 있다는 것이 이해되어야 한다.
본 발명의 범위는 이것으로 제한되지 않지만, 전압 도메인 영역(12)은 집적 회로(10)의 패드 출력 회로를 나타낼 수 있다. 도1에 도시된 바와 같이, 전압 도메인 영역(12)은 집적 회로(10)로/로부터 전원 및 동작 신호(예, 어드레스, 데이터, 제어, 입/출력 등)를 제공 또는 수신하는 서브-회로 및 패드를 포함한다. 본 발명을 제한하려고 의도된 것은 아니지만, 전압 도메인 영역(12)은 또한, 적어도 부분적으로, 집적 회로(10)의 동작 모드를 결정할 수 있는 동작 모드 제어 로직(35)을 포함할 수 있다. 예를 들면, 동작 모드 제어 로직(35)은, 집적 회로(10)가 언제 유휴(IDLE), 수면(SLEEP) 또는 기면(DROWSY) 모드로 진입하는지를 판단할 수 있다. 이 모드의 각각에서, 전압 도메인 영역(11)내의 로직의 동작 전압 및 기능적 연산은 상이할 수 있다.
기면 모드(drowsy mode)는 전압 도메인 영역(11)내의 코어 로직 회로 및 PLL 회로의 동작을 일시정지(suspend)시키는데 사용될 수 있다. 일시정지가 되면, 전력을 보존하기 위해 동작 전압이 감소될 수 있다. 그러나, 기면 모드는 전압 도메인 영역(11)내의 로직이 자신의 값을 유지하도록 함으로써, 이후에 동작이 지속되도록 할 수 있다. 유휴 모드(idle mode)는 기면 모드와 유사하지만, 전압 도메인 영역의 PLL이 보다 빠른 복구 시간을 제공하기 위해 실행 상태로 남아있다.
수면 모드(sleep mode)는 전압 도메인 영역(11)내의 코어 로직 회로 및 PLL의 동작이 일시정지될 뿐만 아니라, 모든 로직의 상태가 사멸된(lost) 상황에 바람직할 것이다. 이것은 보다 큰 전력의 절약을 가져온다. 아래에 제공된 표1은 본 발명의 실시예와 함께 선택적으로 사용될 수 있는 여러 동작 모드를 간략하게 요약한 것이다. 본 발명의 범위는 또한 이러한 모드로 제한되지 않는다는 것이 이해되어야 한다.
모드 PLL 값 유지 코어 로직 Vcc
Idle On Yes Vcc
Drowsy Off Yes < Vcc
Sleep Off No 0
도1에 도시된 특정한 실시예에서, 집적 회로(10)의 적어도 일부분의 동작 전압 범위를 변경 또는 감소시키는 프로세스는 소프트웨어/펌웨어 명령어로 시작된다. 예를 들면, CPU(24)는, 집적 회로(10)가 상이한 동작 모드(예, 표1에 도시된 모드들 중 하나)로 진입하도록 호출하는, 외부적으로 제공되거나 또는 메모리(21)내에 저장된 명령어를 실행할 수 있다. 본 발명의 범위는 이에 제한되지 않지만, 명령어의 실행은 전압 도메인 영역(11)의 동작 전압을 변경하는 것과 동시에 정지될 수 있다.
이 실시예에서, 모드-변경 명령어가 실행되면, 집적 회로(10)가 어떤 모드로 진입하는지를 나타내도록 제어 신호가 생성된다. 이 신호는 도1에서 ENTER_IDLE, ENTER_SLEEP 또는 ENTER_DROWSY로 각각 표시되었다. 이것은, 예를 들면, 레지스터(30) 내의 비트를 설정함으로써 수행될 수 있다. 물론, 본 발명은 이에 대한 범위로 제한되지 않는다. 이것은, 예를 들면, 이 제어 신호가 외부적으로 제공되거나, 또는 전압 도메인 영역(11 또는 12)내이 상태 머신으로부터 생성되는 것과 같은 여러 방식 중 하나로 수행될 수 있다.
그리고 나서, 동작 모드 제어 로직(35)은 전압 도메인 영역(11)의 동작 전압 범위를 전압 도메인 영역(12)의 동작 전압 범위로 변경하는 제어 신호를 생성할 수 있다. 이 실시예에서, 동작 모드 제어 로직(35)은 집적 회로(10)가 진입해야할 동작 모드에 따라 적절한 신호(각각 IDLE, SLEEP 및 DROWSY 표시됨)를 생성한다. 이 각각의 신호는 전압 제어기(25)가 전압 도메인 영역(11)의 동작 전압 범위를 소정의 보다 작은 범위로 변경하도록 할 수 있다.
도3은 단지 동작 모드 제어 로직(35)(도1 참조)에 의해 DROWSY, SLEEP 및 DROWSY_OR_SLEEP 신호를 생성하기 위한 기술의 일실시예를 설명하기 위해 제공된다. 제어 신호는 다양한 방법으로 생성될 수 있기 때문에, 본 발명은 이러한 회로로 제한되지 않는다는 것이 이해되어야 한다. 도시된 바와 같이, ENTER_SLEEP 및 ENTER_DROWSY 는 집적 회로(10)가 다른 모드들 중 하나로 있는 동안에, 그 모드들 사이에 의도되지 않게 변경되지 않도록 보장하기 위해, DROWSY_OR_SLEEP 신호와 함께 게이팅된다.
전압 제어기(25)(도1 참조)는 전압 도메인 영역(11)의 동작 전압 범위를 변경함으로써(예로, 낮추거나 또는 올림으로써) 동작 모드 제어 로직(35)에 의해 생성되는 제어 신호에 응답한다. 전압 도메인 영역(11)과 트랜지스터의 동작 전압 범위를 낮춤으로써, 전압 도메인 영역(11)내의 누설 전류도 역시 감소될 수 있다. 이실시예에서, 전압 도메인 영역(11)의 동작 전압 범위가 변경되는 동안에, 전압 도메인 영역(12)내의 서브-회로의 동적 전압 범위는 실질적으로 일정하게 유지된다. 그러나, 대안의 실시예에서, 전압 도메인 영역(12)의 동작 전압 범위는 변경(예로, 증가 또는 감소)될 수도 있다는 것이 이해되어야 한다.
전압 도메인 영역(11)의 동작 전압 범위 변경의 하나의 영향은, 전압 도메인 영역(11)에 의해 제공되는 신호가 집적 회로(10)의 전압 도메인 영역(12)에 대해 논리적으로 불확정(undeterminate)될 수 있다는 것이다. 도2를 참조하면, 본 발명의 실시예에 따라 신호가 어떻게 부분적으로 불확정될 수 있는지의 예가 제공되어 있다.
정상 동작 동안에, 전원 전압은 3.3 볼트(V)로 설정될 수 있다. 그러나, 이것은 단지 예시적인 것이며, 본 발명의 범위는 이러한 특정 전압 레벨로 제한되지 않는다는 것이 이해되어야 한다. 따라서, 이 예에서, 모든 신호들의 전압 레벨은 이상적으로는 3.3V(논리 "1"로 표시됨) 또는 0V(논리 "0"으로 표시됨) 중에 하나가 될 것이다. 그러나, 집적 회로내에서 생성되는 적어도 일부의 신호는 기생 조건으로 인해 이들 레벨(도2에서 괄호(40)로 표시됨)들 사이에서 변경될 수 있다. 이러한 변화를 고려하기 위해, 신호가, 예를 들면, 3.3 - 1.3V 사이의 전압 레벨 범위를 갖는 경우, 그 신호는 논리 "1"로 처리되고, 그렇지 않은 경우에는 논리 "0"으로 처리될 수 있다.
도2에 도시된 실시예에서, 전압 도메인 영역(11)내의 트랜지스터의 동작 전압 범위는, 예를 들면, 트랜지스터에 의해 제공되는 신호의 전압 레벨이 0.6V와1.0V(괄호 41) 사이의 범위가 되도록 변경될 수 있다. 예를 들면, 1.0V는 논리 "1"이 될 수 있고, 0.6V는 논리 "0"을 나타낼 수 있다. 그러나, 전압 도메인 영역(12)내의 트랜지스터의 동작 전압 범위는 0 - 3.3V 에서 변화되지 않고 유지될 수 있다. 결과적으로, 일부 모드에서, 전압 도메인 영역(12)의 최고 동작 전압 레벨은 전압 도메인 영역(11)의 최고 동작 전압 레벨의 적어도 2배가 될 수 있다.
이러한 조건하에서, 전압 도메인 영역(12)내의 회로는, 논리 "1"과 논리 "0" 사이의 차를 결정하기 위해, 전압 도메인 영역(11)으로부터 발생된 신호의 전압 레벨을 고려할 수는 없을 것이다. 이것은, 적어도 부분적으로, 전압 도메인 영역(11)으로부터의 신호의 전압 레벨의 전체 범위가, 전압 도메인 영역(12)이 동작하는 보다 큰 전압 범위(괄호 40)에서 논리 "0"을 나타내기 때문이다. 따라서, 전압 도메인 영역(12)내의 트랜지스터 및 서브-회로는, 전압 도메인 영역(11)의 동작 전압 범위가 변경될 때에, 전압 도메인 영역(11)으로부터 발생되는 신호를 논리적으로 정확히 판단할 수 없을 것이다.
전압 도메인 영역(11)으로부터 발생되는 신호가 전압 도메인 영역(12)에 대해 논리적으로 불확정되기 때문에, 이 신호들이 전압 도메인 영역(12)에 대해 일정하게 유지되도록 게이팅하는 것이 바람직할 수 있다. 다시 말하면, 전압 도메인 영역(12)내에 있는 전압 도메인 영역(11)으로부터 발생하는 신호가 논리 레벨을 변경하지 않도록 일시적으로 억제하는 것이 바람직할 수 있다. 이것은 논리적으로 불확정된 신호가 전압 도메인 영역(12)내에서 의도되지 않거나 또는 예측할 수 없는 응답을 초래하는 것을 방지할 수 있다. 도4에 도시된 바와 같이, 본 발명의 대안의실시예에서는, 전압 도메인 영역(11)(코어 Vcc 로직)으로부터 발생하는 신호가 DROWSY_OR_SLEEP 신호와 함께 게이팅될 수 있다. 결과적으로, 전압 도메인 영역(12)에 대해 이 신호들은 알려진 상태로 구동될 것이다. 이것은 전압 도메인 영역(12)(패드 출력 로직)내의 트랜지스터에 의한 신호의 오해석(mis-interpretation)의 위험을 줄일 뿐만 아니라, 이들 신호를 일정한 레벨로 유지할 수 있다. 이것은 또한 신호가 논리적으로 불확정된 상태에 있는 동안에 누설 전류를 감소시킬 수 있다.
또한, 전압 도메인 영역(11)에 의해 제공되는 신호들을 게이팅하는 것은, 집적 회로(10)가 이러한 대안의 동작 모드에 있는 동안에, 전압 도메인 영역(12)내에서 발생하는 신호가 변경되는 위험성을 감소시킬 수 있다. 그후, 이것은 집적 회로(10)가 이 모드에 있는 동안에, 휴대 장치내의 다른 집적 회로들로 제공되는 모든 신호들이 변경되지 않도록 보장할 수 있다.
도4에 도시된 바와 같이, 전압 도메인 영역(11)의 동작 전압 범위가 변경되기 전에, 전압 도메인 영역(11)으로부터의 신호의 최종 유효 논리값을 저장하는 래치(60)를 선택적으로 추가하는 것이 바람직할 수 있다. 이것은 전압 도메인 영역(12)내의 트랜지스터 또는 회로가 전압 도메인 영역(11)으로부터 발생하는 신호의 최종 유효 논리값을 이용하여 동작을 지속할 수 있도록 하는 것이 바람직한 경우에 유익할 수 있다.
선택적으로, 전압 도메인 영역(11)의 동작 전압 범위가 변경(예, 보다 낮은 값으로)되는 동안에, 전압 도메인 영역(12)으로부터 발생하거나, 전압 도메인영역(11)으로 제공되는 신호들을 게이팅하는 것이 바람직하다. 도4에 도시된 바와 같이, 전압 도메인 영역(12)(패드 입력 로직)으로부터 제공되는 신호는 DROWSY_OR_SLEEP 신호와 함께 게이팅될 수도 있다. 결과적으로, 전압 도메인 영역(12)에 의해 제공되는 신호들은 실질적으로 전압 도메인 영역(11)(코어 Vcc 로직)내의 로직 및 트랜지스터에 대해 알려진 전압 값으로 일정하다. 이것은 전압 도메인 영역(11)내의 회로들이 그들의 값을 잃어버리게 되는 위험성을 감소시킬 수 있다.
도3에 도시된 바와 같이, 동작 모드 제어 로직(35)(도1 참조)에 의해 발생되는 각각의 신호들은 WAKE UP 신호와 함께 게이팅될 수 있다. 이 신호는 집적 회로(10)가 정상 동작으로 리턴하도록 상기 신호를 취소(cancel) 또는 무효화(negate) 하는데 사용될 수 있다. 도1에 도시된 바와 같이, WAKE UP 신호는 기상(wake up) 회로(36)에 의해 제공될 수 있다. 기상 회로(36)는 외부의 소스로부터 제공되는 인터럽트 신호에 응답하여 WAKE UP 신호를 발생할 수 있다. 대안의 실시예에서, 기상 회로(36)는 전압 도메인 영역(11)의 동작 전압 범위가 그것의 통상 범위로 리턴되기 전에, 집적 회로(10)의 일부분에 추가의 시간을 주기 위해, WAKE UP 신호를 생성하기 전에 소정의 지연 주기동안 대기할 수 있다. 예를 들면, WAKE UP 신호가 생성되기 전에, 집적 회로(10)의 PLL이 재동기(re-synchronize)되도록 하는 것이 바람직할 수 있다.
본 발명은 장치의 전력 소모를 감소시킬 수 있는 방법을 제공한다는 것을 알 수 있다. 본 발명은, 그 밖의 것들 중에서, 집적 회로의 일부분의 동작 전압 범위를 다른 부분에 대해 조정하기 위한 소프트웨어 또는 펌웨어의 사용을 제공하여, 전력 소모를 개선할 수 있게 된다. 동작 전압 범위를 제어하기 위한 소프트웨어 명령어의 사용은, 프로그래머가 집적 회로의 부분들이 언제, 그리고 얼마나 오랫동안 휴지(dormant) 상태에 진입하는지를 보다 잘 제어할 수 있게 한다. 이것은 집적 회로의 보다 효율적인 사용 및 보다 큰 전력의 절약을 가능하게 할 수 있다.
이상에서, 본 발명의 특정 형태가 예시되고 기술되었지만, 이 기술분야에서 통상의 지식을 가진 자에게는, 많은 변경, 대체, 수정 및 등가물이 발생할 수 있다는 것이 이해될 것이다. 따라서, 이러한 모든 수정 및 변경은 본 발명의 진정한 사상안에 있는 포함된다는 것이 이해될 것이다.

Claims (23)

  1. 집적 회로의 적어도 일부분의 동작 전압 범위를 변경하는 방법에 있어서,
    제1 제어 신호를 생성하는 단계; 및
    상기 제1 제어 신호에 응답하여, 상기 집적 회로의 제1 전압 도메인 영역으로부터의 전압 신호들이 상기 집적 회로의 제2 전압 도메인 영역의 동작 전압 범위에 대해 불확정한(indeterminate) 논리값을 갖도록, 상기 제1 전압 도메인 영역의 동작 전압 범위를 변경하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서,
    상기 제1 전압 도메인 영역의 동작 전압 범위가 변경되어질 시간을 나타내도록 상기 제1 전압 도메인 영역에서 제2 제어 신호를 생성하는 단계
    를 더 포함하고,
    여기서, 상기 제1 전압 도메인 영역의 동작 전압 범위가 변경되는 동안에, 상기 제2 전압 도메인 영역의 상기 동작 전압 범위는 실질적으로 일정하게 유지되는
    방법.
  3. 제2항에 있어서,
    상기 제2 제어 신호를 생성하는 단계는 집적 회로내의 레지스터에 비트를 설정하도록 소프트웨어 명령어를 실행시키는 단계를 포함하는
    방법.
  4. 제1항에 있어서,
    상기 집적 회로는 상기 제2 전압 도메인 영역내에 다수의 신호 패드를 포함하고,
    상기 제1 전압 도메인 영역의 동작 전압 범위가 변경되는 동안에, 상기 다수의 신호 패드 중 적어도 하나에 의해 제공되는 전압 신호가 실질적으로 일정한 전압을 갖도록, 상기 신호 패드 중 적어도 하나를 게이팅하는 단계
    를 더 포함하는 방법.
  5. 제2항에 있어서,
    상기 제1 제어 신호를 생성하는 단계는 상기 제2 제어 신호에 응답하여 상기 제2 전압 도메인 영역에서 상기 제1 제어 신호를 생성하는 단계를 포함하는
    방법.
  6. 제1항에 있어서,
    상기 집적 회로는 전압 제어기를 포함하고,
    상기 제1 전압 도메인 영역의 동작 전압 범위를 변경하는 단계는, 상기 전압 제어기를 이용하여 상기 집적 회로의 상기 제1 전압 도메인 영역의 동작 전압 범위를 변경하는 단계를 포함하는
    방법.
  7. 제1항에 있어서,
    상기 제1 전압 도메인 영역에서 생성되는 적어도 하나의 전압 신호를 상기 제1 제어 신호와 함께 게이팅하는 단계 - 여기서, 상기 적어도 하나의 전압 신호는 상기 제2 전압 도메인 영역으로 제공됨 -
    를 더 포함하는 방법.
  8. 제1항에 있어서,
    상기 제2 전압 도메인 영역에서 생성되는 적어도 하나의 전압 신호를 상기 제1 제어 신호와 함께 게이팅하는 단계 - 여기서, 상기 적어도 하나의 전압 신호는 상기 제1 전압 도메인 영역으로 제공됨 -
    를 더 포함하는 방법.
  9. 제1항에 있어서,
    상기 제1 제어 신호의 발생과 실질적으로 동시에 상기 명령어의 실행을 정지시키는 단계
    를 더 포함하는 방법.
  10. 제1항에 있어서,
    기상(wake-up) 신호를 생성하는 단계;
    상기 제1 제어 신호를 무효화(negating)하는 단계; 및
    상기 제1 전압 도메인 영역으로부터의 전압 신호가 상기 집적 회로의 상기 제2 전압 도메인 영역에 대해 논리적으로 확정되도록, 상기 제1 전압 도메인 영역의 동작 전압 범위를 변경하는 단계
    를 더 포함하는 방법.
  11. 제1항에 있어서,
    상기 제1 전압 도메인 영역의 동작 전압 범위를 변경하는 단계는, 상기 제2전압 도메인 영역의 전원 전압 레벨이 상기 제1 전압 도메인 영역의 전원 전압 레벨의 적어도 2배가 되도록, 상기 제1 전압 도메인 영역의 동작 전압 범위를 낮추는 단계를 포함하는
    방법.
  12. 집적 회로를 동작시키는 방법에 있어서,
    상기 집적 회로의 제1 전압 도메인 영역에서 명령어의 실행을 정지시키는 단계;
    상기 집적 회로의 제1 전압 도메인 영역에서 동작 모드 제어 신호를 생성하는 단계;
    상기 집적 회로의 제2 전압 도메인 영역에서 동작 모드 상태 신호를 생성하는 단계; 및
    상기 제2 전압 도메인 영역의 동작 전압 범위에 대해 상기 제1 전압 도메인 영역의 동작 전압 범위를 낮추는 단계
    를 포함하는 방법.
  13. 제12항에 있어서,
    상기 동작 전압 범위를 낮추는 단계는, 상기 제1 전압 도메인 영역내의 전압신호의 적어도 일부가 상기 제2 전압 도메인 영역의 동작 전압 범위에 대해 논리적으로 불확정되도록, 상기 제1 전압 도메인 영역의 동작 전압 범위를 낮추는 단계를 포함하는
    방법.
  14. 제12항에 있어서,
    상기 제2 전압 도메인 영역에서 기상 신호를 생성하는 단계;
    상기 제1 전압 도메인 영역의 동작 전압을 높이는 단계; 및
    상기 집적 회로의 상기 제1 전압 도메인 영역에서 명령어의 실행을 다시 시작하는 단계
    를 더 포함하는 방법.
  15. 제12항에 있어서,
    상기 제1 전압 도메인 영역으로부터 발생하는 제1 세트의 전압 신호가 실질적으로 일정한 전압 레벨을 갖도록, 상기 제1 세트의 전압 신호를 상기 동작 모드 상태 신호와 함께 게이팅하는 단계; 및
    상기 제2 전압 도메인 영역으로부터 발생하는 제2 세트의 전압 신호가 실질적으로 일정한 전압 레벨을 갖도록, 상기 제2 세트의 전압 신호를 상기 동작 모드상태 신호와 함께 게이팅하는 단계
    를 더 포함하는 방법.
  16. 프로세서에 의해 실행되어, 상기 프로세서의 제1 전압 도메인 영역의 동작 전압 범위가 제2 전압 도메인 영역에 대해 낮아지도록 상기 동작 전압 범위에서의 변경을 야기하는데 적합한 명령어를 저장하는 머신-판독가능 저장 매체
    를 포함하는 물품.
  17. 제16항에 있어서,
    상기 명령어는 또한, 상기 프로세서로 하여금, 상기 제1 전압 도메인 영역의 동작 전압 범위를 낮추기 전에, 상기 프로세서에 의한 명령어의 실행을 정지시키도록 야기하는데 적합한
    물품.
  18. 제16항에 있어서,
    상기 명령어는 또한, 상기 프로세서로 하여금, 상기 프로세서의 동작 모드를 나타내는 논리값을 이용하여 상기 프로세서의 레지스터를 로딩하도록 야기하는데적합한
    물품.
  19. 제1 동작 전압 범위를 갖는 제1 부분 및 제2 동작 전압 범위를 갖는 제2 부분을 포함하는 집적 회로에 있어서,
    상기 집적 회로의 동작 모드를 나타내는데 적합한 회로; 및
    상기 집적 회로의 상기 제1 부분에 연결되는 전압 제어기
    를 포함하고,
    여기서, 상기 전압 제어기는 상기 제1 부분의 동작 전압 범위가 상기 집적 회로의 제2 부분의 동작 전압 범위보다 낮도록, 상기 집적 회로의 제1 부분의 동작 전압 범위를 변경하는데 적합한
    집적 회로.
  20. 제19항에 있어서,
    상기 전압 제어기는 또한, 상기 제2 부분의 동작 전압 범위가 상기 집적 회로의 제1 부분의 동작 전압 범위의 적어도 2배가 되도록, 상기 집적 회로의 제1 부분의 동작 전압 범위를 변경하는데 적합한
    집적 회로.
  21. 제19항에 있어서,
    상기 전압 제어기는 또한, 전압 신호가 상기 집적 회로의 제2 부분의 동작 전압 범위에 대해 논리적으로 불확정되도록, 상기 집적 회로의 제1 부분의 동작 전압 범위를 변경하는데 적합한
    집적 회로.
  22. 제19항에 있어서,
    상기 집적 회로의 제2 부분에서의 전압 신호를 실질적으로 일정한 전압 레벨로 유지하는데 적합한 게이팅 장치
    를 더 포함하는 집적 회로.
  23. 제19항에 있어서,
    상기 집적 회로의 제1 부분에서의 전압 신호를 실질적으로 일정한 전압 레벨로 유지하는데 적합한 게이팅 장치
    를 더 포함하는 집적 회로.
KR10-2002-7012349A 2000-03-23 2001-03-06 여러 동작 모드를 갖는 집적 회로 및 그것을 위한 방법 KR100493725B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/535,474 US6848055B1 (en) 2000-03-23 2000-03-23 Integrated circuit having various operational modes and a method therefor
US09/535,474 2000-03-23

Publications (2)

Publication Number Publication Date
KR20020092994A true KR20020092994A (ko) 2002-12-12
KR100493725B1 KR100493725B1 (ko) 2005-06-07

Family

ID=24134402

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-7012349A KR100493725B1 (ko) 2000-03-23 2001-03-06 여러 동작 모드를 갖는 집적 회로 및 그것을 위한 방법

Country Status (9)

Country Link
US (1) US6848055B1 (ko)
JP (1) JP4806509B2 (ko)
KR (1) KR100493725B1 (ko)
AU (1) AU2001240081A1 (ko)
DE (1) DE10195947T1 (ko)
GB (1) GB2377328B (ko)
HK (1) HK1050063B (ko)
TW (1) TW513838B (ko)
WO (1) WO2001071884A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101229508B1 (ko) * 2006-02-28 2013-02-05 삼성전자주식회사 복수의 파워도메인을 포함하는 반도체 집적 회로

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6948079B2 (en) * 2001-12-26 2005-09-20 Intel Corporation Method and apparatus for providing supply voltages for a processor
US7480010B2 (en) * 2002-09-04 2009-01-20 Denace Enterprise Co., L.L.C. Customizable ASIC with substantially non-customizable portion that supplies pixel data to a mask-programmable portion in multiple color space formats
US7202908B2 (en) * 2002-09-04 2007-04-10 Darien K. Wallace Deinterlacer using both low angle and high angle spatial interpolation
US7782398B2 (en) * 2002-09-04 2010-08-24 Chan Thomas M Display processor integrated circuit with on-chip programmable logic for implementing custom enhancement functions
US7222248B2 (en) * 2005-02-22 2007-05-22 International Business Machines Corporation Method of switching voltage islands in integrated circuits when a grid voltage at a reference location is within a specified range
US7493505B2 (en) * 2005-12-13 2009-02-17 Silicon Laboratories Inc. MCU with low power mode of operation
US7802113B2 (en) * 2005-12-13 2010-09-21 Silicon Laboratories Inc. MCU with on-chip boost converter controller
JP4800808B2 (ja) * 2006-03-24 2011-10-26 富士通セミコンダクター株式会社 電子機器、システム電源、及び電圧供給方法
US20090319810A1 (en) * 2007-01-11 2009-12-24 Panasonic Corporation Receiving apparatus and activation control method for receiving apparatus
US7536615B1 (en) 2007-03-26 2009-05-19 Lattice Semiconductor Corporation Logic analyzer systems and methods for programmable logic devices
US7743296B1 (en) 2007-03-26 2010-06-22 Lattice Semiconductor Corporation Logic analyzer systems and methods for programmable logic devices
US8930733B2 (en) * 2009-06-12 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Separating power domains of central processing units
US9323312B2 (en) * 2012-09-21 2016-04-26 Atmel Corporation System and methods for delaying interrupts in a microcontroller system
US9213397B2 (en) 2012-09-21 2015-12-15 Atmel Corporation Changing power modes of a microcontroller system
US9213388B2 (en) * 2012-09-21 2015-12-15 Atmel Corporation Delaying reset signals in a microcontroller system
US9507406B2 (en) 2012-09-21 2016-11-29 Atmel Corporation Configuring power domains of a microcontroller system
JP6110122B2 (ja) * 2012-12-07 2017-04-05 シナプティクス・ジャパン合同会社 集積回路装置、パネル表示装置及び表示パネルドライバ
US9383807B2 (en) 2013-10-01 2016-07-05 Atmel Corporation Configuring power domains of a microcontroller system
US9684367B2 (en) 2014-06-26 2017-06-20 Atmel Corporation Power trace port for tracing states of power domains

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6145354A (ja) * 1984-08-10 1986-03-05 Nec Corp マイクロプロセツサ
US5396635A (en) * 1990-06-01 1995-03-07 Vadem Corporation Power conservation apparatus having multiple power reduction levels dependent upon the activity of the computer system
JPH04296918A (ja) * 1991-01-17 1992-10-21 Matsushita Electron Corp 半導体集積回路装置
US5148546A (en) * 1991-04-22 1992-09-15 Blodgett Greg A Method and system for minimizing power demands on portable computers and the like by refreshing selected dram cells
JPH0529551A (ja) * 1991-07-19 1993-02-05 Fujitsu Ltd 半導体集積回路
JPH05119876A (ja) * 1991-10-25 1993-05-18 Toshiba Corp 電子装置及びその装置に含まれる集積回路
JP3233318B2 (ja) * 1993-11-10 2001-11-26 日本電信電話株式会社 論理回路
JP3718251B2 (ja) * 1994-02-28 2005-11-24 株式会社ルネサステクノロジ データ処理装置
US5778237A (en) * 1995-01-10 1998-07-07 Hitachi, Ltd. Data processor and single-chip microcomputer with changing clock frequency and operating voltage
US5954820A (en) * 1997-09-26 1999-09-21 International Business Machines Corporation Portable computer with adaptive demand-driven power management
US6341354B1 (en) * 1999-04-16 2002-01-22 Smartpower Corporation Energy-conserving computer accessible remotely and instantaneously by providing keep-alive power to memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101229508B1 (ko) * 2006-02-28 2013-02-05 삼성전자주식회사 복수의 파워도메인을 포함하는 반도체 집적 회로

Also Published As

Publication number Publication date
AU2001240081A1 (en) 2001-10-03
TW513838B (en) 2002-12-11
US6848055B1 (en) 2005-01-25
GB0224458D0 (en) 2002-11-27
KR100493725B1 (ko) 2005-06-07
GB2377328B (en) 2004-12-15
HK1050063B (zh) 2005-05-06
JP4806509B2 (ja) 2011-11-02
HK1050063A1 (en) 2003-06-06
JP2004500717A (ja) 2004-01-08
WO2001071884A3 (en) 2002-06-27
DE10195947T1 (de) 2003-05-08
GB2377328A (en) 2003-01-08
WO2001071884A2 (en) 2001-09-27

Similar Documents

Publication Publication Date Title
KR100493725B1 (ko) 여러 동작 모드를 갖는 집적 회로 및 그것을 위한 방법
US9213395B2 (en) Dynamic control of reduced voltage state of graphics controller component of memory controller
US8732504B2 (en) Conserving power by reducing voltage supplied to an instruction-processing portion of a processor
KR100523042B1 (ko) 조정가능한 동작 모드를 가진 장치 및 그 방법
US7225347B2 (en) Method and apparatus for enabling a low power mode for a processor
US8127156B2 (en) Systems and methods for control of integrated circuits comprising body biasing systems
US7385435B2 (en) Programmable power gating circuit
JP4515093B2 (ja) Cpuのパワーダウン方法及びそのための装置
US8762757B2 (en) Power management method and device thereof
US5223751A (en) Logic level shifter for 3 volt cmos to 5 volt cmos or ttl
US20050132239A1 (en) Almost-symmetric multiprocessor that supports high-performance and energy-efficient execution
US20060020835A1 (en) Method and apparatus for dynamic DLL powerdown and memory self-refresh
US11005459B1 (en) Efficient retention flop utilizing different voltage domain
US6442697B1 (en) Method and apparatus to control processor power and performance for single phase lock loop (PLL) processor systems
KR100631953B1 (ko) 메모리 장치
JP2005235223A (ja) ダイナミック電圧スケーリングによる低消費電力集積回路装置
JP2003150283A (ja) 電力制御装置及び電力制御方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090521

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee