513802 8627twf . doc/ 009 A7 B7 五、發明説明（/ ) 本發明是有關於一種積體電路模組，且特別是有關於 一種藉由改變基板結構，來控制多功能積體電路晶片。 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印策 在現今資訊爆炸的社會，電子產品遍佈於日常生活 中，無論在食衣住行育樂方面，都會用到積體電路元件所 組成的產品。隨者電子科技不斷地演進，功能性更複雜、 更人性化的產品推陳出新，就電子產品外觀而言，也朝向 輕、薄、短、小的趨勢設計，因此在半導體封裝技術上， 開發出許多高密度半導體構裝的形式。就動態隨機存取記 憶體（dynamic random access memory，DRAM)的技術而言， 亦朝向高密度構裝的趨勢前進，一般而言，DRAM之結構 可以區分成乘l(x 1)、乘4(x 4) '乘8(χ 8)或是乘16(x 16) 的形式。而其在製作的過程中，此四種結構的DRAM製程 在前段製作記憶胞的過程可以設計成一樣，直到最後 DRAM快製作完成時，再透過熔絲的選擇性燒斷，而將 DRAM的格式設定成乘l(x 1)、乘4(x 4)、乘8(χ 8)或是乘 16(χ 16)的其中一種格式，然後晶片之焊墊再選擇性地電性 連接到基板上。然而，由於JEDAC國際標準所規定之乘1(χ 1)、乘4(χ 4)、乘8(χ 8)或是乘16(χ 16)的對外連接腳位的 位置相互之間均不相同，比如在乘8(x 8)型態中的DQ3之 腳位位置會與乘16(x 16)型態中的DQ3之腳位位置不同， 因此印刷電路板的結構設計亦要隨著DRAM的格式而做變 化。 在前述之DRAM製造過程中，爲製造出可熔斷之熔 絲，必須還要額外的光罩製程，使得半導體製造過程更加 3 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公董） 83. 3. 10,000 經濟部中央標準局貝工消費合作社印装 513802 8627twf.doc/009 八7 B7 五、發明説明（>) 複雜化。另外，最後還要利用熔斷熔絲之額外步驟，來決 定DRAM之型態，在製程上實不具效率性。 此外，就存貨的考量而言，必須要分別將此四種 DRAM型態的晶片分開放置控管，並且其所對應之四種印 刷電路板亦必須分開放置控管，因此會增加晶片及印刷電 路板的存貨，而增加企業營運的成本。 因此本發明的目的之一就是在提供一種多重可選擇 功能積體電路模組，可以省去爲製作熔絲而多出的光罩製 程，因此可以簡化晶片之製作程序。 本發明的目的之二就是在提供一種多重可選擇功能 積體電路模組，可以省去溶斷熔絲之額外步驟。 本發明的目的之三就是在提供一種多重可選擇功能 積體電路模組，可以減少晶片的存貨，因而降低企業營運 的成本。 爲達成本發明之上述和其他目的，提出一^種記憶體 電路模組，包括：一晶片、一承載基板及一印刷電路板。 其中，晶片具有至少一選擇焊墊及多個資料焊墊及多個位 址焊墊，藉由輸入選擇焊墊之電壓可以控制資料焊塾之操 作狀態。承載基板與晶片接合，承載基板會與晶片之選擇 焊墊、資料焊墊及位址焊墊電性連接。印刷電路板會與該 承載基板接合，並與選擇焊墊、至少部份之資料焊墊及位 址焊墊電性連接。 依照本發明的一較佳實施例，其中晶片可以利用覆 晶的方式藉由多個凸塊，使承載基板與晶片電性接合，凸 4 i i am an all_i >ιϋ ϋ—-011-.1 1·1 (請先閲讀背面之注意事項再壤寫本頁) 訂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 83.3. 10,000 經濟部中央標準局貝工消費合作社印製 513802 8627twf.doc/009 A7 _B7 ______ 五、發明説明（）） 塊之一端與晶片電性接合，而凸塊之另一端與承載基板電 性接合。而晶片亦可以利用打線的方式與承載基板電性連 接，其中，導線之一端與晶片電性接合，而導線之另一端 與承載基板電性接合。另外，藉由施以一電源端電壓VDD 或一接地端電壓Vss到選擇焊墊上，而可以選擇性地作動 資料焊墊及位址焊墊。 綜上所述，本發明之多重可選擇功能積體電路模 組，係透過印刷電路板的控制來操作晶片之邏輯層次，因. 此晶片在與印刷電路板電性接合之前，並不需將其分類成 多種邏輯層次，直到晶片與印刷電路板接合後，才释其分 類，如此不但可以減少庫存，亦可以增加晶片應用之彈性， 降低企業營運的成本。另外，就製作過程而言，由於一直 到與第二承載器接合之前，均不需將dram的種類分類， 因此不論是欲將DRAM製作成哪一種類，其晶片製作過 程、形成凸塊製程、打線製程及植上焊球製程，均可設計 成一樣的，如此可以減少不同形式之DRAM間在製作上的 差異性，因而在管理及監控上較爲方便。另外，不論欲將 DRAM製作成哪一種類，其第一承載器的結構亦可以設計 成一樣的。 爲讓本發明之上述和其他目的、特徵、和優點能更 明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作 詳細說明如下： 圖式之簡單說明： 第1圖，其繪示依照本發明第一較佳實施例之晶片 5 \ 本紙張尺度適用中國國篆^1(〇奶）八4現格（210>^297公釐) ' 83.3.1〇,〇〇〇
In In in I ϋϋ an·· —i ϋ· ·ϋι I (請先閲讀背面之注意事項再辕窝本頁) 訂 513802 8 6 2 7 twf . doc/ 0 0 9 A7 B7 五、發明説明（4) 封裝結構。 第2圖繪示當晶片操作跳至256K*16邏輯層次時印 刷電路板的接點示意圖。 第3圖繪示當晶片操作跳至512Κ*8邏輯層次時印刷 電路板的接點示意圖。 第4圖繪示依照本發明第二較佳實施例之晶片封裝 結構。 - 第5Α圖繪示DRAM爲乘1形式之晶片焊墊作動示 意圖。 第5B圖繪示DRAM爲乘4形式之晶片焊墊作動示 意圖。 第5C圖繪示DRAM爲乘8形式之晶片焊墊作動示 意圖。 第5D圖繪示DRAM爲乘16形式之晶片焊墊作動示 意圖。 第6圖繪示依照本發明第三較佳實施例之晶片封裝 結構。 第7圖繪示依照本發明第四較佳實施例之晶片封裝結 經濟部中央標準局貝工消費合作社印^ ---------- (請先閲讀背面之注意事項再填寫本頁) 構。 第8圖繪示依照本發明第五較佳實施例之晶片封裝結 構。 圖式之標示說明： 900 :晶片封裝結構 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 83. 3. 10,000 513802 8627twf.d〇c/009 A7 B7 五、發明説明（f ) 500 、 510 、 520 、 530 、 910 、 1010 、 1110 、 1210 :晶 片 972 : —般功能電路 974 =資料電路模組 976 :位址電路模組 982 :選擇電路 1310 :已知良好晶片 912 :主動表面 1214 :焊墊 911 :選擇焊墊 913 :資料焊墊 914 :位址焊墊 1016、1216 :背面 920、 1020、1120 ··承載基板 922、 1022、1122 :第一承載基板表面 924 :第二承載基板表面 1026 :第一承載基板接點 經濟部中央標準局貝工消費合作社印裝 921、 927、931 :選擇接點 926、928、936 :位址接點 923、 929、933 :資料接點 1029、1222 :晶片座 930、1230、1330 ··印刷電路板 932、1032、1132 :印刷電路板表面 9 3 4、10 3 4 :焊罩層 83. 3. 10,000 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） 513802 8627twf.doc/009 A7 B7 五、發明説明（b ) 936、1232 :印刷電路板接點 1320 :凸塊 940 :選擇凸塊 941 :資料凸塊 943 :位址凸塊 1040、1240 :導線 950 :塡充材料 1050、1250 :封裝材料 960 :焊球 962 :選擇焊球 966、1064 :資料焊球 964 :位址焊球 1102 :插梢 1104 :插槽 1106 :承載座 1108 ··凹陷處 1220 :導線架 1224 :導腳 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 1226 :內導腳端 1228 :外導腳端 AO、A卜 A2、A3、A4、A5、A6、A7、A8、A9、A10、 All、A12、A13、A14、A15、A16、A17、A18 :位址接點 DQ0、DQ卜 DQ2、DQ3、DQ4、DQ5、DQ6、DQ7、 DQ8、DQ9、DQ10、DQH、DQ12、DQ13、DQ14、DQ15 : 本紙張尺度適用中國國家標準（CNS ) A4規格（210X29*7公釐） 83. 3. 10,000 經濟部中央標準局員工消費合作社印裝 513802 8627twf.doc/009 \η _ B7 ______ 五、發明説明（Q ) 資料接點 OP1、OP2、OP3、OP4 :選擇接點 VDD :電源接點 GND :接地接點 OE :讀取信號控制接點 WE :寫入信號控制接點 CE1、CE2 :晶片作動控制接點 UB:上層資料控制接點 LB :下層資料控制接點 實施例 請參照第1圖，其繪示依照本發明第一較佳實施例 之晶片封裝結構。晶片封裝結構900包括一晶片910、一第 一層承載器、一第二層承載器，其中晶片910內的電路結 構至少包括一一般功能電路972及一選擇電路982。然而就 記憶體而言，一般功能電路972至少包括一資料電路模組 974及一位址電路模組976，其中資料電路模組974可以是 由多個記憶胞(Memory Cell)所構成，位址電路模組976可 以包括行解碼器及列解碼器等。而藉由位址電路模組976 的控制，可以將資料寫入到資料電路模組974中，或從資 料電路模組974中讀出資料。而資料電路模組974會與選 擇電路982電性連接，透過選擇電路982，可以控制存取資 料電路模組974的邏輯層次。而晶片910具有一主動表面 912及多個焊墊911、913、914,而焊墊9Π、913、914係 9 本紙張尺度適用中國國家標準（CNS ) A4说格（210X297公83: 3· 10,000 (請先閲讀背面之注意事項再填寫本頁) 訂· 4 513802 8 6 2 7 twf . doc/009 A7 B7 經濟部中央標準局貝工消費合作社印装 五、發明説明（又） 配置在晶片910之主動表面912上，而晶片910可以比如 是DRAM之晶片。焊墊可以區分成選擇焊墊911、資料焊 墊913及位址焊墊914等，其中資料焊墊913會電性連接 到資料電路模組974,位址淨墊914會電性連接到位址電路 模組976，選擇焊墊911會連接到選擇電路982，因此藉由 外界施以到選擇焊墊911的電壓，可以控制選擇電路982 的開關，而透過選擇電路982的開關控制可以選擇存取資 料電路模組982的邏輯層次，如此可以選擇性地作動資料 焊墊913。在本實施例中，第一層承載器係爲一承載基板 920，其具有一第一承載基板表面922、一第二承載基板表 面 924、多個接點 921、923、926、927、928、929，其中 接點921、923、926暴露出第一承載基板表面922，而接點 927、928、929暴露出第二承載基板表面924，其中暴露出 第一承載基板表面922的接點至少可以區分成選擇接點 921、位址接點926及資料接點923，而暴露出第二承載基 板表面924的接點亦至少可以區分成選擇接點927、位址接 點928及資料接點929，其中選擇接點921會與選擇接點 927電性連接，位址接點926會與對應之位址接點928電性 連接，資料接點923會與對應之資料接點929電性連接。 第二層承載器一般爲一印刷電路板930,其具有一印刷電路 板表面932，在印刷電路板表面932上具有一焊罩層934 及多個接點931、933、936，而接點931、933、936暴露出 焊罩層934,其中暴露出焊罩層934的接點亦至少可以區分 成選擇接點931、位址接點936及資料接點933。晶片910 10 --------— (請先閲讀背面之注意事項再填窝本頁) -訂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 83. 3. 10,000 經濟部中央標準局貝工消費合作社印裝 513802 8627twf.d〇c/009 B7 _ 一 五、發明説明（^ ) 係藉由多個凸塊940、941、943與承載基板920電性接合’ 而凸塊可以區分成選擇凸塊940、位址凸塊943及資料凸塊 941。凸塊940、941、943之一端係分別與晶片910之焊墊 911、913、914電性連接’而凸塊940、、943之另一端 係分別與承載基板920之接點921、923、926電性連接。 如此透過選擇凸塊94〇,選擇焊墊911會與對應之選擇接點 921電性連接；.透過位址凸塊943，位址焊墊914會與對應 之位址接點926電性連接；透過資料凸塊941 ’資料焊墊 913會與對應之資料接點923電性連接。並且晶片910與承 載基板920之間具有一塡充材料950，包覆多個凸塊940、 941、943。承載基板920係藉由多個焊球962、964、966 與印刷電路板930電性接合’焊球可以區分成選擇焊球 962、位址焊球964及資料焊球966。焊球962、964、966 之一端分別與對應之承載基板920的接點927、928、929 接合，而焊球962、964、966之另一端分別與對應之印刷 電路板930的接點931、936、933接合。如此透過選擇焊 球962,承載基板920的選擇接點927會與對應之印刷電路 板930的選擇接點931電性連接；透過位址焊球964，承載 基板920的位址接點928會與對應之印刷電路板930的位 址接點936電性連接；而透過資料焊球966，承載基板920 的資料接點929會與對應之印刷電路板930的資料接點933 電性連接。 接下來，敘述一範例以更淸楚的說明本發明的應 用。舉例而言，若是只有一個選擇焊球962來做電性操控 --------— (請先閲讀背面之注意事項再填寫本頁) 訂- d 本紙張尺度適用中國國家標準（CNS ) A4規格（210X29*7公釐） 83. 3. 10,000 經濟部中央標準局員工消費合作社印裝 513802 8627twf.doc/009 Α7 Β7 五、發明説明（νϋ) 的話，則只能有兩個控制層次，比如是將晶片的邏輯層次 選擇到512Κ*8邏輯層次或256Κ*16邏輯層次；另外，若是 透過二個選擇焊球的電性操控，則可以提供晶片有四個邏 輯層次的選擇，如1〇24Κ*4邏輯層次、512Κ*8邏輯層次、 256KM6邏輯層次及128Κ*32邏輯層次。接下來，便以一 個選擇焊球962來操控晶片之邏輯層次（512Κ*8邏輯層次 與256Κ*16邏輯層次）爲例作說明，而以兩個選擇焊球來操 控晶片之邏輯層次係爲類似的槪念，在此便不再贅述。 請參照桌2圖及第3圖’其中第2圖繪示當晶片操 作跳至256Κ*16邏輯層次時印刷電路板的接點示意圖，而 第3圖繪示當晶片操作跳至512Κ*8邏輯層次時印刷電路板 的接點示意圖。如第2圖及第3圖所示，512Κ*8邏輯層 次與256KM6邏輯層次之印刷電路板接點之腳位排列，係 爲一致的。其中Α0〜Α17係爲位址接點，DQO〜DQ15係爲 資料接點，VDD係爲電源接點，GND係爲接地接點，〇Ε 係爲讀取信號控制接點，WE係爲寫入信號控制接點，CE1、 CE2係爲晶片作動控制接點，而0Ρ1〜〇Ρ4係爲選擇接點。 而在本發明中比如是輸入低電位電壓到接點CE1時，同時 亦輸入高電位電壓到接點CE2時，才作動此晶片。另外， 在本發明中比如是輸入低電位電壓到接點WE時，可以使 晶片呈現寫入的狀態；而比如是輸入低電位電壓到接點0Ε 時，可以使晶片呈現讀取的狀態。此外，藉由電源接點VDD 可以輸入電源端電壓，而藉由接地接點GND可以輸入接地 端電壓。另外，透過選擇接點0Ρ1、0Ρ2、0Ρ3、ΟΡ4可以 12 本紙張尺度適用中國國家標準（CNS〉Α4規格（210X297公釐） 83. 3. 10,000 --------^裝·-- (請先閲讀背面之注意事項再填寫本頁) 訂 i·: 513802 經濟部中央標準局貝工消費合作社印裝 8 6 27twf . doc/ 009 \η Β7
五、發明説明（ι U 控制晶片的邏輯層次，而將晶片選擇到256Κ*16或512Κ*8 的邏輯層次。 其中如第2圖所示，應用在256Κ*16邏輯層次的印 刷電路板還具有接點LB及接點UB的配置，而接點UB係 爲上層資料控制接點，而接點LB係爲下層資料控制接點， 如此可以透過接點UB、LB的控制，使得晶片可以一次讀 取8位元的資料，比如是輸入低電位電壓到接點UB時，可 以使資料接點DQ8〜DQ15作動，而使晶片內的資料會從資 料接點DQ8〜DQ15輸出，進行讀取的動作。或者比如是輸 入低電位電壓到接點LB上時，可以使資料接點DQ0〜DQ7 作動，而使晶片內的資料會從資料接點DQ0〜DQ7輸出，進 行讀取的動作。 另外，如第3圖所示，可以透過選擇接點ΟΡ1〜ΟΡ4， 將晶片選擇到512Κ*8的邏輯層次。因此在512Κ*8的邏輯 層次中，僅啓動8個資料接點的功能，比如是DQ0〜DQ7。 因此在第3圖中，資料接點DQ8〜DQ15係爲虛擬的配置（圖 中有畫虛線的資料接點DQ8〜DQ15)，亦即並不具有電性的 功能。另外，在512Κ*8的邏輯層次中，由於每一位址僅存 有對應的8個位元，因此在讀取時可以省去上層或下層資 料的控制，故可以將接點UB設爲虛擬的配置（圖中有畫虛 線的接點UB)，亦即並不產生任何的電性作用。再者，由 於在第3圖中，係具有512Κ個位址，故必須要有19個位 址接點，比第2圖中，2%Κ個位址的位址接點要多一個， 因此另一位址接點Α18可以設計在最左上角的位置，亦即 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 83. 3. 10,000 --------— (請先閲讀背面之注意事項再填寫本頁) 訂' 513802 8627twf.doc/009 A7 B7 五 經濟部中央標準局貝工消費合作社印裝 、發明説明（（V) (請先閲讀背面之注意事項再填寫本頁) 對應於第2圖中，接點LB的位置。而透過選擇電路’位址 接點A18與接點LB的選擇功能可以配置在晶片內’亦即 當晶片作動爲256K*16的邏輯層次時，透過選擇電路，可 以將最左上角的接點選擇爲LB的功能，如前述對應在第2 圖之說明；而當晶片作動爲512K*8的邏輯層次時，透過選 擇電路，可以將最左上角的接點選擇爲A18的功能’如前 述對應在第3圖之說明。· 請參照第1圖，假設當選擇焊球962接到電源端電 壓VDD時，透過選擇電路982的開關控制，會使存取資料 電路模組974之邏輯層次跳至512K*8的邏輯層次；而當選 擇焊球962接到接地端電壓Vss時，透過選擇電路982的 開關控制，會使存取資料電路模組974之邏輯層次跳至 256K*16的邏輯層次。 當選擇焊球962接收到從印刷電路板930傳來的接 地端電壓Vss時，會使選擇電路982的每一開關呈現開啓 (On)的狀態，晶片910會跳至256K*16的邏輯層次，則表 示透過任一資料焊墊913(DQ〇〜DQ15)均可以存入資料到資 料電路模組974中，或從資料電路模組974中取出資料’ 此時任一資料焊球964均可以接收從印刷電路板930傳來 之訊號或傳送訊號給印刷電路板930 ;而當選擇焊球962 接收到從印刷電路板930傳來的電源端電壓Vdd時，選擇 電路中僅只有部份的開關呈現開啓（0n)的狀態，而晶片910 會跳至512K*8的邏輯層次，則表不僅能透過部份的資料焊 墊913(DQ0〜DQ7)存入資料到資料電路模組974中，或從資 83. 3. 10,000 本紙張尺度適用中國國家標隼（CNS ) A4規格（210X297公瘦） 經濟部中央標準局負工消費合作社印裝 513802 8627twf„doc/009 A7 _ B7____ 五、發明説明) 料電路模組974中取出資料，此時部份資料焊球964並不 需要接收從印刷電路板930傳來之訊號或傳送訊號給印刷 電路板930，因爲對應到256K*16邏輯層次之腳位 (DQ8〜DQ1 5)並用不到，因此印刷電路板接點936在對應於 這些腳位的地方設計成空接的狀態。如第1圖所市’帶有 斜線之資料焊球964即爲DQ8〜DQ15中的其中一腳位’因 此其所接合的印刷電路板接點936會設計成斷路狀態。 另外，當然亦可以設定成當選擇焊球962接到電源 端電壓VDD時，晶片910之存取資料電路模組974的邏輯 層次係選擇到256K*16的邏輯層次，而當選擇焊球962接 到接地端電壓Vss時，其晶片910之存取資料電路模組974 的邏輯層次係選擇到512K*8的邏輯層次。 如上所述的構裝設計，係透過印刷電路板930的控 制來操作晶片910之邏輯層次，因此晶片910在與印刷電 路板930電性接合之前，並不需將其分類成512Κ*8邏輯層 次或256KM6邏輯層次兩種，直到晶片910與印刷電路板 930接合後，才將其分類成此兩大類，如此不但可以減少庫 存，亦可以增加晶片應用之彈性，降低企業營運的成本。 就製作過程而言，由於一直到與第二承載器接合之 前，均不需將DRAM的種類分類，因此不論是欲將DRAM 製作成哪一種類，其晶片製作過程、形成凸塊製程及植上 焊球製程，均可設計成一樣的，如此可以減少不同形式之 DRAM間在製作上的差異性，因而在管理及監控上較爲方 便。另外，不論欲將DRAM製作成哪一種類，其第-一承載 15 本紙張尺度適用中國國家標隼（CNS〉A4規格（210X297公釐） 83. 3. 10,000 ---------------tr------0 (請先閲讀背面之注意事項再填寫本頁W__ 513802 8627twf.d〇c/〇〇9 A7 B7 五、發明説明（（斗） 器的結構亦可以設計成一樣的。此外，相較於習知技術， 本發明之多重可選擇功能積體電路模組可以省去爲製作熔 絲而多出的光罩製程，並且亦可以省去熔斷熔絲之額外步 驟，而大幅簡化晶片之製作程序。 請參照第4圖，其繪示依照本發明第二較佳實施例 之晶片封裝結構。晶片1010係以其背面1016貼覆在承載 基板1020之晶片座1029上，並透過導線1〇4〇與接點1026 電性連接，而藉由一封裝材料1050包覆晶片1010、導線 1040及第一承載基板表面1022。當晶片1010在進行512K*8 邏輯層次之作動時，其虛擬之資料焊球1064(畫斜線之第二 焊球1064)亦可以接合在印刷電路板表面1032之焊罩層 1034 上。 經濟部中央標準局貝工消費合作社印裝 (請先閲讀背面之注意事項再填寫本頁) 接下來更詳盡地敘述第二承載器的接點結構，其係 以二選擇接點爲例，亦即藉由此第二承載器可以控制四種 DRAM的型態。請參照第5Α圖至第5D圖，其中第5Α圖 繪示DRAM爲乘1形式之晶片焊墊作動示意圖，第5B圖 繪示DRAM爲乘4形式之晶片焊墊作動示意圖，第5C圖 繪示DRAM爲乘8形式之晶片焊墊作動示意圖，第5D圖 繪示DRAM爲乘16形式之晶片焊墊作動示意圖。首先，請 參照第5A圖，比如透過第二承載器(未繪示)輸入電源端電 壓VDD到二選擇焊墊OP1、OP2上時，透過選擇電路的控 制，會將晶片500的作動跳至乘1的邏輯層次，因而會啓 動資料焊墊DQ0之功能，亦即資料訊號可以從資料焊墊 DQ0輸入到資料電路模組中，或者資料訊號可以從資料電 1 6 本紙張尺度適用中國國家標率（CNS)A4規格（210X 297公釐） 83. 3. 10,000 513802 8627twf . doc/ 009 A7 B7 五、發明説明（丨 經濟部中央標準局貝工消費合作社印^ (請先閲讀背面之注意事項再填寫本頁) 路模組中輸出到資料焊墊DQO上，並且會關閉資料焊塾 DQ1〜DQ1 5之功成’亦即資料訊號並不能從畜料焊塾 DQ1〜DQ15輸入到資料電路模組中，或者資料訊號亦不會 從資料電路模組中輸出到資料焊墊DQ1〜DQI5上，故資料 焊墊DQ0電性連接到的第二承載器之接點會操作成啓動的 狀態，而資料焊墊DQ1〜DQ15電性連接到的第二承載器之 接點會操作成關閉的狀態。請參照第5B圖，比如透過第二 承載器(未繪不)輸入電源端電壓Vdd到選擇焊塾〇p 1，輸人 接地端電壓Vss到選擇焊墊OP2時，透過選擇電路的控制|， 會將晶片51〇的作動跳至乘4的邏輯層次，因而會啓動資 料焊墊DQ0、DQ4、DQ8、DQ12之功能，亦即資料訊號可 以從資料焊墊DQ0、DQ4、DQ8、DQ12輸入到資料電路模 組中，或者資料訊號可以從資料電路模組中輸出到資料焊 墊DQO、DQ4、DQ8、DQ12上，並且會關閉資料焊墊DQ1、 DQ2、DQ3、DQ5、DQ6、DQ7、DQ9、DQ10、DQ1 卜 DQ13、 DQ14、DQ15之功會g ，亦g卩資料焊塾DQ1 、DQ2、DQ3、 DQ5、DQ6、DQ7、DQ9、DQ10、DQ11、DQ13、DQ14、 DQ15並不會與資料電路模組電性連接，故資料焊墊DQ0、 DQ4、DQ8、DQ12電性連接到的第二承載器之接點會操作 成啓動的狀態，而資料焊墊DQ1、DQ2、DQ3、DQ5、DQ6、 DQ7、DQ9、DQ10、DQ11、DQ13、DQ14、DQ15 電性連 接到的第二承載器之接點會操作成關閉的狀態。請參照第 5C圖，比如透過第二承載器（未繪示）輸入接地端電壓Vss 到選擇焊墊OP1，而輸入電源端電壓VDD到選擇焊墊OP2 17 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 83. 3. 10,000 513802 8627twf.doc/009 A7 B7 五、發明説明（ιΛ ) 時，透過選擇電路的控制，會將晶片520的作動跳至乘8 的邏輯層次，因而會啓動資料焊墊DQO、DQ2、DQ4、DQ6、 DQ8、DQ10、DQ12、DQ14之功能，亦即資料訊號可以從 資料焊墊 DQ0、DQ2、DQ4、DQ6、DQ8、DQ10 ' DQ12、 DQ14輸入到資料電路模組中，或者資料訊號可以從資料電 路模組中輸出到資料焊墊DQ0、DQ2、DQ4、DQ6、DQ8、 DQ10、DQ12、DQ14上，並且會關閉資料焊墊DQ卜DQ3、 DQ5、DQ7、DQ9、DQ11、DQ13、DQ15 之功能，亦即資 料焊墊 DQ1、DQ3、DQ5、DQ7、DQ9、DQ11、DQ13、DQ15 並不會與資料電路模組電性連接，故資料焊墊DQ〇、DQ2、 DQ4、DQ6、DQ8、DQ10、DQ12、DQ14 電性連接到的第 二承載器之接點會操作成啓動的狀態，而資料焊墊DQ1、 DQ3、DQ5、DQ7、DQ9、DQ11、DQ13、DQ15 電性連接 經濟部中央標準局員工消費合作社印裝 到的第二承載器之接點會操作成關閉的狀態。請參照第5D 圖，比如透過第二承載器輸入接地端電壓Vss到二選擇焊 墊OP1、OP2時，透過選擇電路的控制，會將晶片530的 作動跳至乘16的邏輯層次，因而會啓動資料焊墊 DQ0〜DQ15之功能，亦即資料訊號可以從資料焊墊 DQ0〜DQ15輸入到資料電路模組中，或者資料訊號可以從 資料電路模組中輸出到資料焊墊DQ0〜DQ15上，故第二承 載器之接點均操作成啓動狀態。 請參照第6圖，其繪示依照本發明第三較佳實施例 之晶片封裝結構。其中承載基板與印刷電路板間還可以利 用插梢1102、插槽1104的方式，使其相互間電性連接。印 18 83. 3. 10,000 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 513802 8627twf.doc/〇〇9 Β7 經濟部中央標準局貝工消費合作社印裝 五、發明説明（q) 刷電路板表面1132上具有一承載座1106，承載座〇6內 具有多個插槽1104，係以矩陣型態的樣式配置在承載座 1106之凹陷處n〇8內。而承載基板1120具有多個插梢 1102，係以矩陣型態之配置在第二承載基板表面1122上。 其中’畫斜線的插梢1102及插槽Π04係爲虛擬插梢及虛 擬插槽，亦即當晶片1Π0在512K*8邏輯層次作動時，此 虛擬插梢1102·及虛擬插槽11〇4係無電性作用的。而晶片 1110的內部電路運作，亦是透過印刷電路板的內部電路， 來控制晶片1110的邏輯層次，另外其他相關的晶片111〇 之內部電路運作，在前述的實施例中，均有詳盡的敘述， 在此便不再贅述。 S靑爹照第7圖，其繪示依照本發明第四較佳實施例 之晶片封裝結構。其中晶片1210與印刷電路板1230間還 可以利用導線架1220來進行電性連接。其中晶片1210係 以其背面1216貼覆在導線架1220之晶片座1222上，而透 過打線的方式，使晶片1210之焊墊1214與導線架1220之 導腳1224的內導腳端1226電性連接，並且藉由一封裝材 料1250包覆晶片1210、導線1240、導腳1224之內導腳端 1226及晶片座1222。藉由導腳1220之外導腳端1228可以 與印刷電路板接點1232電性連接。其中，畫斜線的導腳 1224係爲虛擬導腳，亦即當晶片1210在512Κ*8邏輯層次 作動時，此虛擬導腳1224係無電性作用的。而晶片1210 的內部電路運作，亦是透過印刷電路板的內部電路，來控 制晶片1210的邏輯層次，另外其他相關的晶片1210之內 (請先閲讀背面之注意事項再填寫本頁}
—®裝· 視再填寫本I -訂 4 本紙張尺度適用中國國家標準（CNS )A4規格（210X297公釐） 83. 3. 10,000 513802 8627twf . doc/009 A7 B7 經濟部中央標準局貝工消費合作社印裝 五、發明説明U?) 部電路運作，在前述的實施例中，均有詳盡的敘述，在此 便不再贅述。 另外，本發明亦可以爲直接晶片貼覆（Direct Clnp Attachment，DCA)的形式，如第8圖所示，其繪示依照本 發明第五較佳實施例之晶片封裝結構。其中晶片亦可以是 已知良好晶片1310(known good die)，其係透過凸塊1320 直接接合在印刷電路板1330上。其中，畫斜線的凸塊係爲 虛擬凸塊，亦即當晶片1310在512K*8邏輯層次作動時， 此虛擬凸塊係無電性作用的。而已知良好晶片1310的內部 電路運作，亦是透過印刷電路板的內部電路，來控制已知 良好晶片1310的邏輯層次，另外其他相關的已知良好晶片 1310的內部電路運作，在前述的實施例中，均有詳盡的敘 述，在此便不再贅述。 此外，本發明的應用，並非 僅應用在記憶體之電路上，亦可以應用在其他具有選擇功 能之積體電路設計上，只要其係透過基板的設計來選擇其 積體電路的邏輯層次，均在本發明的保護之內。 綜上所述，本發明至少具有下列優點： 1·本發明之多重可選擇功能積體電路模組，係透過印 刷電路板的控制來操作晶片之邏輯層次，因此晶片在與印 刷電路板電性接合之前，並不需將其分類成多種邏輯層 次’直到晶片與印刷電路板接合後，才將其分類，如此不 但可以減少庫存，亦可以增加晶片應用之彈性，降低企業 營運的成本。 2·本發明之多重可選擇功能積體電路模組，就製作過 20 --------— (請先閲续背面之注意事項再填寫本頁) 訂 .4 本紙張尺度適用中國國家標率（CNS ) A4規格（210 X 297公釐） 83. 3. 1〇,〇〇0 513802 8627twf.doc/〇〇9 A7 _B7___ 五、發明説明u°l) (請先閲讀背面之注意事項再填寫本頁) 程而言，由於一直到與第二承載器接合之前，均不需將 DRAM的種類分類，因此不論是欲將DRAM製作成哪一種 類，其晶片製作過程、形成凸塊製程、打線製程及植上焊 球製程，均可設計成一樣的，如此可以減少不同形式之 DRAM間在製作上的差異性，因而在管理及監控上較爲方 便。另外，不論欲將DRAM製作成哪一種類，其第一承載 器的結構亦可以設計成一樣的。 3·本發明之多重可選擇功能積體電路模組，相較於習 知技術，本發明之多重可選擇功能積體電路模組可以省去 爲製作熔絲而多出的光罩製程，並且亦可以省去熔斷熔絲 之額外步驟，而大幅簡化晶片之製作程序。 本發明係經由參考之實施例，詳細地揭露並描述如 上，然其並非用以限定本發明，任何熟習此技藝者，在不 脫離本發明之精神和範圍內，當可作各種之更動與潤飾， 因此本發明之保護範圍當視後附之申請專利範圍所界定者 爲準。 經濟部中夬標率局貝工消費合作社印装 1Λ 2 83. 3. 10,000 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇><297公董）