TW506191B - Fast high voltage level shifter with gate oxide protection - Google Patents

Fast high voltage level shifter with gate oxide protection Download PDF

Info

Publication number
TW506191B
TW506191B TW090108113A TW90108113A TW506191B TW 506191 B TW506191 B TW 506191B TW 090108113 A TW090108113 A TW 090108113A TW 90108113 A TW90108113 A TW 90108113A TW 506191 B TW506191 B TW 506191B
Authority
TW
Taiwan
Prior art keywords
voltage
output stage
level
ideal
level shift
Prior art date
Application number
TW090108113A
Other languages
English (en)
Inventor
Jeffrey Goswick
Original Assignee
Koninkl Philips Electronics Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninkl Philips Electronics Nv filed Critical Koninkl Philips Electronics Nv
Application granted granted Critical
Publication of TW506191B publication Critical patent/TW506191B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/14—Systems for two-way working
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/08—Configuration management of networks or network elements
    • H04L41/0803—Configuration setting
    • H04L41/0806—Configuration setting for initial configuration or provisioning, e.g. plug-and-play
    • H04L41/0809—Plug-and-play configuration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/436—Interfacing a local distribution network, e.g. communicating with another STB or one or more peripheral devices inside the home
    • H04N21/43615—Interfacing a Home Network, e.g. for connecting the client to a plurality of peripherals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/441—Acquiring end-user identification, e.g. using personal code sent by the remote control or by inserting a card
    • H04N21/4415—Acquiring end-user identification, e.g. using personal code sent by the remote control or by inserting a card using biometric characteristics of the user, e.g. by voice recognition or fingerprint scanning
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/47—End-user applications
    • H04N21/475—End-user interface for inputting end-user data, e.g. personal identification number [PIN], preference data
    • H04N21/4755—End-user interface for inputting end-user data, e.g. personal identification number [PIN], preference data for defining user preferences, e.g. favourite actors or genre
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/2866—Architectures; Arrangements
    • H04L67/30—Profiles
    • H04L67/306—User profiles
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
    • Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
    • Y04S40/00—Systems for electrical power generation, transmission, distribution or end-user application management characterised by the use of communication or information technologies, or communication or information technology specific aspects supporting them

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Human Computer Interaction (AREA)
  • General Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Read Only Memory (AREA)

Description

506191 五、發明說明（1) 本發明關於電子雷& .. aa 位準移位器被用於許：：：關：：壓位準移位器。電壓 為高之電壓。例如，路要較可用之電壓 内部邏輯所用之邏輯i :二電一路可此需要以…晶片之 數位輸出銷。 电為南之邏輯1電壓位準，以驅動 應用於非易尖雷枚i u + 準移位 記Λ體，EPR0_2pR0M，位 圖1顯示標準6-電晶體 ^思粗早几之通電晶體閘極）。 用。作吃二二體位準移位器10，其被用來此-應 用n匕體碩出作章卑 小於或等於激彷板g 所尚之子線驅動器輸出，通常 ϋίί:=應電㈣d(通常為U-5.5V)。記憶體 移=之輪出為1〇V或更高。因此，寫入作業 線。為節省曰μ I如圖1之位準移位器1 〇 ,以驅動字 Λ為即名日日片面積及降低電路複雜 位器，亦可用於讀出 匕罵入妗使用之移 ^ ^ ^vdd 〇 ^ ^ ^ T ΓΓ" ^ψ" 器之VPP’在寫入時可降Ϊ出位卞U，加在位準移位 田半‘體製造方法持續降低，M0S電晶體（即 需喪。fθ π斤為太揲承受某些應用之高電壓 求取大閘極虱化物電壓限制，vgoxMax* 圍，視積體電路製造方法而定。因此，位準：20= 1所示，必需修改。 移位益10如圖 哭2==根據K1電路修改之位準移位器20 °在位準移位 ^〇中增加頜外電晶體^2川3,〇1〇及〇11,以限 何閉極氧化物之最大電壓。此技術通常稱為,,渥；曼路中：
第5頁
=之電晶體則稱為”渥爾曼裝置，，。此外，必需增加二電晶 7及Q8以放電節點，其可因為電容性耦合作用而超過電 壓限制。此二修改使電晶體數目加倍，及大幅降低輪出切 2速度，即，其增加在輸入八上之邏輯狀態渡越，與合 輸出狀態渡越間之延遲。 以構成弟二輸出 其中’邏輯1輪 ，由電晶體Q 1至 僅在寫入作業期 為恢復速度，某些設計利用額外裝置 驅動路徑以在寫入作業期間，驅動輸出 出電壓必須小於或等KVd(1。此等設計中 Q12，圖2，構成之電路之位準移位部份 …•「示 間使用，其中，邏輯i輸出電壓必需超過Vdd，否則即失 效:第二輸出驅動路徑含電晶體913,914,915及以6。在此 路徑中，Q1 3用來作為邏輯驅動器，而Q丨4則作為模式控 =。Q15^渥爾曼裝置，其用來保護⑴及Qi4。最後，㈣ :放包衣置，與Q7及q8功能相似。因為Ql3, Q14及Q15為串 ::其寬度必需相當大以使自輸入A至輸出之狀態改變延 批π ί Ϊ 一輸出驅動路徑增加更多電晶體，及額外之 A1 ，因為此等額外電晶體，在輸出位準供應電 氧化物電壓限制時，必須 &二而、包括在位準移位器電路20以外之額外控制 制： = 控制渥爾曼(即，驅動輸入B，cn)，及控 此，增加了總-晶ΪΛ’Λ 應電壓Vrr及輸入E)，因 移位部份在讀取作：：2路複雜性。因* ’電路之位準 動電壓高於㈣以Λ:作广圖2中之修改電路無法驅 、續取作業。因渥爾曼裝置，位準移位
506191 五、發明說明（3) 部份太慢而無法用於快速讀取。因此不能使用此電路作為 記憶體字線驅動器，以供需要利用字線電壓增加技術，以 使在低數位供應電壓Vdd之下，作快速記憶體讀取作業之 應用。 因此，有必要一種改進之電壓位準移位器，其可驅動位 準移位器電壓，足夠快以供讀取，及具有閘極氧化物保護 供寫入作業，在記憶體電路之應用中，而無需增加電路之 尺寸及複雜性。 本發明提供一改進之電壓位準移位器電路。此電路包括 一輸出級，其構型可產生一理想位準移位電壓以響應一數 位輸入；一電壓位準移位器作業合至輸出級，其構型可接 收一邏輯值，及驅動此輸出級以使輸出級產生理想之位準 移位電壓；一輸入級，作業耦合至位準移位器，其構型為 可接收一數位輸入及提供一邏輯值，及一保護信號至位準 移位器；及裝置作業耦合至輸入及輸出級，及至位準移位 器以接收保護信號，以在理想位準移位電壓大於閘極氧化 物限制時，保護輸出級及位準移位器。 根據本發明之一特性，當加至位準移位器之數位供應電 壓，小於一參考位準，而理想位準移位電壓（即邏輯1電 壓）為一升高之數位位準電壓，等於參考位準，輸出級再 構型為可接收一參考位準之輸出級供應電壓，其小於最大 閘極氧化物電壓限制。升高之數位位準電壓等於輸出級供 應電壓。 根據本發明之另一特性，當理想位準移位電壓大於最大
506191
可接收輸出級 。理想位準移 閘極氧化物電壓限制時，輪出級再度構型為 供應電壓，其大於最大閘極氧化物電壓限制 位電壓等於輸出級供應電壓。 根據本發明另一 器上之數位供應電 位供應電壓之輸出 輸出級供應電壓。 特性，當理想位準 壓時，輸出級進一 級供應電壓，理想 移位電壓小於準移位 步構型以接收小於數 之位準移位電壓等於 根據本發明又一特性，當理 準移位器上之數位供應電壓時 於數位供應電壓之輸出級供應 於輸出極供應電壓。 想位準移位電壓等於加在位 ，輸出級再度構型以接收等 電壓，理想位準移位電壓等 發ϋ之電路較圖2中之傳統位準移位器小約_，具有 較夕：剧入控制及供應 '線，因此’降低了電路面積及控制 複匕外，僅需要一渥爾曼電壓輸入，可降低 複雜性。 ，毛明之電路中，渡越切換電流已降低，因為電路之位 準移位部份已與動負載之數位輸入分離。此外，自設位輸 立^位準私位輸出之傳播延遲，已因為電路中之位準移位 之串恥渥爾曼已移除（即圖2中之Q2，q3及qu已 不再需要）。 士毛月之其他目的及對本發明之充分瞭解，將可自以下 之說明及伴隨之圖式更為明顯。 圖1為一傳統電壓位準移位器； 圖2為修改之傳統電壓位準移位器；
506191 五、發明說明（5) 圖3為本發明一實施例之電壓位準移位器；及 圖4為一範例電路以驅動，圖3中電壓位準移位器之渥爾 曼電壓輸入。 圖3顯示本發明一實施例之電壓位準移位器電路3 〇。電 路30包括一電壓位準移位器32，作業耦合至輸出級34，及 以反相器型式之及輸入級35。在此實施例中，圖2之各曼 電壓輸入B，C及D由信號所取代，其作為渥爾曼電壓，邏 輯信號及邏輯零供應，因此可降低電路之複雜性及電晶體 數目。圖2之獨立讀取路徑（即第二輸出動路徑）不再需 要，因為邏輯/渥爾曼信號可切換位準移位器電路3〇 g快 以供讀取作業。 ' 以下提供電壓位準移位器電路3〇之功能說明。在一種情 況下，為獲得輸出電壓位準小於閘極氧化物電壓限制， VgoxMax，如在記憶體讀取作業，供應電壓Vpp應設定為等 於或小於VgoxMax。此外，渥爾曼輸入電壓6經輸入線”驅 動為Vss(邏輯0)，因不需超電壓保護。由於輸入b被驅動 至Vss電晶體T1及T2構成一標準邏輯反相器。同理，電曰 體丁3及T4亦構成標準邏輯反相器35。電晶體了3_78之功= 同為位準移位器，如圖3之參考號32。位準移位器32包括 一位，移位部份36。在位準移位器32中，節點N1為數位 入，即點N4為位準移位輸出，其電晶體丁8及以驅動。 驅動輸入B至Vss，T11之閘極亦為&。因此，？11為 電，可考慮為輸出Vo至T9間之短路。n2由輸入A之緩衝 所控制，因此在Tl0導電或不導電時，開或關。因此 506191 五、發明說明（6) 體ΤΊ0及T12可認為一連接在Vo與vss間之一電晶體，其閘 極由N2所驅動。根據以上，τΐο及T1 2與T6為並聯，· π 1與 丁9與丁8聯。因此，輪出渡越一起，即與N4相同 標準位準移位器位準移位輸出。 因此，在此作業模式時，即記憶體讀出作業，電壓位準 移位态3 0之行為如一標準位準移位器，以其反相器連接至 輸入。當數位位準輸入A設定為Vdd(邏輯丨），輸出¥〇被 動至Vss(邏輯0)。當輸入A設Vss，其為邏輯〇，輸出¥〇被 動至一位準移位邏輯1，即等於Vpp之電壓。此作業模式， 在代表邏輯所需輸出電壓，小於或等於閘極氧化物電壓 (即Vpp S VgoxMax)時，均可使用。 當輸入A改變電壓位準自Vss至Vdd時，輸出y〇 ^pp切換 至Vss。為完成此點，當Α等於Vdd時，節點Μ使巧不導 電，因而將N3拉高，節點Ν^Τ6導電，將節議拉低。丁8 ^保持導電，i到Ν3升高至Vpp減一pM〇s閾值。㈣無法升 高，直到Τ6將Ν4拉下低於Vpp減一 pM〇s閾值，此實施例 中T6之°又计為夠大，較T8能提供者，能吸收更多電流， 故Τ6可將Ν4拉低。 Q 之標準位準移位1中，因Te及Tf(分別對應圖 3之T8及T6)驅動位藥銘仞哭々认b u &认山a I ♦移之輸出，二裝置必須夠大以驅 ^亡、广备。結果，在標準位準移位器中經過Te及Tf 之電▲，在咼至低輸出渡越期間相當大。 本發明貫施例之一7k ^ ^ TR T7 m ^ 改進為，位準移位部份36係由T5， 成，該部份與驅動輸出負載之裝置分開，即 506191 五、發明說明（7) T9，ΤΙ 0，ΤΙ 1及T1 2。此一設計改進大幅改進了速度，因 為T6及T8不必太大以驅動負載，僅需夠大以驅動輸X出級以 中之T9之閘極。此亦經T8及T6降低渡越切換電流。^
在另一情況下，當輸出Vo上，需要電壓大於閘極氧化物 電壓限制VgoxMax時，即記憶體寫入作業，電壓位準移位 器電路30必須作業在所有閘極至源極，閘極至汲極，及閑 極至頻道電壓均被限制在小於V g 〇 X M a X。此模式作業時， 必須應用以下順序。輸入A為一理想邏輯位準，邏輯〇或邏 輯1。渥爾曼輸入B升高至一電壓位準，其小於或等於數$ 供應電壓Vdd減一NM0S閾值。於是，供應輸入Vpp生高至理 想邏輯1輸出電壓位準VppHV，其中，VppHV>Vg〇xMax。如 輸入A為邏輯0，輸出Vo與Vpp升高。如輸入a為邏輯1，v於 是輸出V 〇保持在V s s，即邏輯0。所有輸入為穩定，直到 Vpp降低至小於VgoxMax之電壓為止。當Vpp降低至較 VgoxMax為低時，輸入B被驅動至Vss，於是輸入A上之數位 輸入值可改變其邏輯位準。 當渥爾曼輸入B升高時，節點N1及N2等於輸入B上之渥爾 曼電壓，或Vdd，視輸入A上之邏輯位準而定。假定Vdd小 於或等於VgoxMax，及Vpp減輸入B上之渥爾曼電壓，小於 或等於VgoxMax減一NM0S閾值電壓，所有閘極氧化物受到 小於或等於VgoxMax之電壓。 本發明實施例中之第二項改進為，在位準移位部份3 6中 之下拉電晶體T5及T6之源極連接，係連接至渥爾曼輸入 B ’而非Vss，T5及T6之閘極被Vdd或輸入B上之電壓所驅
第11頁 506191 五、發明說明（8) 動’此係因為由T1 / T 2及T 3 / T 4組成之反相器之故。此可使 串聯渥爾曼電晶體（如圖2中之Q2, Q3, Q10及Q11)，自電壓 位準移位器3 0之位準移位部份3 6移除。 以下說明第二項改進。在電壓位準移位器3〇中，T5及丁6 在其節點N1及N 2之閘極電壓分別等於輸入B上之電壓時， 其代表一邏輯0，為不導電，故N1及N2之電壓僅需移動至 Vdd與輸入B上之電壓之間。因為，輸入b大於vpp減
VgoxMax，N1及N2上之電壓不能降低至vpp減VgOXMax之
下。因此’T5及T6在N4或N5升高至VgoxMax以上時，不需 渥爾曼裝置保護閘極至汲極電壓。此外，因為輸入B大於
Vpp-VgoxMax，N3 及N4 無法拉下低於vpp-VgoxMax。因此， T7及T8不需渥爾曼裝置保護電壓，T7及T8上之閘極至源極 及閘極至没極電壓永不超過VgoxMax。同樣地，因為Vdd比 VgoxMax，所以在N1及N2上之電壓不會增加到大於Vg〇xMax 。因此’ T5及T6未受到大於VgoxMax之閘極至源極電壓。 以此方式，N 1及N2之電壓之功能為電壓保護控制信號，及 邏輯信號，其中一邏極0值代表等於輸入B上之電壓。自輪 入A至位準移位輸出Vo之傳播延遲，電路面積，電路複雜
性及所需輸入信號之數目及供應電壓，均由此第二項改進 得以降低。 在一特殊例中，假定輸入A = 5V，Vdd = 5V，輸入B = ，
Vpp = l 1 V，VgoxMax = 9V，及Vss = 0 V。因為輸入A上電壓為 5A，T2導電，T1不導電，N1被拉至輸入B之4V位準。因 Ν1之電壓為4V，Τ3導電，將Ν2之電壓拉至5V。T1 T? το、
506191 五、發明說明（9) 丁 4之節點均小於或等於v ^ d，因此與閘極氧化物電壓限制 無關。T 5被N 1之電壓使其不導電，因為其閘極至源極電壓 為0 °T6被N2之電壓使其導電（Vgs = lV)，因此持續將N4之 電壓向下拉4V。了7為導電= = ，當Vpp升高 時，保持N3之電壓拉向vpp。们之電壓使T8不導電。以T5 言：Vgd = 4-7V，Vgs = 0V，及 Vgb = 4-0 = 0V。以 T6 言·· Vgs=5-4=1V ， Vgd=5-4=1V ，及Vgb=5V 。以T7 言：Vgs = 4-ll=-7V，Vgd = -7V 及Vgb = 一7V。以T8 言：VgS = 〇V， Vgd=l1-4=7V ，及vgb=〇V 。 在輸出級，T9不導電，因此，以T9言，Vgs = 0V，
Vgb = 0V，N5之電壓為T11拉下至4V + PM0S閾值，或約為5 V。 因此T9上之Vgd為大於6V。以Π1言，Vgd = 4-0 = 4V，Vgs =約 一IV ’ 及Vgs = 4-11 = -7V。以T13 言：Vgs = 0V，Vgd = 4-5=-1V， 及Vgb = 4V。以 T12 言：Vgs = 5V，Vgd = 5V，Vgb = 5V。對Π0 而 言，Vgs = 5V，Vgd = 5V及Vgb=5V。因此，無閘極氧化物大於 7V跨過。 一相似分析顯示，當數位輸入A為OV，Vpp升至iiv時， 閘極氧化物不超過7V。 注思’ V d d及輸入B之電壓位準決定閘極氧化物之最大電 壓。能為位準移位器所能容忍之最大V p p，而不致違反閘 極氧化物電壓限制，在下列情況可以達到，當：
Vdd=VgoxMax ； 輸入B = VgoxMax-Vtnbb，其中，vtnbb限定為NM0S電晶體 之閾值電壓，具有負VgoxMax基體偏壓；
第13頁 506191 五、發明說明（ίο) 及
Vpp=(2*VgoxMax)-Vtnbb。 注意’ T1 2之閘極可連接至數位供應，Vdd而非節點n2， 亚無功能性損失或氧化物保護，但其可能增加輸入A之狀 態改變與輸出之合成渡越間之延遲。 如輸入A渡越，而vpp大於Vg〇xMax，及當輸入bA〇v時， 位準移位裔可貫施正確之功能，但電路速度將降低。如位 準移，器以此模式作業，自輸入A上之渡越至輸出上之合 成狀匕=欠㈤可驅動輸入β至一等於之電壓 時，而，為瑕小。設定輸入B為此一電壓，可使Vdd—輸入B 上之電壓之值最大。因此可改進由n及？2組成之反相器， 丁3及T4組成之反相器，拉丁電晶體T5及接下電晶體τ6之電 流驅動能力。此舉可使自輸入Α至位準移位輸出之傳播延 精於此技藝人士可了 圖4顯示驅動輸入Β之範例電路4 〇 解’其他電路亦可用以驅動輸入Β。 修ίϊ:以i已配合特殊實施例予以說明，非常明顯其他 二艾 對精於此技藝人士，鑑於上述說明當屬可行。 > it丄，包括所有涵蓋於所附申請專利 之所有修改與變化。 砰/、靶π
第14頁
O:\70\70431-910528.ptc 第15頁

Claims (1)

  1. 506191 案號 90108113 f/ 年厂月>^曰 六、申請專利範圍 1 · 一種電 一輸出 應數位輸入 一電壓 型可接收一 準移位電壓 一輸入 一數位 及 接收裝 ，以接 電壓限 如申請 之數位 之數位 之輸出 及其中 如申請 壓大於 輸出級 之理想 如申請 壓小於 進一步 接收〇§ ， 位器 化物2. 位器 升高 位準 制， 3. 位電 接收 其中 4. 位電 必須 壓位準移 級(34)， ， 位準移位 邏輯值， f 級（35)， 輸入，及 置（37)， 收保護信 制時，提 專利範圍 電壓小於 位準電壓 級供應電 之升高之 專利範圍 最大閘極 供應電壓 位準移位 專利範圍 加在位準 構型，以
    2-:mft 位器電路，包含： 其構型可產生理想位準移位電壓以響 器（32 )，操作後耦合至輸出級，其構 及驅動輸出級以使輸出級產生理想位 作業後耦合至位準移位器，其構型可 提供邏輯值及一保護信號至位準移位 作業後麵合至輸入及 號，在理想位準移位 供電壓保護至輸出級 第1項之電路，其中 參考位準，及理想位 時，輸出級進一步構 壓，其小於最大閘極 數位位準電壓等於輸 第1項之電路，其中 氧化物電壓限制時， ，其大於最大閘極氧 電壓等於輸出級供應 第1項之電路，其中 移位器上之數位供應 接收輸出級供應電壓 輸出級及位準移 大於最大閘極氧 及位準移位器。 ，當加至位準移 準移位電壓為一 型，以接收參考 氧化物電壓限 出級供應電壓。 ，當理想位準移 輸出級再構型以 化物電壓限制， 電壓。 ，當理想位準移 電壓時，輸出級 ，其小於數位供
    O:\70\70431-910528.ptc 第16頁 506191 案號 90108113 fi 曰 修正 六、申請專利範圍 應電壓，其中之理想位準移位電壓等於輸出級供應電壓。 5. 如申請專利範圍第1項之電路，其中，當理想位準移 位電壓等於加在位準移位葬之數位供應電壓時，輸出級必 須進一步構形以接收一輸出級供應電壓，其等於數位供應 電壓，及其中理想位準移位電壓等於輸出級供應電壓。 6. 如申請專利範圍第1項之電路，其中之輸入級包括一 反相器（3 5 )以接收數位輸入，以提供一反相數位輸入作為 邏輯值至位準移位器。 7. 如申請專利範圍第6項之電路，其中輸入級包括一裝 置（3 7 )以接收一保護信號，以提供保護電壓至輸出級。 8. 如申請專利範圍第6項之電路，其中之輸入級之構型 可經一單一信號，傳輸一保電壓及反相邏輯值，至位準移 位部份以增加切換速度，及降低電路面積。 9 .如申請專利範圍第1項之電路，其中之位準移位器尚 包括一位準移位部份（3 6 )，以驅動輸出級，以驅動一負 載。 1 0.如申請專利範圍第9項之電路，其中之位準移位部份 包括裝置（3 7 )以接收保護信號，以能在過壓時自行保護。 1 1 .如申請專利範圍第1項之電路，其中之位準移位器包 括一裝置（3 7 )以接收一保護信號，以提供一保護電壓至輸 出級。 1 2.如申請專利範圍第1項之電路，其中之位準移位器之 構型可傳輸保護電壓，及邏輯值至輸出級，以增加切換速 度及降低切換電流。
    O:\70\70431-910528.ptc 第17頁 506191 案號90108113 ，/年Γ月^>日 修正 六、申請專利範圍 13. —種電壓位準移位器電路，包含： 一輸出級（3 4 )，其構型為產生一理想位準移位電壓以 響應一數位信號；.. 以電壓位準移位器（32)，作業耦合至輸出級，其構型 為接收一邏輯值及驅動輸出級，以使輸出級產生一理想之 位準移位電壓； 一輸入級（35)，作業耦合至位準移位器，其構型可接 收一數位輸入，及提供一邏輯值及一保護信號至位準移位 器；及 接收裝置（37)，作業耦合至輸出級及位準移位器，以 接收保護信號，以在理想位準移位電壓大於最大閘極氧化 物電壓限制時，提供保護電壓至輸出級及位準移位器； 其中，當加至位準移位器之一數位供應電壓小於參考 信號，及理想位準移位電壓為一等於參考位準之升高之數 位位準電壓時，輸出級應進一步構型，以接收一參考位準 之輸出級供應電壓，其小於最大閘極氧化物電壓限制； 其中，當理想位準移位電壓大於最大閘極氧化物電壓 限制時，輸出級進一步構型為，可接收一輸出級供應電 壓，其大於最大閘極氧化物電壓限制； 其中，理想位準移位電壓等於輸出級供應電壓。 1 4.如申請專利範圍第1 3項之電路，其中之理想位準移 位電壓小於加在位準移位器上之數位供應電壓，輸出級進 一步構型為，可接收一輸出級供應電壓，其小於數位供應 電壓。
    O:\70\70431-910528.ptc 第18頁 506191 修正 案號 90108113 六、申請專利範圍 1 5.如申請專利範圍第1 3項之電路，其中，當理想位準 移位電壓等於如在位準移位器之數位供應電壓時，輸出級 進一步構型為，可接收輸出級供應電壓，其等於數位供應 電壓。 1 6.如申請專利範圍第1 3項之電路，其中，輸入級構型 為可傳輸一保護電壓及一邏輯值，至位準移位部份以增加 切換速度，及降低電路面積。 17. 如申請專利範圍第13項之電路，其中，位準移位器 之構型為傳輸一保護電壓及一邏輯值至輸出級，以增加切 換速度，及降低切換電流。 18. —種用以移位一電壓位準之方法，包含下列步驟： 利用輸出級（3 4)產生一理想位準移位電壓，以響應一 數位信號； 利用一電壓位準移位器（3 2 )驅動一輸出級，以使輸出 級產生一理想位準移位電壓； 利用輸入級（3 5 )提供一邏輯值，及一保護信號至位準 移位器；及 當理想位準移位電壓，大於最大閘極氧化物電壓限制 時，提供一電壓保護至輸入，輸出級及位準移位器。 19. 如申請專利範圍第18項之方法，尚包含由輸出級， 當加在位準移位器之數位供應電壓，小於一參考位準，及 理想位準移位電壓為升高之數位位準電壓，並等參考位準 時，接收一小於最大閘極氧化物電壓限制之參考位準之輸 出級供應電壓，及其中升高之數位位準電壓等於輸出級供
    O:\70\70431-910528.ptc 第19頁 506191 修正 案號 90108113 六、申請專利範圍 應電壓。 20. 如申請專利範圍第18項之方法，上含由輸出級接收 之步驟，在理想位準移位電壓大於閘極氧化物電壓限制 時，接收一大閘極氧化物電壓限制之輸出級供應電壓，及 其中之理想位準移位電壓等於輸出級供應電壓。 21. 如申請專利範圍第18項之方法，尚含一接收步驟， 當理想位準移位電壓小於加在位準移位器上之數位供應電 壓時，接收一小於最大閘極氧化物電壓限制之輸出級供應 電壓，其中之理想位準移位電壓等於輸出級供應電壓。
    2 2 .如申請專利範圍第1 8項之方法，尚含一接收步驟， 即由輸出級在理想位準移位電壓，等於加在位準移位器上 之數位供應電壓時，接收一輸出級供應電壓，其中之理想 位準移位電壓等於輸出級供應電壓。 2 3 .如申請專利範圍第1 8項之方法，尚含一傳輸步驟， 即自位準移位器傳輸保護電壓及一邏輯值，至輸出級以增 加切換速度及降低切換電流。 2 4.如申請專利範圍第1 8項之方法，尚含一傳輸步驟， 即自輸入級傳輸一保護電壓及一邏輯值，至位準移位器以 增加切換速度及降低電路面積。
    O:\70\70431-910528.ptc 第20頁
TW090108113A 2000-01-20 2001-04-04 Fast high voltage level shifter with gate oxide protection TW506191B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17724500P 2000-01-20 2000-01-20
US09/597,195 US6407579B1 (en) 2000-01-20 2000-06-20 Fast high voltage level shifter with gate oxide protection

Publications (1)

Publication Number Publication Date
TW506191B true TW506191B (en) 2002-10-11

Family

ID=26873075

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090108113A TW506191B (en) 2000-01-20 2001-04-04 Fast high voltage level shifter with gate oxide protection

Country Status (6)

Country Link
US (1) US6407579B1 (zh)
EP (1) EP1173924A1 (zh)
KR (1) KR100744861B1 (zh)
CN (1) CN100367670C (zh)
TW (1) TW506191B (zh)
WO (1) WO2001054274A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8278876B2 (en) 2005-03-07 2012-10-02 O2Micro, Inc. Battery pack current monitoring

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6731151B1 (en) * 1999-09-30 2004-05-04 Interuniversitar Micro-Elektronica Centrum (Imec Vzw) Method and apparatus for level shifting
JP3855835B2 (ja) * 2001-09-27 2006-12-13 ヤマハ株式会社 信号レベルシフト回路
US6980194B2 (en) * 2002-03-11 2005-12-27 Mitsubishi Denki Kabushiki Kaisha Amplitude conversion circuit for converting signal amplitude
US20030169224A1 (en) * 2002-03-11 2003-09-11 Mitsubishi Denki Kabushiki Kaisha Amplitude conversion circuit for converting signal amplitude and semiconductor device using the amplitude conversion circuit
US6870407B2 (en) * 2002-06-18 2005-03-22 Ip.First, Llc Thin gate oxide output drive
US6741115B2 (en) * 2002-06-18 2004-05-25 Ip-First, Llc Digital level shifter for maintaining gate oxide integrity of scaled driver devices
TWI254508B (en) * 2002-12-11 2006-05-01 Ip First Llc Thin gate oxide output driver
TWI238598B (en) * 2002-12-11 2005-08-21 Ip First Llc Digital level shifter for maintaining gate oxide integrity of scaled driver devices
US7068091B1 (en) * 2003-02-27 2006-06-27 Cypress Semiconductor Corporation Voltage translator circuit formed using low voltage transistors
US7274209B1 (en) 2003-06-26 2007-09-25 Cypress Semiconductor Corporation Low voltage to high voltage signal level translator with improved performance
JP4054727B2 (ja) * 2003-07-14 2008-03-05 株式会社リコー 出力バッファ回路及び出力バッファ回路を使用したインタフェース回路
TWI283391B (en) * 2003-12-02 2007-07-01 Tpo Displays Corp Level shifter
US7224195B2 (en) * 2003-12-11 2007-05-29 Integrated Device Technology, Inc. Output drive circuit that accommodates variable supply voltages
US8253195B2 (en) * 2004-01-29 2012-08-28 Enpirion, Inc. Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same
US8212317B2 (en) * 2004-01-29 2012-07-03 Enpirion, Inc. Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same
US7330017B2 (en) * 2004-01-29 2008-02-12 Enpirion, Inc. Driver for a power converter and a method of driving a switch thereof
US8253197B2 (en) * 2004-01-29 2012-08-28 Enpirion, Inc. Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same
US8253196B2 (en) 2004-01-29 2012-08-28 Enpirion, Inc. Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same
US7230302B2 (en) 2004-01-29 2007-06-12 Enpirion, Inc. Laterally diffused metal oxide semiconductor device and method of forming the same
US8212315B2 (en) * 2004-01-29 2012-07-03 Enpirion, Inc. Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same
US8212316B2 (en) * 2004-01-29 2012-07-03 Enpirion, Inc. Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same
CN1300943C (zh) * 2004-02-04 2007-02-14 威盛电子股份有限公司 电平移位电路
CN1918659B (zh) * 2004-02-11 2010-06-16 Nxp股份有限公司 使用快速低电压操作的高压驱动器电路
US7791397B2 (en) * 2004-07-28 2010-09-07 Taiwan Semiconductor Manufacturing Company, Ltd. High speed digital level shifter
US7214985B2 (en) * 2004-08-23 2007-05-08 Enpirion, Inc. Integrated circuit incorporating higher voltage devices and low voltage devices therein
TWI297563B (en) * 2005-01-21 2008-06-01 Au Optronics Corp Level shifter
US7227400B1 (en) 2005-03-30 2007-06-05 Integrated Device Technology, Inc. High speed MOSFET output driver
US7400171B1 (en) * 2005-05-03 2008-07-15 Lattice Semiconductor Corporation Electronic switch having extended voltage range
US7199742B2 (en) * 2005-07-29 2007-04-03 United Microelectronics Corp. Digital-to-analog converter and related level shifter thereof
US7521907B2 (en) * 2006-03-06 2009-04-21 Enpirion, Inc. Controller for a power converter and method of operating the same
DE602006016230D1 (de) * 2006-03-17 2010-09-30 St Microelectronics Srl Mit Niederspannungstransistoren implementierter Pegelschieber für eine Halbleiterspeichervorrichtung
DE602007012341D1 (de) * 2006-04-12 2011-03-17 Nxp Bv Elektronische schaltung
US7893676B2 (en) * 2006-07-20 2011-02-22 Enpirion, Inc. Driver for switch and a method of driving the same
US7948280B2 (en) * 2006-10-20 2011-05-24 Enpirion, Inc. Controller including a sawtooth generator and method of operating the same
JP2008199153A (ja) * 2007-02-09 2008-08-28 Matsushita Electric Ind Co Ltd レベルシフタ
US7554379B2 (en) * 2007-02-23 2009-06-30 Integrated Device Technology, Inc. High-speed, low-power level shifter for mixed signal-level environments
US20090033401A1 (en) * 2007-08-02 2009-02-05 International Business Machines (Ibm) Level Shifting Circuit With Symmetrical Topology
EP2179507A1 (en) * 2007-08-13 2010-04-28 Nxp B.V. Level shifter circuit
US7710796B2 (en) * 2007-11-06 2010-05-04 International Business Machines Corporation Level shifter for boosting wordline voltage and memory cell performance
US7876080B2 (en) * 2007-12-27 2011-01-25 Enpirion, Inc. Power converter with monotonic turn-on for pre-charged output capacitor
US7859320B2 (en) * 2008-03-14 2010-12-28 Via Technologies, Inc. Level shifter and level shifting method
US8541991B2 (en) * 2008-04-16 2013-09-24 Enpirion, Inc. Power converter with controller operable in selected modes of operation
US9246390B2 (en) 2008-04-16 2016-01-26 Enpirion, Inc. Power converter with controller operable in selected modes of operation
US8686698B2 (en) 2008-04-16 2014-04-01 Enpirion, Inc. Power converter with controller operable in selected modes of operation
US7679342B2 (en) * 2008-04-16 2010-03-16 Enpirion, Inc. Power converter with power switch operable in controlled current mode
US8410769B2 (en) 2008-04-16 2013-04-02 Enpirion, Inc. Power converter with controller operable in selected modes of operation
US8692532B2 (en) 2008-04-16 2014-04-08 Enpirion, Inc. Power converter with controller operable in selected modes of operation
US7852118B2 (en) * 2008-12-12 2010-12-14 Microchip Technology Incorporated High speed conditional back bias virtual ground restoration circuit
US20100156498A1 (en) * 2008-12-18 2010-06-24 Texas Instruments Incorporated Level shifter
CN102160288B (zh) * 2008-12-29 2014-07-02 艾格瑞系统有限公司 电压电平转换器电路
US9548714B2 (en) * 2008-12-29 2017-01-17 Altera Corporation Power converter with a dynamically configurable controller and output filter
US8698463B2 (en) 2008-12-29 2014-04-15 Enpirion, Inc. Power converter with a dynamically configurable controller based on a power conversion mode
GB2469636B8 (en) * 2009-04-20 2017-08-02 Advanced Risc Mach Ltd Protecting lower voltage domain devices during operation in a higher voltage domain
US7804350B1 (en) 2009-04-22 2010-09-28 Semiconductor Components Industries, Llc Level shifting using cross-coupled cascode transistors
US8867295B2 (en) 2010-12-17 2014-10-21 Enpirion, Inc. Power converter for a memory module
CN103855117B (zh) 2012-11-30 2017-01-11 英力股份有限公司 包括在其外围周围的栅极驱动器的半导体器件
CN103856206A (zh) * 2012-12-06 2014-06-11 上海华虹集成电路有限责任公司 从低到高逻辑电平转换电路
JP2015012351A (ja) * 2013-06-27 2015-01-19 マイクロン テクノロジー， インク． 半導体装置
GB201314938D0 (en) * 2013-08-21 2013-10-02 Advanced Risc Mach Ltd Communication between voltage domains
US10020739B2 (en) 2014-03-27 2018-07-10 Altera Corporation Integrated current replicator and method of operating the same
US9536938B1 (en) 2013-11-27 2017-01-03 Altera Corporation Semiconductor device including a resistor metallic layer and method of forming the same
US9673192B1 (en) 2013-11-27 2017-06-06 Altera Corporation Semiconductor device including a resistor metallic layer and method of forming the same
US9191001B2 (en) 2013-12-20 2015-11-17 Cirrus Logic, Inc. Transistor devices operating with switching voltages higher than a nominal voltage of the transistor
US10103627B2 (en) 2015-02-26 2018-10-16 Altera Corporation Packaged integrated circuit including a switch-mode regulator and method of forming the same
US9509217B2 (en) 2015-04-20 2016-11-29 Altera Corporation Asymmetric power flow controller for a power converter and method of operating the same
WO2017098909A1 (ja) * 2015-12-08 2017-06-15 株式会社ソシオネクスト 出力回路
CN107437434B (zh) * 2016-05-26 2020-09-29 中芯国际集成电路制造(上海)有限公司 高压电平位移电路和非易失性存储器
CN109326603A (zh) * 2017-02-16 2019-02-12 杰华特微电子（张家港）有限公司 一种基于cmos工艺的单次可编程只读存储器
US9893730B1 (en) 2017-03-31 2018-02-13 Advanced Micro Devices, Inc. Three rail level shifter
US10630293B2 (en) * 2017-03-31 2020-04-21 Adanced Micro Devices, Inc. High speed transmitter
KR102613516B1 (ko) 2019-01-24 2023-12-13 삼성전자주식회사 레벨 시프터 및 그 동작 방법
US10911047B1 (en) 2020-01-15 2021-02-02 Qualcomm Incorporated Level shifter with auto voltage-bias reliability protection
CN112383298B (zh) * 2021-01-18 2021-06-11 灿芯半导体(上海)股份有限公司 一种ddr发送电路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US559464A (en) * 1896-05-05 Nut-lock
JPH0774616A (ja) * 1993-07-06 1995-03-17 Seiko Epson Corp 信号電圧レベル変換回路及び出力バッファ回路
US5440249A (en) 1994-05-03 1995-08-08 Motorola, Inc. Voltage level translator circuit with cascoded output transistors
US5515010A (en) * 1994-09-26 1996-05-07 Texas Instruments Incorporated Dual voltage level shifted, cascoded current mirror
EP0765035B1 (en) * 1995-09-21 2001-12-19 Matsushita Electric Industrial Co., Ltd. Output circuit
US5892371A (en) * 1996-02-12 1999-04-06 Advanced Micro Devices, Inc. Gate oxide voltage limiting devices for digital circuits
JP2803624B2 (ja) 1996-03-29 1998-09-24 日本電気株式会社 レベルシフト回路
US5739700A (en) * 1996-09-09 1998-04-14 International Business Machines Corporation Method and apparatus with dual circuitry for shifting the level of a signal
US5926055A (en) * 1996-12-20 1999-07-20 Cirrus Logic, Inc. Five volt output connection for a chip manufactured in a three volt process
US5995010A (en) * 1997-01-02 1999-11-30 Texas Instruments Incorporated Output buffer providing testability
US5929656A (en) * 1997-05-16 1999-07-27 Motorola, Inc. Method and apparatus for driving a capacitive display device
US5923211A (en) * 1997-05-21 1999-07-13 Advanced Micro Devices, Inc. Reference voltage generation scheme for gate oxide protected circuits
US5969542A (en) * 1997-05-21 1999-10-19 Advanced Micro Devices, Inc. High speed gate oxide protected level shifter
US5986472A (en) * 1997-06-06 1999-11-16 International Business Machines Corporation Voltage level translation for an output driver system with a bias generator
JP3037236B2 (ja) 1997-11-13 2000-04-24 日本電気アイシーマイコンシステム株式会社 レベルシフタ回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8278876B2 (en) 2005-03-07 2012-10-02 O2Micro, Inc. Battery pack current monitoring
US8581552B2 (en) 2005-03-07 2013-11-12 O2Micro International Limited Battery state monitoring circuitry with low power consumption during a stand-by-state of a battery pack

Also Published As

Publication number Publication date
CN100367670C (zh) 2008-02-06
US6407579B1 (en) 2002-06-18
WO2001054274A3 (en) 2001-12-20
KR20020007336A (ko) 2002-01-26
EP1173924A1 (en) 2002-01-23
CN1365540A (zh) 2002-08-21
KR100744861B1 (ko) 2007-08-01
WO2001054274A2 (en) 2001-07-26

Similar Documents

Publication Publication Date Title
TW506191B (en) Fast high voltage level shifter with gate oxide protection
JP5106186B2 (ja) ドライバ回路
US4216390A (en) Level shift circuit
JP2003528489A (ja) ゲート酸化物保護機能付き高速高電圧レベルシフタ
US7145363B2 (en) Level shifter
TW202004757A (zh) 電壓控制裝置及記憶體系統
JP3389856B2 (ja) 半導体装置
EP2091153B1 (en) Voltage switching circuit
US6864732B2 (en) Flip-flop circuit with reduced power consumption
GB1567492A (en) Complementary signal pair generating circuits
US5341338A (en) Data output circuit with minimum power source noise
JP2001312893A (ja) 半導体装置
JP3800520B2 (ja) 半導体集積回路装置と半導体装置
US6191642B1 (en) Charge pump circuit
US4110633A (en) Depletion/enhancement mode FET logic circuit
JP3464425B2 (ja) ロジックインターフェース回路及び半導体メモリ装置
US9268690B2 (en) Circuits and methods for providing data to and from arrays of memory cells
EP2538560B1 (en) A voltage level shift circuit
US6774697B2 (en) Input and output port circuit
JP2990178B1 (ja) 負電圧レベルシフト回路
US20230223092A1 (en) Driving circuit for non-volatile memory
JPH07221605A (ja) ラッチ回路並びにそれを用いたレジスタ回路およびパイプライン処理回路
KR100387436B1 (ko) 반도체 집적회로 장치
JPH05276018A (ja) プログラマブル初期状態設定回路
JPH09139086A (ja) 半導体メモリ回路

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees