TW506121B - Circuit-arrangement with at least one capacitor and at least one transistor connected with the capacitor - Google Patents
Circuit-arrangement with at least one capacitor and at least one transistor connected with the capacitor Download PDFInfo
- Publication number
- TW506121B TW506121B TW089124056A TW89124056A TW506121B TW 506121 B TW506121 B TW 506121B TW 089124056 A TW089124056 A TW 089124056A TW 89124056 A TW89124056 A TW 89124056A TW 506121 B TW506121 B TW 506121B
- Authority
- TW
- Taiwan
- Prior art keywords
- capacitor
- transistor
- source
- electrode
- drain region
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 70
- 238000002955 isolation Methods 0.000 claims description 64
- 230000004888 barrier function Effects 0.000 claims description 30
- 230000005641 tunneling Effects 0.000 claims description 25
- 238000007599 discharging Methods 0.000 abstract description 4
- 239000003989 dielectric material Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 71
- 239000000758 substrate Substances 0.000 description 40
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 20
- 238000011049 filling Methods 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- 238000000034 method Methods 0.000 description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 6
- 238000005498 polishing Methods 0.000 description 6
- 239000011241 protective layer Substances 0.000 description 6
- 229910052681 coesite Inorganic materials 0.000 description 5
- 229910052906 cristobalite Inorganic materials 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 229910052682 stishovite Inorganic materials 0.000 description 5
- 229910052905 tridymite Inorganic materials 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 101100518501 Mus musculus Spp1 gene Proteins 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000002079 cooperative effect Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 239000004576 sand Substances 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0383—Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0385—Making a connection between the transistor and the capacitor, e.g. buried strap
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/488—Word lines
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
Description
5106121 A7 B7 _ 五、發明説明() 本發明涉及一種電路配置,其具有至少一個電容器及至 少一個與其相連接之電晶體。 (請先閲讀背面之注意事項再填寫本頁) 此種電路配置例如是一種具有單一電體•記憶胞之DRAM 記憶胞配置。各記憶胞分別含有一個電晶體及一個與其相 連接之電容器,資訊以電荷之形式儲存在電容器上。經由 字元線來控制此電晶體,則電容器上之電荷可經由位元線 讀出。由於電容器之電荷驅動此位元線’則電荷越大時位 元線上所讀出之信號亦越大,在讀出時電荷流經此電晶體 。爲了增大此電荷,則目前之方式是試圖提高電容器之電 容。由於同時須力求此dram記憶胞配置有較大之封裝密 度,則各電容器之面積需求須較小;電容器須具有複雜之 三維凸起以增大其表面或電容器之一部份須由製程技術 不易處理之新式材料所構成以提高其介電質之介'電常數 0 · 經濟部智慧財產局員工消費合作社印製 在 E.Snow e t a 1 A metal/oxide tunneling transistor, Applied Physics Letters, Vol.72, N〇.23,1998,3071 中 描述一種電晶體,其具有第一源極/汲極區,第二源極/ 汲極區和一種介於其間之通道區。整個通道區中塡入一種 由絕緣材料所構成之穿隧(t u η n e 1 )位障b a r r i e r )。第一 源極/汲極區和第二源極/汲極區由金屬構成。在第一源 極/汲極區,通道區和第二源極/汲極區上配置此電晶體 之閘極介電質。在閘極介電質上配置此電晶體之閘極電極 ;若在閘極電極上施加適當之電壓,則電子穿過該穿隧位 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 5P06121 A7 B7_ 五、發明説明() 障,使電流流經電晶體。 本發明之目的是提供一種電路配置’其具有至少一個電 容器及至少一個與其相連接之電晶體,在電容器之電容相 同時,若電晶體導通(on ),則由電容器流經電晶體之電荷 較先前技藝者還多。 本發明以下述認知爲基準:由於電容器充電和放電之間 之漏電流而使電容器之電荷減少。這些電荷(其在電晶體 導通時由電容器流經電晶體)因此較電容器直接充電之後 電容器上之電荷還少。 經濟部智慧財產局員工消費合作社印製 此目的藉由一種具有至少一個電容及至少一個電晶體會 其與電容器相連)之電路配置來達成,其中此電晶體具有 第一源極/汲極區,相隣通道區,與通道區相隣之第二源 極/汲極區,閘極介電質及閘極電極。電容器第一電極是 與第一源極/汲極區相連接區。一種隔離結構完全圍繞此 ’電路配置之隔離區。在此一隔離區中配置至少一個第一閘 極電極及第一源極/汲極區。電容器第二電極及至少第二 源極/汲極區配置在此隔離區外部。穿隧位障是此隔離結 構之一部份且配置在通道區中。電容器介電質使電容器第 一電極由第二電極隔開且是隔離結構之一部份。 由於第一源極/汲極區配置在隔離區中且第二源極/汲 極區配置在隔離區外部而通道區配置在第一源極/汲極 區及第二源極/汲極區之間,則穿隧位障成爲隔離結構広 一部份而切割此通道區。若適當之電壓施加至閘極電極, 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 2 1± 06 5 A7 ____B7_ 五、發明説明() 則電晶體導通,使電荷穿過此穿隧位障。 由於此穿隧位障,則此電晶體在截止狀態時不會有漏電 流。電容器上之電荷在電容器充電和放電之間由於穿越位 障而不會以漏電流之形式流經已截止(〇 f f )之電晶體。 由於該隔離結構完全圍繞電容器第一電極(其上儲存蓄電 荷)以及圍繞此種與第一電極相連接之第一源極/汲極區 ’則幾乎不會有電荷由於漏電流而消失。由於充電和放電 之間電荷不會減少,則當電晶體導通時,特別多之電荷可 流經電晶體。 此電晶體例如配置在隔離層(其是隔離結構之至少一部 份)上。此隔離層使此電晶體因此是第一源極/汲極區) 與其下方之材料相隔開。 此隔離層配置在基板上,此電晶體例如是一種薄膜電晶 體而配置在隔離層上。在隔離層上因此配置一種由多晶矽 所構成之層。第一源極/汲極區和第二源極/汲極區是此 多晶矽層之由第一導電型所摻雜之這些部份。通道區是多 晶矽層之由第二導電型(其與第一導電型相反)所摻雜之 此部份。在多晶矽層上配置閘極介電質及閘極電極。另一 方式是此電晶體(其配置在隔離層上)可以下述方式構成 :第一源極/汲極區和第二源極/汲極區可由金屬構成 。該穿隧位障塡入整個通道區中。至少在通道區上配置閘 極介電質及閘極電極。 此電晶體可以是MOS電晶體。 -5 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 丁 -Ϊ» 經濟部智慧財產局員工消費合作社印製 506121 A7 B7 ------------ -----------.........————............._ 五、發明説明() 此電晶體例如配置在一種由單晶矽構成之薄層中,此薄 層屬於SO I基板。此隔離層(其是so I基板之一部分)配置 在此種由單晶矽所構成之薄層下方且使此薄層由其餘之 SOI基板隔開。 此基板亦可以是一種類似於SOI之基板。例如其可以是 由矽所構成之二個基板,此二個基板須互相連接,使它們 之間配置一種隔離層。爲了製成此種類似於SO I之基板, 則第一基板須設有一種由絕緣材料所構成之第一部份層 且第二基板須設有由絕緣材料所構成之第二部份層。然後 合倂此二個基板,使此二個部份層相接觸而加熱,以便由 此二個部份層產生該隔離層。此二個基板中之一型後變薄 ’直至只有一個由單晶矽所構成之薄層仍保存在該隔離 層上爲止。此二個基板中之另一個則用作承載基板。 電容器例如配置在隔離層上方。 另一方式電容器第一電極之至少一部份以及第二電極配 置在隔離層下方。爲了使電容器第一電極可與第一源極/ 汲極區相連接,則隔離層須具有至少一個開口,其切割此 隔離層。 經濟部智慧財產局員工消費合作社印製 在此開口中可配置一個接觸區及電容器第一電極之一部 份。 此種電容器可配置在基板之凹口中。 此電晶體可以是平面式電晶體。在此種情況下此穿隧位 障以其下端隣接於該隔離層。穿隧位障之上端隣接於閘極 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 506121 A7 B7 五、發明説明() 介電質。 爲了提高此電容配置之封裝密度,則電晶體以垂直式電 晶體構成時是有利的。第一源極/汲極區,通道區和第二 源極/汲極區上下重疊地配置著。第一源極/汲極區配置 於第二源極/汲極區上方或反之亦可。 若第一源極/汲極區和第二源極/汲極區由金屬構成, 則穿隧位障塡入整個通道區中且隣接於第一源極/汲極 區及第二源極/汲極區。 若此電晶體是垂直式M0S電晶體且第二源極/汲極區配 置於第一源極/汲極區上方,則此穿隧位障最好是隣接於 第二源極/汲極區。通道區之一部份(其中未配置該穿隧 位障)隣接於該穿隧位障以及第一源極/汲極區。此穿隧 位障因此配置在通道區之由單晶矽所構成之此部份上。產 生此種配置較穿隧位障配置在由單晶矽所構成之通道區 之一部份之下方時容易很多,這是因爲在絕緣材料上產生 單晶矽是困難的。 若此穿隧位障隣接於第二源極/汲極區但不隣接於第一 源極/汲極區,則此閘極介電質是隔離結構之一部份。若 此穿隧位障配置在通道區中但不隣接於第一源極/汲極 區或不隣接於第二源極/汲極區,則此閘極介電質之一部 份(其配置在穿隧位障和第一源極/汲極區之間)是隔離 結構之一部份。在此_種情況中,通道區之由隔離纟p構所 圍繞之此部份配置在隔離區中。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) #!· 經濟部智慧財產局員工消費合作社印製 2 11 06 5 A7 B7 五、發明説明() 穿隧位障可隣接於第一源極/汲極區,通道區之此部份 (其中未配置該穿隧位障)隣接於第二源極/汲極區。 爲了使垂直式電晶體之通道寬度變大,則閘極電極在側 面以環形方式圍繞此通道區是有利的。 此種電路配置例如是一種具有記憶胞之DRAM晶胞配置 ,電晶體和電容器是記憶胞之一部份。須構成此記憶胞, 使待儲存之資詢以電荷之形式儲存在電容器中,在讀出此 資訊時電晶體導通且電荷由電容器流經電晶體。就記憶胞 配置而言,本發明由電容器和電晶體所構成之構造特別有 利,這是因爲儲存在電容器上之電荷不會由於漏電流而消 失。 各記憶胞之電晶體之閘極電極是與字元線相連接。記憶 胞之電容器之第二電極是與垂直於字元線而延伸’之位元 線相連接。每一記憶胞因此設有一個電晶體及一個電容器 〇 另一方式是記憶胞之電晶體之第二源極/汲極區(不是 電容器第二電極)是與位元線相連接。 以下將描述此記憶胞之其它可能之構造。 經濟部智慧財產局員工消費合作社印製 此記憶胞包含一個記憶電晶體及一個串聯在位元線和電 壓端之間之電晶體。一個二極體連接在記憶電晶體之源極 /汲極區(其是與該電晶體相連接)和記憶電晶體之閘極 電極之間。電容器第一電極是與記憶電晶體之閘極電極相 連接。該電晶體之閘極電極是與此種垂直於位元線而延伸 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 2 11 06 5 A7 _ B7 _ 五、發明説明() 之字元線相連接。在讀出資訊(其以電荷之形式儲存在電 谷器上)時此電晶體導通’使電荷由電容器經由一^極體而 流經電晶體。若該電晶體在電容器上有足夠大之電荷而導 通時,則電荷可在電壓端和位元線之間同時流經該電晶體 及該s3憶電晶體。 本發明之實施例以下將依據圖式來詳述。圖式簡單說明 第1圖 在保護層,凹口,電容器介電質,電容器第一 電極和隔離層之第一部份產生之後第一基板之橫切面。 第2圖 在第二基板上產生此隔離層之第二部份(此二 個基板互相連接),使第二基板薄化以及產生氮化物層和 多晶矽層之後第1圖之橫切面和第二基板之橫切面。 第3圖 在第一輔助層,第一溝渠,導電結構及摻雜區 產生之後第2圖之橫切面。 第4a圖 在各隔離區,第一塡充結構,第二溝渠(顯示 在第4b圖中),第一源極/汲極區,第二源極/汲極區和 各接觸區產生之後第3圖之橫切面。 第4b圖 在第4a圖之各步驟之後此二個基板之與第4a 圖之橫切面相垂直之橫切面。 第4c圖 此二個基板之俯視圖,其中顯示各凹口,第一 溝渠及第二溝渠。 第5 a圖 在去除第一輔助層,產生閘極介電質(顯示於 第5b圖中),字元線和第二塡充結構之後第4a圖之橫切 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 請 先· 閱 讀 背_ 面 之 注 意 事 項 再
訂 經濟部智慧財產局員工消費合作社印製 506121 A7 B7 ___ 五、發明説明() 面。 第5b圖 在第5a圖之各步驟之後第4b圖之橫切面。 第6 a圖 在位元線隔離用間隔層,第二輔助層,中間氧 化物,字元線接觸區和各導線產生之後第5 a圖之橫切面 〇 第6b圖 在第6a圖之各步驟之後第5b圖之橫切面。 第6c圖 是第4c圖之俯視圖,其中顯示各接觸區,第 二源極/汲極區,各隔離區之配置在第一溝渠側面上之這 些部份,字元線和字元線接觸區。 這些圖式未按比例繪出。 本實施例是一種DRAM記憶胞配置。爲了說明其構造,以 下將描述其製法。 製備一種400uni厚之由η-摻雜之矽所構成之第一基板1 ,摻雜物質濃度是102%πΓ3。須沈積50nm厚之氮化矽來產 生一種保護層S (第1圖)。 經濟部智慧財產局員工消費合作社印製 藉由遮罩式蝕刻而在第一基板1中產生6um深之凹口 V( 第1圖)。這些凹口 V具有圖形之水平橫切面,其直徑是 1 5Onm。這些凹口 V配置成列和行。相隣之各凹口 V之間 的距離是1 50nm。 爲了產生電容器之介電質KD,須沈積5ηηι厚之氮化砂且 藉由熱氧化物作用而氧化至2nm深(第1圖)。 爲了產生電容器第一電極SP,須沈積200ηηι厚之同次(in s 1 t u ) η -摻雜之多晶矽且藉由化學-機械拋光而整平,直至 -10- 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) 506121 A7 B7 , -- …― .'—一 — ...............— — 五、發明説明() 保護層S裸露爲止(第1圖)。第一基板1作爲全部電容器 之第二電極。 爲了產生此隔離層I之第一部份T1,須沈積200nm厚之 S i 02且藉由化學-機械拋光而整平。此隔離層I之第一部 份T1是100nm厚。 製備一種400um厚之由p-摻雜之矽所構成之第二基板2 ,摻雜物質濃度是1017cnT3。在第二基板2上施加lOOnm 厚之隔離層I之第二部份T2,其過程是沈積200ηπι厚之 S i 02且藉由化學-機械拋光而整平(第2圖)。 第一基板1和第二基板2須互相堆疊,使隔離層I之第 一部份T1位於第二部份T2上。藉由900T:時之退火步驟 使第一部份T1和第二部份T2固定地相連接而形成該隔離 層I (第2圖)。 然後使第二基板2薄化,此時第一基板1作爲穩定用之 承載板。在薄化之後此第二基板2是900mm厚(第2圖)。 藉由沈積而產生3nm厚之由氮化矽所構成之氮化物層。 爲了產生多晶矽層Μ,須在氮化物層0上沈積200nm厚之 同次η -摻雜之多晶矽(第2圖)。多晶矽層Μ之摻雜物質濃 度是102()(:ιτΓ3。第二基板2在第一表面01上具有多晶砂層
Μ且在與第一表面〇1相面對之表面02上具有該隔離層I 〇 爲了產生第一輔助層Η1,須在多晶矽層Μ上沈積100nm 厚之氮化矽(第3圖)。 -1 1 - 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇、犬297公釐) 請 先- 閱 讀 背、 面 意 事 項 再 填
訂 經濟部智慧財產局員工消費合作社印製 506121 〇年丨月36日 修正補充 Α7 Β7 五、發明説明() 0 藉助於由光阻(未顯示)所構成之第一溝渠遮罩而在第二 基板2中產生第一溝渠G 1,其切割第一輔助層Η1 ’多晶 矽層Μ,氮化物層和第二基板2。然後對^ 02進行蝕刻, 使第一溝渠G 1變深而切割該隔離層I (第3圖)。 藉由S i 0 2之等向性f虫刻使隔離層I之隣接於第一溝渠G 1 之側面之這些部份被去除(第3圖)。HF適合用作飩刻劑。 此隔離層I之已去除之這些部份由導電結構L所取代’ 其過程是沈積50nm厚之同次η。摻雜之多晶矽且進行回 (b a c k )蝕刻直至保護層S裸露爲止(第3圖)。 然後藉由熱氧化作用而產生5 nm厚之氧化物(未顯示)。 摻雜物質由導電結構L擴散至第二基板2中且在該處形成 條形之摻雜區价第3圖)。 爲了產生各隔離區IS,須沈積50nm厚之氮化矽。然後 沈積lOOnm厚之Si〇2以便塡入第一溝渠G1中。藉由化學-機械拋光來對S 1 〇2和氮化矽進行剝蝕,直至第一輔助層Η 1 裸露爲止。因此由氮化矽產生各隔離區I S,其配置在第一 溝渠G 1中,覆蓋第一溝渠G 1之側面和底部且具有一些部 份,這些部份在第一溝渠G 1中互相面對。由S i Ch而在第 一溝渠G1中產生第一塡充結構F1(第4a圖)。 藉助於由光阻所構成之第二溝渠遮罩而在第二基板2中 產生第二溝渠G2,其過程是對氮化矽,多晶矽和S i 02進 行蝕刻,直至該隔離層I裸露爲止(第4b圖,4c圖)。 由摻雜區Ok其藉由第二溝渠G2而被結構化)而形成各電 - 12- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先•閲讀背面之注意事項再填· ^^1 :寫 線 經濟部智慧財產局員工消費合作社印製 506121 A7 B7 五、發明説明() 晶體之第一源極/汲極區S / D 1。由多晶矽層Μ (其藉由第 一溝渠G1及第二溝渠G2而被結構化)而產生各電晶體之 第二源極/汲極區S/D2。由氮化物層0(其藉由第一溝渠 G 1及第二溝渠G2而被結構化)而產生各穿隧位障Τ。第二 基板2之配置在第一源極/汲極區S / D 1和第二源極/汲 極區S / D2之間的這些部份作爲各電晶體之通道區ΚΑ。各 穿隧位障Τ配置在通道區ΚΑ中。 藉由第二溝渠G2使導電結構L之一些部份裸露於第二溝 渠 G2之底部。導電結構 L之這些部份例如以 He,HBr,C12,C2F6來進行蝕刻而被去除。導電結構L因此被 結構化而形成一些互相隔開之接觸區K,其使第一源極/ 汲極區S/D1與其下方之電容器第一電極SP相連接(第4a 圖)° 導電結構L之已去除之部份由絕緣材料所取代,其過程 是沈積15 0nm厚之Si02,以便塡入第二溝渠G2中且以化 學-機械方法整平直至第一輔助層Η 1裸露爲止。例如以 CHF3,02來進行之蝕刻使第一輔助層Η1被去除。然後對 Si〇2回蝕刻300ηπι深,使第二溝渠G2之底部又位於其原 來之高度處。在對S 1 02進行回蝕刻時,亦對第一塡充結構 F 1進行回蝕刻以形成一種柵格形式之凹口,其在側面圍繞 各電晶體之通道區ΚΑ。 藉由熱氧化作用而在通道區ΚΑ之裸露之各面上產生5nm 厚之閘極介電質GD。閘極介電質GD配置在第二溝渠G2之 -13- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填頁)
、1T 經濟部智慧財產局員工消費合作社印製 506121 A7 B7 五、發明説明() 各側面之一些部份(第5 b圖)。 爲了產生字元線W1,須沈積50nm厚之同次η-摻雜之多 晶矽以便塡入第一溝渠G 1中,但不塡入第二溝渠G2中。 然後對多晶矽回蝕刻lOOnm寬,直至第二溝渠G2之底部 裸露爲止。因此由多晶矽產生各字元線W 1 (第5 a,5 b圖) 〇 爲了產生第二塡充結構F2,須沈積lOOnm厚之SiCh且 藉由化學-機械拋光而整平直至第二源極/汲極區裸露爲 止(第5a,5b圖)。 爲了產生位元線B,須沈積lOOnm厚之鎢。其止沈積50nm 厚之氮化矽以便產生第二輔助層H2。 藉助於由光阻構成之遮罩來對第二輔助層H2和鎢進行 結構化,以便由鎢產生位元線B,其是1 5Onm寬且平行於 第一溝渠G 1而延伸,配置在第一溝渠G 1之間,隣接於第 二源極/汲極區S/D2且由第二輔助層H2所覆蓋(第6a,6b 圖)。 經濟部智慧財產局員工消費合作社印製 爲了對各條位元線B進行包封,須沈積30nm厚之氮化矽 且進行回蝕刻,直至第二塡充結構F2裸露爲止。因此由 氮化砂而產生各隔離用之間隔層SR,其在側面可保護這些 位元線B (第6 a圖)。 然後產生lOOnm厚之中間氧化物Z,其過程是沈積200nm 厚之Si〇2且藉由化學-機械拋光法而整平(第6a,6b圖)。 爲了產生字兀線接觸區WK ’則在中間氧化物z中須開啓 -14- 本紙張尺度適用中國國家標準(CNS ) A4規格(210χ297公釐) 2 11 06 5 ί Α7 Β7 五、發明説明() 請 先- 閲 讀 背_ 面 之 注 意 事 項 再 填 一些接觸孔直至字元線w 1之配置在第一溝渠G 1中之這些 部份爲止。沿著字元線W 1而相隣之各接觸孔之間的距離 是20 um。在開啓這些接觸孔時亦去除相對應之第二塡充結 構f2,使字元線W1之這些部份裸露出來。然後沈積200nm 厚之鎢,使接觸孔中以字元線接觸區WK塡入。藉助於由 光阻(未顯示)所構成之遮罩使鎢被結構化,以便產生平行 於字元線W1而延伸之各導線W2(第6a, 6 b, 6c圖)。 訂 藉由上述方法而產生DRAM記憶胞配置,各記憶胞分別且 有一個電晶體及一個與此電晶體相連接之電容器。就每一 記憶胞而言:電容器第一電極SP,通道區KA之由矽所構 成之此部份,第一源極/汲極區S/D1和接觸區K完全由 隔離結構所圍繞,此隔離結構由電容器介電質KD,穿隧位 障T,閘極介電質,隔離層I,隔離區IS和保護層S所構 成。 本實施例可有許多變型,其同樣在本發明之範圍中。因 此,上述各層,區域,結構,導線和接觸區之大小可依據 各別需求來調整。 主要元件符號對照表 1,2 基 板 V 凹 □ ICD 電 容 器 介 電質 SP 電 容 器 電 極 I 隔 離 層 經濟部智慧財產局員工消費合作社印製 -1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 2 11 06 5 A7 B7 經濟部智慧財產局員工消費合作社印製 .、發明説明( ) 〇 氮化物層 Μ 多晶矽層 01,02 表面 L 導電結構 G 1,G 2 溝渠 HI,Η2 輔助層 IS 隔離區 FI,F2 塡充結構 S/D1,S/D2 源極/汲極區 KA 通道區 W1 字元線 W2 導線 B 位元線 Z 中間氧化物 WK 字元線接觸區 K 接觸區 T 穿隧位障 s 保護層 -16- (請先閲讀背面之注意事項再填寫本頁) ,fr 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐)
Claims (1)
- 六、申請專利範圍 第89 124056號「具有至少一個電容器及至少一個與此電容器 相連接之電晶體之此種電路配置」專利案 (91年1月修正) 六申請專利範圍 1. 一種具有至少一個電容器及至少一個與電容器相連接之 電晶體之此種電路配置,其特徵爲: -電晶體具有:第一源極/汲極區(S/D1),一與S/D1相 隣接之通道區(KA),一與KA相隣接之第二源極/汲 極區(S/D2),一種閘極介電質(GD)及一個閘極電極, -電容器之第一電極(SP)是與第一源極/汲極區(S/D1)相 連接, -一隔離結構完全圍繞此電路配置之一個隔離區, -至少此電容器之第一電極(SP)及第一源極/汲極區 (S/D1)配置在該隔離區中, -至少第二源極/汲極區(S/D2)和電容器之第二電極配置 在該隔離區外部, -穿隧位障(T)是隔離結構之一部份且配置在通道區(KA) 中, -電容器介電質(KD)使電容器第一電極(SP)與第二電極相 隔開且是隔離結構之一部份。 2·如申請專利範圍第1項之電路配置,其中此電晶體配置 在隔離層⑴上,隔離層⑴至少是該隔離結構之一部份。 3.如申請專利範圍第2項之電路配置,其中 -電容器第一電極(SP)之至少一部份及第二電極配置在該 i506121 .¾ 六、申請專利範圍 隔離層(I)下方, -此隔離層(I)具有至少一個開口(其切割此隔離層(I))以 便使電容器第一電極(SP)可與第一源極/汲極區(S/D1) 相連接。 4. 如申請專利範圍第2或第3項之電路配置,其中 -此電晶體是平面式電晶體, -該穿隧位障(T)以其下端隣接於該隔離層(I)。 5. 如申請專利範圍第2或第3項之電路配置,其中此電晶 體是垂直式電晶體。 6. 如申請專利範圍第5項之電路配置,其中 -該穿隧位障(T)隣接於第二源極/汲極區(S/D2),此S/D2 配置在第一源極/汲極區(S/D1)上方, -通道區(KA)之此部份(其中未配置該穿隧位障(T))隣接 於該穿隧位障(T)和第一源極/汲極區(S/D1)。 7. 如申請專利範圍第6項之電路配置,其中該閘極電極在 側面以環形方式圍繞該通道區(KA)。 8. 如申請專利範圍第1至3項中任一項之電路配置,其中 -此電路配置是一種具有記憶胞之DRAM記憶胞配置, -電晶體和電容器是記憶胞之一之一部份。 9. 如申請專利範圍第8項之電路配置,其中 -記憶胞之電晶體之閘極電極是與字元線(W1)相連接, -記憶胞之電容器之第二電極或記憶胞之電晶體之第二 源極/汲極區(S/D2)是與垂直於字元線(W1)而延伸之位元 線(B)相連接。 -2 - 506121 、申請專利範圍 > 10. 如申請專利範圍第1至3項中任一項之電路配置,其中 此電晶體是MOS電晶體。 11. 如申請專利範圍第8項之電路配置,其中此電晶體是MOS 電晶體。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19954869 | 1999-11-15 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW506121B true TW506121B (en) | 2002-10-11 |
Family
ID=7929083
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW089124056A TW506121B (en) | 1999-11-15 | 2000-11-14 | Circuit-arrangement with at least one capacitor and at least one transistor connected with the capacitor |
Country Status (7)
Country | Link |
---|---|
US (1) | US7180115B1 (zh) |
EP (1) | EP1234332B1 (zh) |
JP (1) | JP2003514399A (zh) |
KR (1) | KR100487852B1 (zh) |
DE (1) | DE50013984D1 (zh) |
TW (1) | TW506121B (zh) |
WO (1) | WO2001037342A2 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100904771B1 (ko) * | 2003-06-24 | 2009-06-26 | 이상윤 | 3차원 집적회로 구조 및 제작 방법 |
US7052941B2 (en) * | 2003-06-24 | 2006-05-30 | Sang-Yun Lee | Method for making a three-dimensional integrated circuit structure |
US20080061340A1 (en) * | 2006-09-07 | 2008-03-13 | Qimonda Ag | Memory cell array and method of forming the memory cell array |
US9647779B2 (en) | 2013-04-22 | 2017-05-09 | The Nielsen Company (Us), Llc | Systems, methods, and apparatus to identify media devices |
CN113078116B (zh) * | 2021-03-29 | 2024-01-23 | 长鑫存储技术有限公司 | 半导体结构的制备方法及半导体结构 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5355330A (en) * | 1991-08-29 | 1994-10-11 | Hitachi, Ltd. | Capacitive memory having a PN junction writing and tunneling through an insulator of a charge holding electrode |
KR0123751B1 (ko) * | 1993-10-07 | 1997-11-25 | 김광호 | 반도체장치 및 그 제조방법 |
JP3709214B2 (ja) * | 1994-09-21 | 2005-10-26 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
KR100230799B1 (ko) * | 1996-09-13 | 1999-11-15 | 김영환 | 절연막 터널링 트랜지스터의 제조방법 |
JP3554666B2 (ja) * | 1997-10-07 | 2004-08-18 | 株式会社日立製作所 | 半導体メモリ装置 |
EP0892440A1 (en) * | 1997-07-18 | 1999-01-20 | Hitachi Europe Limited | Controllable conduction device |
US6060723A (en) * | 1997-07-18 | 2000-05-09 | Hitachi, Ltd. | Controllable conduction device |
US6169308B1 (en) * | 1996-11-15 | 2001-01-02 | Hitachi, Ltd. | Semiconductor memory device and manufacturing method thereof |
-
2000
- 2000-11-14 EP EP00988593A patent/EP1234332B1/de not_active Expired - Lifetime
- 2000-11-14 DE DE50013984T patent/DE50013984D1/de not_active Expired - Fee Related
- 2000-11-14 KR KR10-2002-7006189A patent/KR100487852B1/ko not_active IP Right Cessation
- 2000-11-14 WO PCT/DE2000/003982 patent/WO2001037342A2/de active IP Right Grant
- 2000-11-14 JP JP2001537797A patent/JP2003514399A/ja active Pending
- 2000-11-14 TW TW089124056A patent/TW506121B/zh active
- 2000-11-14 US US10/130,441 patent/US7180115B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP1234332B1 (de) | 2007-01-17 |
JP2003514399A (ja) | 2003-04-15 |
DE50013984D1 (de) | 2007-03-08 |
WO2001037342A2 (de) | 2001-05-25 |
WO2001037342A3 (de) | 2002-02-28 |
KR20020058011A (ko) | 2002-07-12 |
EP1234332A2 (de) | 2002-08-28 |
KR100487852B1 (ko) | 2005-05-03 |
US7180115B1 (en) | 2007-02-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3589791B2 (ja) | Dramセルの製造方法 | |
JP4960181B2 (ja) | 集積回路 | |
US7768073B2 (en) | Memory array buried digit line | |
TWI412086B (zh) | 用於絕緣層上覆半導體溝渠裝置之自我對準體接點及其製造方法 | |
TW303496B (zh) | ||
JP4050230B2 (ja) | トレンチキャパシタ、縦型選択トランジスタ、および、それらの間に形成された環状接触領域を備えたメモリーセル、メモリーセル構造体、ならびに、これらの製造方法 | |
TW415011B (en) | Narrow-channel effect free transistor and method of forming thereof by employing conductive shield embedded in the shallow trench isolation | |
JP4149498B2 (ja) | 集積回路装置およびその製造方法 | |
JP3878019B2 (ja) | トレンチコンデンサと選択トランジスタとを有するメモリおよびその製造方法 | |
KR100673673B1 (ko) | Dram 셀 장치 및 그 제조 방법 | |
TWI269430B (en) | Trench capacitor of a DEAM memory cell with metallic collar region and nonmetallic buried strap to the select transistor | |
KR100609182B1 (ko) | Dram 셀 장치 및 그 제조 방법 | |
US6504200B2 (en) | DRAM cell configuration and fabrication method | |
KR20000023205A (ko) | 고-ε-유전체 또는 강유전체를 갖는, 핀-스택-원리에 따른커패시터 및 네가티브 형태를 이용한 그것의 제조 방법 | |
JP3665614B2 (ja) | Dramセル装置の製法 | |
CN113097210A (zh) | 半导体结构及其制备方法 | |
KR20030080234A (ko) | 트렌치 커패시터 및 그 제조 방법 | |
TW388125B (en) | Method for fabricating dynamic random access memory (DRAM) cells with minimum active cell areas | |
TW506121B (en) | Circuit-arrangement with at least one capacitor and at least one transistor connected with the capacitor | |
US20070134871A1 (en) | Memory chip having a memory cell with low-temperature layers in the memory trench and fabrication method | |
CN113437070B (zh) | 半导体装置及其形成方法 | |
JP2001035860A (ja) | 縦型トランジスタに位置合せされた埋込み表面ストラップ用のハイブリッド5f2セル・レイアウト | |
TW306064B (en) | Semiconductor memory device with capacitor (part 6) | |
CN112420722B (zh) | 埋入式栅极结构及半导体存储器的形成方法 | |
KR100743294B1 (ko) | 집적 회로 구성과 그의 생성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent |