TW504841B - Manufacture method of memory cell of flash memory - Google Patents
Manufacture method of memory cell of flash memory Download PDFInfo
- Publication number
- TW504841B TW504841B TW090123899A TW90123899A TW504841B TW 504841 B TW504841 B TW 504841B TW 090123899 A TW090123899 A TW 090123899A TW 90123899 A TW90123899 A TW 90123899A TW 504841 B TW504841 B TW 504841B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- flash memory
- conductive layer
- memory cell
- insulating layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 68
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000010410 layer Substances 0.000 claims abstract description 168
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 238000009413 insulation Methods 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 230000003647 oxidation Effects 0.000 claims abstract description 13
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 13
- 238000005468 ion implantation Methods 0.000 claims abstract description 10
- 239000002344 surface layer Substances 0.000 claims abstract description 8
- 150000002500 ions Chemical class 0.000 claims description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- -1 phosphorus ion Chemical class 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 7
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 238000002513 implantation Methods 0.000 claims description 4
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 2
- 229910052786 argon Inorganic materials 0.000 claims description 2
- 239000007789 gas Substances 0.000 claims description 2
- 239000012634 fragment Substances 0.000 claims 1
- 239000004020 conductor Substances 0.000 abstract 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 241000293849 Cordylanthus Species 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 5
- 238000001459 lithography Methods 0.000 description 4
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 210000003323 beak Anatomy 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 241000196324 Embryophyta Species 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013590 bulk material Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000004945 emulsification Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000003337 fertilizer Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
Description
504841 五、發明說明α) 互補式金氧半導體（CMOS)記憶體可分為二大類：_ η 存取記憶體（Random Access Memory，RAM)與唯讀記钱 (Read Only Memory，ROM)。隨機存取記憶體為^發=體 憶體，關掉電源之後，記憶體所儲存的資料也隨之消。己 但是唯讀記憶體確大不相同，關掉電源並不影樂豆所。 的資料。在過去的幾年當中，唯讀記憶體的市^ 有存 ，年擴大中，其中又以快閃記憶體更是令人矚目。快閃， 憶體（Flash Memory)因其可以同時針對單一記憶胞 °己 (memory cell)以電性可程式（electrically 〜 programmable)的方式寫入，針對多數之記憶胞區塊以電 性可修改（electrically erasable)的方式修改其内容， 其運用之靈活性與方便性已超越電性可程式唯讀記憶體 (Electrically Programmable Read Only Memory, EPROM)、電性可抹除且可程式唯讀記
Erasable Programmable Read Only Memory, EEPR0M)與 可程式唯讀記憶體（Programmable Read Only Memory)之 上’而且更重要的一點是快閃記憶體的製造成本低。由於 以上的這些優點，快閃記憶體如今已被廣泛地運用於電子 消費性產品上，例如：數位相機、數位攝影機、行動電 話、手提電腦、隨身聽與個人電子助理（PDA)等產品上， ^ 有越來越多電子消費性產品使用快閃記憶體的趨勢。 這些電子消費性產品由於要滿足消費大眾方便攜帶的需 求兩不但體積越做越小，而且附加的功能也越來越多，因 此需要處理或儲存的資料量也越來越龐大，因此負責存取 504841 五、發明說明（2) 資料的快閃記憶體，其記憶容量也已從四百萬位元急速增 # 加到二五六百萬位元（256M Byte)，在不久的將來，十億 位元（1 G B y t e)的記憶容量的快閃記憶體也即將上市。傳 統的快閃記憶體，其所有的製程都必須仰賴光罩的運用， 連最關鍵的浮置閘極（f 1 oa t i ng ga t e)與控制閘極 (control gate)的製造都是如此。以下先就習知之製造分 離閘（split gate)快閃記憶體之記憶胞（memory cell)的 製程做一說明： 請參考第一A圖，首先對P型矽基底1〇〇實施熱氧化製 程，如區域氧化法（LOCOS)來形成場絕緣層（未顯示）-， 並藉該場絕緣層來隔離出主動區。然後於主動區内的基底 I 0 0表面，形成厚度約5 〇〜2 0 0埃之氧化矽作為第一絕緣 層11 0。其次，於第一絕緣層11 〇上，以化學氣相沈積法 (CVD)沈積一層厚度約100〜2〇〇〇埃之複晶矽層，並摻入 適量的雜質以形成第一導電層115。接著，在第一導電層 II 5表面沈積一層氮化矽層形成厚度約5〇〇〜2〇〇〇埃之第一 遮蔽層（masking layer)120，以做為硬式罩幕（hard mask) 〇 "月參考第一B圖，移除部分之第一遮蔽層120以形成第 一開口125，露出第一導電層115表面。 應 明麥考第- C目’接著進行氧化製程，使外露之第一導電 層115表面形成浮置閘極氧化層13G。其中鳥嘴（bird，s kak)l37形成於浮置閘極氧化層13〇左、右二側之尖端部
第5頁 五、發明說明（3) 清參考第—rm 1 2 0之後，以浮置二=寺向性蝕刻步驟去除第一遮蔽層 性㈣步驟依置二極除^ 層110，留下浮置門：少之弟一導電層與第-絕緣 第-絕緣層"〇 ==:下的第-導電層115與 115即為浮置閘出基底⑽表面。殘留之第-導電層 閉極絕緣層i i Γ表 Λ留之第—絕緣層11G自此以第一 136二側，丨、γ $二丁 ^中，位於鳥嘴丨37下方之浮置閘極 憶體一消除Ϊ二後晶; 氣相沈；Lrvn 電之用，，實施氧化法或化學 ^埃形成由氧切所構成，厚度約為5卜 130表面，並】1層132 ’覆蓋基底100與浮置閘極氧化層 “…洋置閉極136與第一閑極絕緣層ιι2之側 層1 35“例考如弟是一】：雜J成f度約1_，〇〇埃之第二導電 面。 、A $ 设曰曰石夕層，覆蓋第二絕緣層13 2表 第f施微影與㈣製程，移除部分之 f第層132以形成第二開口 142及第 留之第1 J H 1 ^電層1 35即為控制閘極1 7〇，殘 Ϊ:;;層132則以第二問極絕緣層155表示。 源極區180。#著，沈積—層之C底10〇表層形成 極17。之表面與側壁、第二；==示)覆蓋控制閘 枝、、色緣層1 5 5之側壁、浮置閘
五、發明說明（4) 二亟氧化層13,面、浮置閘極136與第一閘極絕緣層ιΐ2 :壁。接著實施一钱刻製程去除部分之前述氧化層，於 :開口142與第三開口144之側壁形成絕緣側壁層15〇。 II ^植入磷或砷等N型雜質離子進入半導體基底1 0 0，於 =開口144内之半導體基底1〇〇表層形成汲極區ι9〇，至 此即完成習知之快閃記憶體之記憶胞的製造。 當：：記憶體的積集度急速增加，為達到高積集度的 有记憶胞元件的尺寸都必須縮小。請再參考第一 〇係=用氧化法所形成，形成於浮置閘極絕緣層i3〇二側 缝® 1 qn\lrd s beak)137不但尖而且長，當以浮置閘極絕 、® 為硬式罩幕以形成浮置閘極1 3 6時，複晶矽尖端 (poly tip) 138即形成於浮置閘極丨36之二側且位於鳥嘴 137下方，但因鳥嘴137尖而且長，造成複晶矽尖端（p〇iy t/p) 138不夠尖銳，因此，快閃記憶體於消除記憶時所進 行之尖端放電速度較慢而使得電荷之釋放不完全，嚴重$ 響快閃，憶體之整體壽命及產品表現。本發明以全新的g 程改善複晶矽尖端（p〇ly tip)l 38的尖銳度，提高浮置閘 極1 3 6之尖端放電速度。 本發明在於提出一種快閃記憶體之記憶胞的製造方 法’其‘ ie方法包括下列步驟：提供半導體基底，於該半 導體基底表面形成主動區，再於主動區内的該基底表面形 成第一絕緣層，然後於該第一閘極絕緣層表面形成第一導 電層’之後再於該第一導電層表面形成一緩衝層。接著，
504841 五、發明說明（5) 去除部分遮蔽層形成第一開口，露出部分之第一導電層表 ~ 面，然後，進行離子植入製程，將離子以特定之入射角度 植入第一開口底部且外露之第一導電層表面，再進行氧化 製程，使位於第一開口底部且被植入離子之第一導電層表 面氧化，以形成浮置閘極氧化層，其中浮置閘極氧化層之 二側形成鳥嘴。實施一蝕刻製程，以去除遮蔽層，再實施 另一蝕刻製程，以浮置閘極氧化層為硬式罩幕，依序去除 部分之第一導電層與第一絕緣層，露出基底表面，僅留下 被浮置閘極氧化層所遮蔽之第一導電層與第一絕緣層，其 中殘留之第一導電層形成浮置閘極，殘留之第一絕緣層形 成第一閘極絕緣層，而位於鳥嘴下方之浮置閘極二侧之尖〇 端則形成複晶矽尖端，其次，形成第二絕緣層覆蓋基底與 浮置閘極氧化層之表面以及浮置閘極與第一閘極絕緣層之 側壁，接著，形成第二導電層覆蓋第二絕緣層表面，移除 部分之第二導電層與第二絕緣層以形成第二開口及第三開 口 ，殘留之第二導電層形成控制閘極，殘留之第二絕緣層 形成第二閘極絕緣層。接著，於該第一開口内之該半導體 基底表層形成源極區，再形成第三絕緣層覆蓋該控制閘極 之表面與側壁、該第二閘極絕緣層之側壁與該浮置閘極區 之表面與側壁以後，去除部分之該第三絕緣層，於第一開_ 口與第二開口之各個側壁形成絕緣側壁層，然後，再於該 第二開口内之該半導體基底表層形成汲極區之後，即完成 快閃記憶體記憶胞的製造。
504841 圖式簡單說明 第一 A至第一 G圖係顯示習知技術之快閃記憶體記憶胞之 製造方法的主要步驟。 第二A至第二G圖係一代表本發明實施例之快閃記憶體記 憶胞之製造方法的主要步驟。 符號說明 1 0 0，2 0 0〜基底； I 1 2，1 5 5，2 1 2，2 5 5〜閘極絕緣層； II 0，1 3 2，2 1 0，2 3 2 〜絕緣層； 120, 220〜遮蔽層； 1 1 5，1 3 5，2 1 5，2 3 5 〜導電層； 125 ， 142 ， 144 ， 225 ， 242 ， 244 〜開口； 1 3 0，2 3 0〜浮置閘極氧化層； 1 3 6，2 3 6〜浮置閘極； 1 3 7，2 3 7〜鳥嘴； 1 3 8，2 3 8〜複晶矽尖端； 1 5 0，2 5 0〜絕緣側壁層； 1 7 0 5 2 7 0〜控制閘極； 1 8 0，2 8 0〜源極區； 1 9 0，2 9 0〜汲極區。 實施例
第9頁 )U4841 圖式簡單說明 起始步驟如第二A圖所示，基底2 〇 〇為一如矽、鍺之半 ^體材質’而形成方式則有磊晶或絕緣層上有矽等，為說 明方j更。在此以一ρ型矽基底為例。首先係對ρ型矽基底 2〇〇貝施區—域氧化法或淺溝渠隔絕（STI)製程來形成場絕緣 層^未顯示），並藉該場絕緣層隔離出主動區（未顯示）。 ^ j在主動區内的基底200表面，形成第一絕緣層21〇，此 =絕緣層21〇厚度約為5〇〜2〇〇埃，可以是由氧化法所 —lin石夕所構成。接著形成厚度約1〇0〜2_埃之第 以0 ώ日户於第一絕緣層2 1 0表面，此第一導電層2 1 5可 使ϊ - dn積法（cvd)沈積之複晶石夕層所構成，為 植入法植有^電性，可使用例如是擴散或離子 形成經摻雜之複晶發屏。 2二2 #的方式以 成遮蔽層220，此避: 電曰215表面形 (LPCVD)或轨氧化^層220可以是由低壓化學氣相沈積法 構成。”、、去所形成厚度約50〇~2000埃的氧化矽所 ，”：。參考第—Β圖’進行微影與蝕刻製程，移降邱八 ;敝層22°以形成第〜開口m，露出第—導電二。:之 :，於離子植入機m表 :㈣：，以特定的入射角度植入第一開二子或其他鈍 二弟:導電層215表面，此特定的角度約與』2 外露 i ：子植入的能量會因離子的種類與重量的不门60 …〇KeV 200KeV之間。利用高速的離子撞擊=
第10頁 圖式簡單說明 導電層2 1 5表層以徹底址 層215遭受破壞之深壞發晶格結構’離子越大則導電 或離子植入法植果第f導電層215是以擴散 時，則此離子植入步 3 ^離子形成經摻雜之複晶矽層 離子；如果第一導電^二入之離子可以為純氣離子之氬 摻雜之複晶矽層時， 疋利用同步摻雜的方式形成經 為砷離子或磷離子，亦離子植入步驟所植入之離子可以 請參考第二C圖，接著亦隹可又是鈍氣離子之氬離子。 底部且被植入離子之第仃#乳化製程’使位於第一開口 225 問極氧化層230。此制導電層215表面氧化以形成浮置 圖之離子植入製程中衣二可以/濕氧化製程。在第二B 晶格已因為離子的$ # ^ f路之弟一導電層215表層之石夕 分子可以更為； = 於進行此氧化製程時，氧 電層215表層之氧化f程電層m之内部，而使得第一導 ；^ - ^30 . , 絕緣層210，露出基：2〇。：部分之第-導電層215與第— 230所覆蓋之第—^雷 $ ^二僅留丁被浮置閘極氧化層 一導電層215即為浮置&極=第一絕緣層210，歹袭留之第 Ϊ Ϊ ；236 ' ^!1 2 ί " ^ ^ ^237 TV. —側大如之複晶矽尖端（p〇ly Up)238，係 圖式簡單說明 為快閃記憶體消除記憶時尖端放因 之氧化製程中所形成之淫f n扠，您用口第二C圖所述 知製程所產生者肥厂:：:；閘：::=之^ 效果較習知製程所形成者更佳。接著更為4銳化 法或化丰軋相沈積法（CVD)形成由氧化矽所貝細乳化 為5〇〜250埃之第二絕緣層232 3^，厚度約 212之侧壁。 ^0/、弟閛極絕緣層 入法植入砷離子或磷離子，或 疋擴政或離子植 成經摻雜之複晶㈣。&者㈣同步摻雜的方式以形 第-ί ίϋ二:Γ實施微影與敍刻製程’移除部分之 :=層2 ^ 示 ♦冤層235即為控制閘極27〇，殘 ^之笫，絕緣層232則以第二閘極絕緣層255表示。 请參考第二G圖’植人碟或珅抑型雜f離子 品 者'尤積一層絕緣層（未顯示）覆蓋控制閘極2 7 0 之表面與側壁、第二閘極絕緣層25 5之側壁、浮置閘極氧 化層230之表面、浮置閘極236與第一閘極絕緣層Μ?之侧 504841 圖式簡單說明 壁，此絕緣層可以是由氧化矽、氮化矽或氮氧化矽所組 成。接著實施一蝕刻製程去除部分之前述氧化層，於第二 開口 242與第三開口 244之側壁形成絕緣侧壁層25 0。其 次，植入磷或砷等N型雜質離子進入半導體基底2 0 0，於第 三開口244内之半導體基底200表層形成汲極區290，至此 即完成習知之快閃記憶體之記憶胞的製造。 雖然本發明已以較佳實施例揭露於上揭說明中，然其 並非用以限制本發明。任何熟習此技藝者，在不脫離本發 明之精神和範圍内，當可作等效變更與修改。因此本發明 之權利範圍當以後附之申請專利範圍中所界定者為準。
第13頁
Claims (1)
- 504841 六、申請專利範圍 1. 一種快閃記憶體之記憶胞的製造方法，其製造方法包括 下列步驟： 提供半導體基底； 於該半導體基底表面形成主動區， 於主動區内的該基底表面形成第一絕緣層； 於該第一閘極絕緣層表面形成第一導電層； 於該第一導電層表面形成一遮蔽層； 去除部分該遮蔽層形成第一開口，露出部分之該第一導 電層表面； 進行離子植入製程，將離子以特定之入射角度植入該第 一開口底部且外露之該第一導電層表面； ·Ι 進行氧化製程，使位於該第一開口底部且被植入離子之 該第一導電層表面氧化，以形成浮置閘極氧化層； 實施一勉刻製程，以去除該遮蔽層； 實施另一蝕刻製程，以該浮置閘極氧化層為硬式罩幕， 依序去除部分之該第一導電層與第一絕緣層，露出該基 底表面，僅留下被該浮置閘極氧化層所覆蓋之該第一導 電層與第一絕緣層，其中殘留之該第一導電層形成浮置 閘極，殘留之該第一絕緣層形成第一閘極絕緣層； 形成第二絕緣層覆蓋該基底與浮置閘極氧化層之表面以Φ 及浮置閘極與第一閘極絕緣層之側壁； 形成第二導電層覆蓋該第二絕緣層表面； 移除部分之該第二導電層與第二絕緣層以形成第二開口 及第三開口，殘留之該第二導電層形成控制閘極，殘留第14頁 3. 4. 5· 8· 申請專利範圍 之該第二 於該第二 於該第二 於該第三 如申請專 造方法， 如申請專 造方法， 氧化6夕所 如申請專 造方法， 埃。 如申請專 造方法， 所構成。 如申請專 造方法， 埃。 如申請專 造方法， 如申請專 造方法， 如申請專 造方法， 絕緣層 開口内 開口與 開口内 利範圍 其中形 利範圍 其中形 構成。 利範圍 其中形 利範圍 其中形 利範圍 其中形 利範圍 其中形 利範圍 其中形 利範圍 其中離形成第二閘極絕緣層； 之该半導體基底表層形成源極區； 第三開口之側壁形成絕緣側壁層；以及 之该半導體基底表層形成沒極區。 第1項所述之快閃記憶體之記憶胞的製 成之該半導體基底係砍基底。 第1頊所述之快閃記憶體之記憶胞的製 成之該第一絕緣層係由氧化法所形成之 第i頊所述之快閃記憶體之記憶胞的製 成之該第一絕緣層厚度約為5 〇〜2 0 0 第1頊所述之快閃記憶體之記憶胞的製 成之該第一導電層係由經摻雜之複晶矽 第i頊所>述之快閃記憶體之記憶胞的製 成之該第一導電層厚度約為1〇〇〜2〇〇〇 第1頊所述之快閃記憶體之記憶胞的製 成之該遮蔽層係由氧化矽所組成。 第1項所述之快閃記憶體之記憶胞的製 成之該遮蔽層厚度約為500 ~20 0 0埃。 第1項所述之快閃記憶體之記憶胞的製 子植入製程所使用之離子可以是磷離 504841 六、申請專利範圍 子、坤離子或屬於純氣離子的氬離子。 1 0.如申請專利範圍第1項所述之快閃記憶體之記憶胞的製 造方法，其中離子植入製程中，離子植入之特定入射 角度係約與法線成0 - 6 0度。 11.如申請專利範圍第1項所述之快閃記憶體之記憶胞的製 造方法，其中離子植入製程中’離子植入能量約為 20KeV 〜200KeV 之間。 1 2.如申請專利範圍第1項所述之快閃記憶體之記憶胞的製 造方法，其中形成之該第二絕緣層係由化學氣相沈積 法所形成之氧化碎所構成。 1 3.如申請專利範圍第1項所述之快閃記憶體之記憶胞的製❹ 造方法，其中形成之該第二絕緣層厚度約為5 0〜2 5 0 埃。 1 4.如申請專利範圍第1項所述之快閃記憶體之記憶胞的製 造方法，其中形成之該第二導電層係由經摻雜之複晶 矽所構成。 1 5.如申請專利範圍第1項所述之快閃記憶體之記憶胞的製 造方法，其中形成之該第二導電層厚度約為1 0 0 0〜 2 0 0 0 埃。第16頁
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW090123899A TW504841B (en) | 2001-09-27 | 2001-09-27 | Manufacture method of memory cell of flash memory |
| US10/147,236 US6620689B2 (en) | 2001-09-27 | 2002-05-15 | Method of fabricating a flash memory cell using angled implant |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW090123899A TW504841B (en) | 2001-09-27 | 2001-09-27 | Manufacture method of memory cell of flash memory |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW504841B true TW504841B (en) | 2002-10-01 |
Family
ID=21679384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW090123899A TW504841B (en) | 2001-09-27 | 2001-09-27 | Manufacture method of memory cell of flash memory |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6620689B2 (zh) |
| TW (1) | TW504841B (zh) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040166632A1 (en) * | 2003-02-24 | 2004-08-26 | Pei-Ren Jeng | Method of fabricating flash memory |
| US7057928B2 (en) * | 2003-07-08 | 2006-06-06 | Hewlett-Packard Development Company, L.P. | System and method for erasing high-density non-volatile fast memory |
| KR100549269B1 (ko) | 2003-12-31 | 2006-02-03 | 동부아남반도체 주식회사 | 스플릿 게이트형 플래쉬 메모리 소자의 제조방법 |
| US7030444B2 (en) * | 2004-02-25 | 2006-04-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Space process to prevent the reverse tunneling in split gate flash |
| US7282410B2 (en) * | 2004-07-21 | 2007-10-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Flash memory process with high voltage LDMOS embedded |
| US7118968B2 (en) * | 2004-08-17 | 2006-10-10 | Macronix International Co., Ltd. | Method for manufacturing interpoly dielectric |
| KR100649321B1 (ko) * | 2004-12-30 | 2006-11-24 | 동부일렉트로닉스 주식회사 | 플래시 메모리 소자의 제조 방법 |
| WO2007023545A1 (ja) * | 2005-08-25 | 2007-03-01 | Spansion Llc | 冗長救済機能を備える記憶装置 |
| WO2007023544A1 (ja) * | 2005-08-25 | 2007-03-01 | Spansion Llc | 記憶装置、記憶装置の制御方法、および記憶制御装置の制御方法 |
| US7723262B2 (en) | 2005-11-21 | 2010-05-25 | Energ2, Llc | Activated carbon cryogels and related methods |
| CN101681722B (zh) * | 2006-11-15 | 2012-08-15 | EnerG2股份有限公司 | 双电层电容装置 |
| US8293818B2 (en) * | 2009-04-08 | 2012-10-23 | Energ2 Technologies, Inc. | Manufacturing methods for the production of carbon materials |
| WO2011003033A1 (en) * | 2009-07-01 | 2011-01-06 | Energ2, Inc. | Ultrapure synthetic carbon materials |
| CN102823037A (zh) * | 2009-12-11 | 2012-12-12 | 艾纳G2技术公司 | 含电化学改性剂的碳材料 |
| US8916296B2 (en) | 2010-03-12 | 2014-12-23 | Energ2 Technologies, Inc. | Mesoporous carbon materials comprising bifunctional catalysts |
| US8654507B2 (en) | 2010-09-30 | 2014-02-18 | Energ2 Technologies, Inc. | Enhanced packing of energy storage particles |
| CN103370756B (zh) | 2010-12-28 | 2018-05-11 | 巴斯福股份公司 | 包含增强的电化学特性的碳材料 |
| US20120262127A1 (en) | 2011-04-15 | 2012-10-18 | Energ2 Technologies, Inc. | Flow ultracapacitor |
| EP2715840B1 (en) | 2011-06-03 | 2015-05-27 | Basf Se | Carbon-lead blends for use in hybrid energy storage devices |
| US9409777B2 (en) | 2012-02-09 | 2016-08-09 | Basf Se | Preparation of polymeric resins and carbon materials |
| WO2014143213A1 (en) | 2013-03-14 | 2014-09-18 | Energ2 Technologies, Inc. | Composite carbon materials comprising lithium alloying electrochemical modifiers |
| US10195583B2 (en) | 2013-11-05 | 2019-02-05 | Group 14 Technologies, Inc. | Carbon-based compositions with highly efficient volumetric gas sorption |
| US10590277B2 (en) | 2014-03-14 | 2020-03-17 | Group14 Technologies, Inc. | Methods for sol-gel polymerization in absence of solvent and creation of tunable carbon structure from same |
| US10763501B2 (en) | 2015-08-14 | 2020-09-01 | Group14 Technologies, Inc. | Nano-featured porous silicon materials |
| JP7115976B2 (ja) | 2015-08-28 | 2022-08-09 | グループ１４・テクノロジーズ・インコーポレイテッド | リチウムの非常に耐久性のある挿入を有する新規な材料およびその製造方法 |
| CN110582823A (zh) | 2017-03-09 | 2019-12-17 | 14集团技术公司 | 含硅前体在多孔支架材料上的分解 |
| US11639292B2 (en) | 2020-08-18 | 2023-05-02 | Group14 Technologies, Inc. | Particulate composite materials |
| US11335903B2 (en) | 2020-08-18 | 2022-05-17 | Group14 Technologies, Inc. | Highly efficient manufacturing of silicon-carbon composites materials comprising ultra low z |
| US11174167B1 (en) | 2020-08-18 | 2021-11-16 | Group14 Technologies, Inc. | Silicon carbon composites comprising ultra low Z |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW365056B (en) * | 1997-10-13 | 1999-07-21 | United Microelectronics Corp | Flash memory cell structure with split-gate and manufacturing method thereof |
| US6277686B1 (en) * | 1999-07-06 | 2001-08-21 | Taiwan Semiconductor Manufacturing Company | PIP capacitor for split-gate flash process |
| US6420233B1 (en) * | 2001-01-19 | 2002-07-16 | Taiwan Semiconductor Manufacturing Company, Ltd | Split gate field effect transistor (FET) device employing non-linear polysilicon floating gate electrode dopant profile |
-
2001
- 2001-09-27 TW TW090123899A patent/TW504841B/zh not_active IP Right Cessation
-
2002
- 2002-05-15 US US10/147,236 patent/US6620689B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6620689B2 (en) | 2003-09-16 |
| US20030064564A1 (en) | 2003-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW504841B (en) | Manufacture method of memory cell of flash memory | |
| TWI696246B (zh) | 控制矽-氧化物-氮化物-氧化物-矽電晶體之阻擋氧化物厚度的方法、製造半導體裝置的方法、半導體裝置以及記憶體裝置 | |
| US7371669B2 (en) | Method of forming a gate of a semiconductor device | |
| TWI338336B (en) | Methods for forming semiconductor structures | |
| TW200522278A (en) | Method for manufacturing flash memory device | |
| TW550752B (en) | Method of improving gate activation by employing atomic oxygen enhanced oxidation | |
| KR102072181B1 (ko) | 비-휘발성 전하 트랩 메모리 디바이스들 및 로직 cmos 디바이스들의 집적 | |
| CN103066127B (zh) | 半导体器件及其方法 | |
| US7391081B2 (en) | Method for simultaneous fabrication of a nanocrystal and non-nanocrystal device | |
| US6143608A (en) | Barrier layer decreases nitrogen contamination of peripheral gate regions during tunnel oxide nitridation | |
| US6486032B1 (en) | Method for fabricating control gate and floating gate of a flash memory cell | |
| JP2007251079A (ja) | 半導体装置およびその製造方法 | |
| JP4898066B2 (ja) | フラッシュメモリセルの製造方法 | |
| CN104934324B (zh) | 一种半导体器件及其制造方法 | |
| TW201826352A (zh) | 整合氧化物－氮化物－氧化物堆疊構造到厚閘極氧化物互補式金屬氧化物半導體流程的方法 | |
| KR100482751B1 (ko) | 반도체 소자의 제조 방법 | |
| TWI389214B (zh) | 半導體裝置的製造方法 | |
| TWI245347B (en) | Method of fabricating a semiconductor structure | |
| JP2008244108A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR20030001786A (ko) | 반도체소자의 제조방법 | |
| JP2011176348A (ja) | 半導体装置 | |
| TWI786418B (zh) | 半導體結構及其製造方法 | |
| KR100665396B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| US6642116B2 (en) | Method for fabricating a split gate flash memory cell | |
| TWI231989B (en) | Method of fabricating a MOSFET device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MK4A | Expiration of patent term of an invention patent |