TW502333B - Method for fabricating semiconductor devices - Google Patents

Method for fabricating semiconductor devices Download PDF

Info

Publication number
TW502333B
TW502333B TW090113973A TW90113973A TW502333B TW 502333 B TW502333 B TW 502333B TW 090113973 A TW090113973 A TW 090113973A TW 90113973 A TW90113973 A TW 90113973A TW 502333 B TW502333 B TW 502333B
Authority
TW
Taiwan
Prior art keywords
seed layer
base member
plating
film
plating seed
Prior art date
Application number
TW090113973A
Other languages
English (en)
Inventor
Naoki Komai
Takeshi Nogami
Hideyuki Tiko
Mitsuru Taguchi
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Application granted granted Critical
Publication of TW502333B publication Critical patent/TW502333B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroplating Methods And Accessories (AREA)

Description

五、發明說明（1 發明背景 1 ·發明領域 2明有關-種製造半導體裝置之方法，尤其有關—種 k半導體裝置之方法，其中藉雙重全屬 層線路結構。 ㈣成多 2 ’相關技藝描述 鋁合金廣泛地被使用爲LSIS切路㈣。“，在近來 LSIs縮小尺寸及其操作加速之下，該種鋁合八 =確保：充分之性質(高可信度及低電阻係數)。解：此種
Si 在於電遷移阻力較綠合金線路優越且電 阻係數較低之銅線路，已被導用於部分半導體裝 +該鋼佈線程序中，認爲溝槽式佈線較爲"^爲鋼通 常較不易猎乾式姓刻加工。在溝槽式佈線時，於 氧切所製之絕緣薄膜中形成預定槽溝二由— 填佈線材料，之糊如化學機械峰川=== 除該佈線材料的多餘部分，以於該溝槽内形成線路。， 於溝槽式佈線方法—進行研究者—中充、 係包括電解電鍍方法、化學 Η 7 ””的万法 、織逆流…方法:積万法(以下簡稱爲⑽) A u 4、.且口万法、咼壓逆流方法、 法。其中，.最近製造半道俨劈W &1 及”，'电电鍍万 速率、薄膜开m 針對於薄膜形成 成成本、所得金屬薄膜之純度及黏著性“ 行無電電鍍方法。 f H而進 以下描述使用血雷當祐士 於該溝槽及連接孔中的;·;^’。將作爲佈線材料之鋼充填 502333 A7
於位在基件上的中間層絕緣薄膜中形成溝槽。於該中間 層絕緣薄膜上及於該溝槽之内表面上，藉濺鍍形成一障壁 層，一般包括30毫微米厚的氮化鋰（TaN)薄膜。障壁層係= 以防止銅擴散至由二氧切薄膜製得之中間層絕料膜中 其八，一般包括1 50耄微米厚之銅薄膜的電鍍種晶層係藉 濺鍍而形成於該電鍍種晶層上。該電鍍種晶層係作爲經： 連續電解電鍍幫助銅層生長的種晶層。 二 其次，於Μ電鍍種晶層表面上，藉電鍍生長鋼薄膜，以 无填該溝槽，以覆蓋該中間層絕緣薄膜，同時夹置以該产 壁層。 μ早 裝 訂
線 該銅膜位於中間層絕緣薄膜上的多餘部分被移除，以形 成線路。雖然該移除通常係採用CMP，但可另外採用_種 其中精電鍍形成之銅薄膜藉電解拋光進行回蝕的方法。該 電解拋光意指一種拋光方法，其巾金屬表面係於特定溶液 中於陽極側面上溶解，以得到光滑且具光澤之表面。傳統 採用電解拋光，主要用以去除鋁或不銹鋼之粗糙物及 提高表面光澤度，且用以預處理銅或銅合金的電鍍。 當該電解拋光方法使用於晶圓程.序中時，需使^極⑴與 預先形成於晶圓101上的電鍍種晶層1〇3接觸，同時夾置 障壁層102，如圖3A所示。某些情況下，亦需使用密封元. 件（例如〇形環）密封該晶圓101的外緣部分，以避免2接觸 之電極11 1與電解拋光流體1 2 1之間接觸。 然而，此種.情況使得在電解拋光完成之後，電鍍種晶層 1〇3殘留於未與該電解拋光流體（未示）接觸之部分^
502333 A7 B7 五、發明説明（ 被電極1 π所遮蓋或位於晶圓101之外緣部分上者，如圖3B 所示。此種殘留之電鍍種晶層103係該晶圓1〇1之外緣部分 上產生高値高度差的主因。 於後續程序步驟中形成絕緣薄膜104因爲殘留之種晶層 103的圖型邊緣而於該絕緣薄膜104之表面上形成高値階梯 部分S，如圖3C所示。此種情況需要另一個使該缒緣薄膜 10 4之表面平坦化的程序步.驟。移除該階梯度部分s的失敗 係後續形成於其上層之線路剝離的主因。 發明概述 如前文所述，晶圓範疇中殘留之金屬佈線材料導致各式 各樣之缺點，諸如線路間之短路及階梯部分覆蓋性變差。 因此’本發明之目的係提出一種用以解決前述問題的半 導體裝置製造方法。 本發明之一具體實例的第一種製造半導體裝置的方法係 包括以下步壤：於基件（例如晶圓）上形成一電鍍種晶層； 藉私鍍方法於该電鍍種晶層上，除該基件之外緣部分以外 的區域中’形成一電鍍薄膜；使用電解拋光方法拋光該電 鍵薄膜’同時拋光該電鍍種晶層；及選擇性地移除殘留於 該基件之外緣部分上的電鍍種晶層。 琢第一種製造半導體裝置之方法具有選擇性地移除殘留 方；#基件之外緣邵分上的電鍍種晶層之步驟，故該電鍍種 曰曰層絕對不會電解拋光之後殘留於該基件表面上與使用於 $電解抛光之電極接觸的部分中，而符合期望地縮小該基 件（平面内高度差。此種在電解拋光之後縮小平面内高度 :297公釐） 502333 A7 B7 五、發明説明（4 ) 差的方式及此種移除構成該佈線材料薄膜之電鍍薄膜及電 鍵種晶層之非必要部分的方式可成功的提高半導體裝置之 良率比例，·可免除在長晶之後藉CMP將絕緣薄膜平面化的 必要性，而降低製造成本。 本發明另一具體實例的第二種製造半導體裝置的方法係 包括以下步驟：於該基件上形成一電鍍種晶層；藉電鍍方 法’於該電鍍種晶層上，在除該基件外緣部分以外的區域 中，形成電鍍之薄膜；藉蝕刻移除位於該基件外緣部分上 的電鍍種晶層；及使用電解拋光方法拋光該電鍍之薄膜， 同時拋光該電鍍種晶層。 該第二種製造半導體裝置的方法具有藉蝕刻移除位於該 基件之外緣部分上的電鍍種晶層的步驟，使得該電鍍種晶 層始終不會在電解拋光之後殘留於該基件的表面上，符合 期望地縮小該基件之平面内高度差。此種在電解拋光之後 、，宿小平面内问度差的方式及此種移除構成該佈線材料薄膜 之電鍍薄膜及電鍍種晶層之非必要部分的方式可成功的提 高半導體裝置之良率比例，可免除在長晶之後藉CMp將絕 緣薄膜平面化的必要性，因而降低製造成本。 圖式簡單說明 參照附圖.，由以下本發明較佳例示具體實例的插述可進 -步明瞭本發明之前述及其他目的、特色及優點，其中： 圖1A至1F係爲部分剖面圖，出示本發明第一種製造半導 月豆I置之方法的具體實例中之程序步驟； 圖2 A 土 2F係#分剖面圖，出示本發明第二種製造半導體
502333 五 、發明說明（5 A7 B7 裝置之方法的具體實例中之程序步驟：且 圖从至3C係爲出π相關技藝中之問題的部分剖面圖。 較佳具體實例描述 以下參照圖1Α至1F說明本發明第一種製造半導髀牡詈 之方法的具體實例’該圖係爲出示其程序步驟：：：： 面圖。 雖未出示，但將預定裝置製造於一基材（例如半道邮基 内’之後於其上層形成中間層絕緣薄膜。於其上 ·=如形成在預定位置上具有開口的光阻圖型，而該中間層 絕緣薄膜隨後使用該光阻圖型作爲蝕刻罩幕而進行蚀刻， 以形成佈線溝槽。隨之移除該光阻圖型。 其次，如圖1Α所示，一般包括氮化鎢薄膜之障壁層以係 藉例如CVD方法形成於該經處理基件丨丨上。該氮化鎢薄膜 之形成一般可使用7Τ氟化鎢（WF6)、氮（ν2)及氫（η2)之混合 氣體作爲來源氣體，該來源氣體之流速條件係爲〇 25毫升/ 分鐘，而薄膜生成溫度係300至40CTC。 其次’用以於電鍍中幫助長晶之電鍍種晶層22係使用藉 物理氣相沉積（PVD)方法諸如濺鍍生成之銅薄膜形成。該銅 薄膜之生長一般可採用氬（Ar)作爲程序氣體，其條件係爲濺 鍍裝置之DC能量係爲12仟瓦，程序氣體流速係爲50厘米3/ 分鐘，薄膜生長氛圍之壓力係爲0.2帕司卡，而薄膜生長溫 度係爲100°C。 其次，如圖1B所示，藉電鍍於該電鍍種晶層22上沉積 厚度一般爲1 · 0微米之銅薄膜，以形成完全充填前述佈線 本紙張尺度適用中國國家標準(CNS) A4规格(210X297公釐) 502333 A7 ____B7 五、發明説明（6 ) 溝才曰（未示）之電鍍層23。該電鍍種晶層22及電鍍之薄膜23 現在一起構成一佈線材料薄膜24。該電鍍係於在基件丨丨側 面上具有凹陷之帽罩41與該基件1丨之間保持電鍍流體5丨的 情況下進行。於此種結構之下，密封元件（例如〇形環）42係 提供於該基件Π之外緣部分與該帽罩41之外緣之間，以避 免該電鍍流體5 1向著該基件Π之後表面洩漏，並保持陰極 3 1遠離該電鍍流體5 1。該陰極3 1係與該電鍍種晶層22接觸 。因爲該基件11與進料電鍍流體5 1之間隔係使用帽罩4丨及 密封元件42密封，故保留於該基件11與該帽罩41之間的電 鍍泥體5 1不會向外洩漏。因此，所電鏡之薄膜23僅生長於 位於該密封元件42内側之區域中。 該電鍍一般可採用硫酸銅-鹼電鍍流體作爲電鍍流體，其 條件係爲電鍍電流2.83埃，長晶速率係爲4·5分鐘每1微米薄 膜生長，及18°C之流體溫度。 其次，如圖1C所示，佈線材料薄轉24(參照圖1B)係進行 電解拋光，同時提供電解拋光流體61於介於該基件丨丨與該 中目罩43間之間隔内’以僅於該佈線溝槽（未示）中留下該佈線 材料薄膜24，因而完成該溝槽佈線（未示）。該電解拋光係在 使電解拋光流體6 1保持介於在基件丨丨之側面上具有凹陷之 帽罩43與該基件11之間的條件下進行。於該結構下，密封 元件（例如Ο形環）44提供於該基件11之外緣部分與該帽罩43 足外緣之間，以避免該電解拋光流體6丨向著該基件丨丨之後 表面戍漏，並保持陰極32遠離該電解拋光流體61。該陰極 3 2係轉黾鍵種晶層2 2接觸。因爲位於該基件11上進料該電 -9 - 本紙張尺度適财@ @家標準(CNS) A4規格(21GX 297公董） —-- 502333 A7 _ __B7__ 五、發明説明（7 ) 解拋光流體6 1之間隔係使用帽罩43及密封元件44密封，故 保留於該基件1 1與該帽罩43之間的電解拋光流體6 1不會向 外洩漏。因·此，僅拋光位於該密封元件44内側之區域中的 佈線材料薄膜24(參照圖1B)。該電鍍種晶層22位於該密封 元件44外側之部分（參照圖1C)於該基件丨丨上保持未拋光， 如圖1D所示。現在已知該帽罩43及該密封元件44可爲供電 鍍使用者。 該電解拋光一般可採用磷酸（比重=1.6)溶液作爲拋光流體 ’其條件係電流密度5至20A/dm2，且拋光溫度係1 5至25°C。 該種電解拋光中，當位於該範疇中之佈線材料薄膜24被耗 盡時，電流開始流經電導係數低於銅薄膜之障壁層2 1，故 該佈線材料薄膜24可保持其電導係數高於邊緣部分，使得 該佈線材料薄膜24可輕易地被蚀刻。因此，可幾乎完全且 均勻地移除位於該範疇中的佈線材料薄膜24。 其次’殘留於該基件11之外緣部分上的電鍍種晶層22係 藉著選擇性地提供銅所使用之蚀刻流體而移除。 氯化鐵蚀刻溶液一般可作爲供銅使用之蝕刻流體，其含 有340至380克/升之氣化鐵（此情況下例如“ο克/升）及5至6〇 毫升鹽fe (此情 >兄下例如3 0毫升）。該钱刻流體之溫度可爲$ 〇 至70°C。此實施例中，採用50°c之溫度。 亦可使用氯化鋼溶液，其可含有50至200克/升之氣化鋼（此 情況下爲例如100克/升），2至50毫升之鹽酸（此情況下例如 10毫升），及5至70克/升之氣化鉀(此情況下例如扣克/升）。 該触刻流體之溫度可爲20至70X：。此實施例中，採用5(rc
A7
之溫度。 不可使用鹼虱蝕刻溶液作爲蝕刻溶液，其可含有川至2⑽ 升之氫氧化銨（此情況下例如⑽克/升），5q至Μ。克/升之 =化銨(此情況下例如80克/升)’ 5。至2〇。克/升之氯化銨(此 3況下例如12G克/升），5()至_克/升之錢氫铵（此情況下 例如120克/升）’及50至200克/升之硝酸銨（此情況下例如 120克/升）。㈣流體之溫度可爲2Q至赃。此實施例中， 採用50°c之溫度。 ' 亦可使用過氧化氫與氫氟酸之混合溶液。此實施例採用i 至3分鐘之蝕刻時間。 此種万法所得之結果，障壁層21係保留於基材"之範田壽 中，如圖1Ε所示。 其次，藉例如旋轉清潔使用㈣化氯水溶液移除在移除 佈線材料薄膜24之㈣曝露之障壁層21。使得該基件ih〇 圖IF所示般地曝露，得到溝槽式料，其中佈線溝槽充填 佈線材料薄膜24，唯未出示。 、由氮化鐫所製得之障壁層21的移除可採用過氧化氮水溶 液作爲淋洗流體，其條件設定於淋洗時間⑴分鐘，而淋 洗流體溫度爲1 5至4 0 °C。 第-種製造半導體裝置之方法具有選擇性地移除殘留於 該基件11之外緣部分上的佈線材料薄膜24之步驟，使得在 電解拋光之後，電鍍種晶層22始終不殘留於該基件u之表 面上，與使用於該電解拋光中之電極接觸的部分中，符合 期望地縮小該基件11的平面内高度差。此種在電解抛光之 -11 - G張尺度適财國目家標準(CNg) A4規格(21G x 297公董5——-- 後縮小平面内高度差的方 2 4之非c/ i、 種移除該佈線材料薄膜 取非必要邵分的方式可成 $ 存挺 比例。 、乂同半導體裝置之良率 其次，以下參照圖2A至的兑 奘冒> 士、+· α 以乃罘一種製造半導體 私置 < 万法的具體實例， 亨 面圖。 ϋ係馬出不程序步驟之部分剖 興第 美姑種方法的具體實例相同;也，雖未出示，但可於- 基材中氣造預定之裝置， 、 而&其上層形成中間層絕緣薄膜 奴^孩中間層絕緣薄膜中形成佈線溝槽。 其’入’如圖2 Α所示，血來昭岡〗Λ、 昨 、 ” > 知圖1Α所述之方法相同地，該 罘種Ρ早壁層21 —般包括—氮化㈣膜，藉如cvd方法形 成於該經處理基件11上。用以電鍍”助長得之電鍵種晶 層22係使用藉由物理氣相沉積（pVD)方法諸如錢生長之鋼 薄膜形成。 其次，如圖2B所示，與參照圖1B所述之方法相同地， 一般具有1.0微米厚度的銅薄膜藉電鍍沉積於該電鍍種晶 層22上，以形成完全充填前述佈線溝槽（未示）的電鍍層^ 。琢電鍍種晶層22及所電鍍之薄膜23現在一起構成該佈 線材料薄膜2 4。在該電鍍泥體5 1保持於在該基件1 1之側 面上具有凹陷之帽罩4 1與該基件1 1之間的情況下進行電 鍍。於此種結構下，密封元件（例如〇形環）4 2提供於該基 件1 1之外緣部分與該帽罩4 1之外緣之間，以避免該電鍍 >瓦體5 1向著該基件1 1之後表面戌漏，並保持陰極3 1遠離 該電鍍流體5 1。因爲位於該基件1 1上進料該電鍍流體5 i -12- 本紙張尺度適用中國國家標準(CNS) A4规格(210X 297公釐) A7 B7 五、發明説明（10 ) 〈間隔係由帽罩41及密封元件42所密封，故保留於該基 件1 1與咸巾目罩41之間的電鍍流體5 1不會向外洩漏。因此 ，所電鍍之薄膜23僅於位㈣密封元件42内側 生長。 其次，如圖2C所示，該電鍍種晶層22曝露於位在該基件 上之外緣部分中的部分（參照圖2B)係藉著選擇性地施加 ^法蝕刻該障壁層21的蝕刻流體而移除。市售蝕刻流體之
實例係包括氯化鐵蝕刻流體、氯化銅蝕刻流體、及鹼氨蝕 刻流體。 :'入，如圖2D所示，與圖1C所述之方法相同地，該佈線 材料薄膜24係進行電解拋光，以僅於佈線溝槽（未示）中保留 泫佈、’泉材料薄膜24，因而完成溝槽佈線（未示）。該電解拋光 係於該電解拋光流體6 1保留於在基件1 1之側面上具有凹陷 (巾目罩43與該基件丨丨之間的情況下進行。於此結構下，該 密封元件（例如〇形環）44係提供於該基件丨丨之外側邊緣部分 與帽罩43之外緣之間，以避免電解拋光流體61向著該基件 1 1之後表面洩漏，且保持陰極3 2遠離該電解拋光流體6 1。 々陰極3 2係接觸於該障壁層2 1。因爲位於該基件1 1上進料 該電解抛光流體6丨之間隔係由帽罩43及密封元件44所密封 ’故保留於該基件丨丨與該帽罩43之間的電解拋光流體61不 會向外洩漏。因此，拋光位於該密封元件44内側之佈線材 料薄膜24。 該電解拋光一般可採用磷酸（比重=丨·6)溶液作爲拋光 流體，其條件係電流密度5至20A/dm2，拋光溫度15至25 -13 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 502333 A7
、中，當位於該範疇中之佈線材料薄膜24 7 -時’電流開始流經電導係數低於銅薄膜之障壁層 故該佈線材料薄膜24可保持其電導係數高於邊二: 分，使得該佈線材料薄膜24可輕易地被蝕刻。因此，可 幾乎元全且均勻地移除位於該範疇中的佈線材料薄膜Μ 。現在應已發現該帽罩43及密封元件44可爲電鍍所使用 者0 歷經該程序之結果，障壁層21保留於該基件丨丨上的範疇 中，如圖2Ε所示。 其次，在移除該佈線材料薄膜24之後所曝露之障壁層η 係藉由例如旋轉清潔法使用過氧化氫水溶液移除。使得該 基件11如同圖2F所示般地曝露，並得到充填該佈線材料薄 膜的溝槽佈線。 由氮化鎢所製得之障壁層2 1之移除可採用過氧化氫水溶 液作馬淋洗流體，其條件係爲淋洗吟間丨至3分鐘，而淋洗 流體之溫度係爲1 5至40°C。 第二種製造半導體裝置之方法具有選擇性地蝕刻去除 該電鍍種晶層22曝露於基件丨丨之外緣部分中的部分之步 驟，故该電鍍種晶層2 2在電解拋光之後，始終不會殘留 於基件1 1之表面上，符合期望地縮小該基件丨丨之平面内 高度差。此種在電解拋光之後縮小平面内高度差的方式 及此種移除構成該佈線材料薄膜24之電鍍薄膜23及電鍍 種晶層22之非必要部分的方式可成功的提高半導體裝置 之良率比例。 -14 - 本紙張尺度適用中國國家標準(CNS) A4规格(210 X 297公|) 裝 訂
線 502333 第090113973號專利申請案 中文說明書修正頁（91年6月） 五、發明説明（12 ) 雖已針對較佳型式於特定特異程度下描述本發明，但 其可顯然可有許多變化及改變。因此， 已知除所詳細描 述者之外，本發明可在不偏離其範圍及精神的情況下進 行。 圖式元件符號說明 11基件 51電鍍流體 21障壁層 61電解撾光流體 22電鍍種晶層 101晶圓 23電鍍層 102障壁層 24佈線材料薄膜 103電鍍種晶層 31陰極 104絕緣薄膜 32陰極 111電極 41帽罩 121電解据光流體 42密封元件 131帽罩 43帽罩 S 階梯度部分 44密封元件 -15- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)

Claims (1)

  1. 502333 A8 B8 C8 D8 --—------一 · " '^〜 六、申請專利範圍 1 · 一種製造半導體裝置之方法，包括以下步驟： 於基件上形成一電鍍種晶層： 藉電鍍方法於該電鍍種晶層上，除該基件之外緣部分以 外的區域中，形成一電鍍薄膜； 使用電解拋光方法拋光該電鍍薄膜，同時拋光該電鍍種 曰曰層，及 選擇性地移除殘留於該基件之外緣部分上的電鍍種晶 層。 2·如申請專利範圍第1項之製造半導體裝置的方法，其中： 該電鍍之薄膜係經由該電鍍方法藉著施加一電鍍流體 於該電鍍種晶層上而形成，此同時將密封元件壓於其 表面上’以阻止該電鍍流體向外流入該基件之外側邊 緣部分。 3 .如申請專利範圍第1項之製造半導體裝置的方法，其中： 該電鍍之薄膜係與底層電鍍種晶層同時經由該電解拋光 方法拋光，此同時將該一密封元件壓於該電鍍種晶層之 表面上，以阻止該電解拋光流體向外流入該基件之外側 邊緣部分中。 4·如申請專利範圍第1項之製造半導體裝置的方法，其中： 該基件係具有其中形成有凹陷之絕緣薄膜， 該電鍍種晶層係形成於該凹陷之内表面上，同時夾置有 一障壁層，且 該電鍍之薄膜係藉該電鍍方法形成，以充填該凹陷。 5 ·如申請專利範圍第4項之製造半導體裝置的方法，其中： -16- 本紙張尺度適用㈣目家鮮(CNS)A4規格(½ X 297公釐） f請先閱讀背面之注音？事項再填寫本頁) a ΗΜΜ MM MM MW WH· MMW 訂--------- %· 經濟部智慧財產局員工消費合作社印製 ^02333 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 該凹陷係包括一佈線溝槽，或一佈線溝槽與開口位於其· 底邵之連接孔的組合。 6. 一種製造半導體裝置之方法，包括以下步驟： 於該基件上形成一電鍍種晶層； 藉電鍍方法，於該電鍍種晶層上，在除該基件外緣部分 以外的區域中，形成電鍍之薄膜； 藉蝕刻移除位於該基件外側邊緣部分上的電鍍種晶層； 及 使用笔％拋光方法拋光該電鍍之薄膜，同時拋光該電鍍 種晶層。 7·如申請專利範圍第6項之製造半導體裝置的方法，其中： 該電鍍之薄膜係經由該電鍍方法藉著施加一電鍍流體於 遠電鍍種晶層上而形成，此同時將密封元件壓於其表 面上’以阻止該電鍍流體向外流入該基件之外側邊緣 部分。 8. 如申請專利範圍第6項之製造半導體裝置的方法，其中： 該電鍍之薄膜係與底層電鍍種晶層同時經由該電解拋光 方法拋光，此同時將該一密封元件壓於該電鍍種晶層之 表面上，以阻止該電解拋光流體向外流入該基件之外側 邊緣部分中。 9. 如申請專利範圍第6項之製造半導體裝置的方法，其中·· 該基件係具有其中形成有凹陷之絕緣薄膜， 該電鍍種晶層係形成於該凹陷之内表面上，同時夾置有 一障壁層，且 (請先閱讀背面之注意事項再填寫本頁) -裝 訂·-------- %- -17- 本紙張尺度適用中國國家標準(CNS)A4規格（210 X 297公釐"7 502333 A8B8C8D8 底部之連接孔的組合 11 六、申請專利範圍 该私鍍〈薄膜係藉該電鍍方法形成，以充遁該凹陷。 …如申請專利範圍第9項之製造半導體裝置的方法，其中： ^凹陷係包括—佈線溝槽，或-佈線溝槽與開口位於其 -種製造半導體裝置之方法，包括以下步驟： 於一基件上形成一電鍍種晶層； 於認電鍍種晶層上位於該基件表面區域之部分中兩 鍍之薄膜； ％ 拋光該電鍍之薄膜，同時拋光該電鍍種晶層；及 選擇性地移除殘留於該基件經拋光區域之外側區域上的 電鍍種晶層。 12 · —種製造半導體裝置之方法，包括以下步驟： 於一基件上形成一電鍍種晶層； 於该電鍍種晶層上位於該基件表面區域之部分中形成電 鍍之薄膜； 移除位於該基件經電鍍區域之外側區域上的電鍍種晶層 ;及 拋光該電鍍之薄膜，同時拋光該電鍍種晶層。 丨丨 丨—丨·裝--------訂.丨丨I丨丨丨丨_ (請先閱讀背面之注音？事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -18- M氏張尺度適用中國國家標準（CNS)A4規格（210 x 297公餐）
TW090113973A 2000-06-13 2001-06-08 Method for fabricating semiconductor devices TW502333B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000176216A JP4055334B2 (ja) 2000-06-13 2000-06-13 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW502333B true TW502333B (en) 2002-09-11

Family

ID=18677959

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090113973A TW502333B (en) 2000-06-13 2001-06-08 Method for fabricating semiconductor devices

Country Status (4)

Country Link
US (1) US6602787B2 (zh)
JP (1) JP4055334B2 (zh)
KR (1) KR100815829B1 (zh)
TW (1) TW502333B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4644926B2 (ja) * 2000-10-13 2011-03-09 ソニー株式会社 半導体製造装置および半導体装置の製造方法
JP2003179242A (ja) * 2001-12-12 2003-06-27 National Institute Of Advanced Industrial & Technology 金属酸化物半導体薄膜及びその製法
JP2003326419A (ja) * 2002-05-09 2003-11-18 Sony Corp めっき方法、めっき装置、及び研磨方法、研磨装置、並びに半導体装置の製造方法
JP4086567B2 (ja) * 2002-07-10 2008-05-14 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
TW200423247A (en) * 2002-10-25 2004-11-01 Intersurface Dynamics Method for using additives in the caustic etching of silicon for obtaining improved surface characteristics
US7735451B2 (en) * 2002-11-15 2010-06-15 Ebara Corporation Substrate processing method and apparatus
US7528065B2 (en) * 2006-01-17 2009-05-05 International Business Machines Corporation Structure and method for MOSFET gate electrode landing pad

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6268289B1 (en) * 1998-05-18 2001-07-31 Motorola Inc. Method for protecting the edge exclusion of a semiconductor wafer from copper plating through use of an edge exclusion masking layer
KR19990086371A (ko) * 1998-05-27 1999-12-15 윤종용 반도체 장치를 제조하기 위한 폴리싱 공정
JP2000064083A (ja) * 1998-08-24 2000-02-29 Sony Corp 電解処理方法、電解液および半導体装置の製造方法
US6056864A (en) * 1998-10-13 2000-05-02 Advanced Micro Devices, Inc. Electropolishing copper film to enhance CMP throughput
US6423636B1 (en) * 1999-11-19 2002-07-23 Applied Materials, Inc. Process sequence for improved seed layer productivity and achieving 3mm edge exclusion for a copper metalization process on semiconductor wafer

Also Published As

Publication number Publication date
JP4055334B2 (ja) 2008-03-05
JP2001358092A (ja) 2001-12-26
KR20010112653A (ko) 2001-12-20
KR100815829B1 (ko) 2008-03-24
US20020068438A1 (en) 2002-06-06
US6602787B2 (en) 2003-08-05

Similar Documents

Publication Publication Date Title
TWI339422B (en) Selective capping of copper wiring
TW445585B (en) Interconnection structure and fabrication process therefor
US20030116439A1 (en) Method for forming encapsulated metal interconnect structures in semiconductor integrated circuit devices
US8227335B2 (en) Forming a copper diffusion barrier
US6420258B1 (en) Selective growth of copper for advanced metallization
JP3116897B2 (ja) 微細配線形成方法
KR100829732B1 (ko) 반도체 장치 제조 방법
US6153522A (en) Semiconductor device manufacturing method
JP2012191226A (ja) 銅結線のシード層の処理方法および処理装置
JP2001144181A (ja) メッキを用いた金属配線形成方法及びそれにより製造された半導体素子
US20040035709A1 (en) Methods for repairing defects on a semiconductor substrate
TW201000685A (en) Electrodeposition composition and method for coating a semiconductor substrate using the said composition
JP3329696B2 (ja) 半導体装置の製造方法
TW502333B (en) Method for fabricating semiconductor devices
KR100859899B1 (ko) 반도체 기판상의 구리 막을 연마하는 전기 화학적 방법
JP2013524019A (ja) ミクロスケール構造中でのシード層堆積
TW200535987A (en) Reverse-tone mask method for post-cmp elimination of copper overburden humps
TW559992B (en) Selective tungsten stud as copper diffusion barrier to silicon contact
US20030109133A1 (en) Process for fabricating an electronic component incorporating an inductive microcomponent
JP2000294518A (ja) 半導体装置の製造方法
JP2001338927A (ja) 半導体装置の製造方法
JP3441374B2 (ja) 成膜方法
US7597787B2 (en) Methods and apparatuses for electrochemical deposition
JP2000315663A (ja) 半導体装置の製造方法及び半導体製造装置
US20080213995A1 (en) Ultrasonic electropolishing of conductive material

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees