KR19990086371A - 반도체 장치를 제조하기 위한 폴리싱 공정 - Google Patents

반도체 장치를 제조하기 위한 폴리싱 공정 Download PDF

Info

Publication number
KR19990086371A
KR19990086371A KR1019980019317A KR19980019317A KR19990086371A KR 19990086371 A KR19990086371 A KR 19990086371A KR 1019980019317 A KR1019980019317 A KR 1019980019317A KR 19980019317 A KR19980019317 A KR 19980019317A KR 19990086371 A KR19990086371 A KR 19990086371A
Authority
KR
South Korea
Prior art keywords
polishing
wafer
electrolyte solution
metal
semiconductor device
Prior art date
Application number
KR1019980019317A
Other languages
English (en)
Inventor
한자형
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980019317A priority Critical patent/KR19990086371A/ko
Publication of KR19990086371A publication Critical patent/KR19990086371A/ko

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은 반도체 장치를 제조하기 위한 연마 공정에 관한 것이다. 본 발명에 따르면, 통상적인 CMP 공정 전에 전해질 용액을 이용한 전해 연마를 실시하여 텅스텐등의 금속막을 제거한다. 상기 전해 연마는 웨이퍼와 전해질 용액이 닿은 부분 전체에서 이루어지므로 웨이퍼의 표면 균일성을 향상시킬 수 있게 되며, CMP 공정시간을 감소시킴으로써 피팅이 발생되는 문제가 해소된다. 또한 CMP 공정에서는 텅스텐을 제거하기 위한 슬러리 대신 베리어 금속을 제거하기 위한 슬러리를 사용하게 되므로, 피팅이 발생되는 문제가 해소되는 효과가 있다.

Description

반도체 장치를 제조하기 위한 폴리싱 공정
본 발명은 반도체 제조 장치에 관한 것으로, 특히 폴리싱 공정에 관한 것이다.
반도체 소자의 집적도가 증가하면서 다층 배선 공정이 실용화됨에 따라, 포토리소그래피 공정의 마진을 확보하고 배선 길이를 최소화하기 위하여 칩(chip) 상부의 물질층에 대한 글로벌 평탄화(global planarization) 기술이 요구되고 있다. 현재, 하부 구조물을 평탄화시키기 위한 방법으로는 보론-인-실리케이트 글라스(boro-phospho-silicate glass; BPSG) 리플로우(reflow), 알루미늄(Al) 플로우, 스핀-온 글라스(spin-on glass; SOG) 에치백(etch-back), 화학 물리적 연마(CMP) 공정 등이 사용되고 있다.
이 중에서 화학 기계적 연마(chemical mechanical polishing : 이하 CMP 라 칭함) 공정은, 웨이퍼를 연마하기 위한 연마제인 슬러리(slurry) 용액 내의 화학적 성분 및 웨이퍼를 연마하는 패드와 연마제의 물리적 성분에 의하여 칩의 표면을 화학 물리적으로 연마하여 평탄화를 실시하는 방법으로서, 리플로우 공정이나 에치백 공정으로 달성할 수 없는 넓은 공간 영역의 글로벌 평탄화 및 저온 평탄화를 달성할 수 있다는 장점 때문에 차세대 반도체 소자에서 유력한 평탄화 기술로 대두되고 있다.
그러나 상기한 CMP 공정에 있어서, 일반적인 금속, 예컨대 텅스텐 또는 알루미늄과 같은 금속에 대한 CMP 공정시에, 기계적인 연마가 많은 작용을 하여 연마시에 불균일성을 필연적으로 유발하게 된다. 이러한 불균일성은 특히 연마되는 금속의 양이 많을수록 피팅등의 문제점을 야기하게 된다. 즉, 불균일성이 크면 클수록, 또한 연마시 제거해야 하는 금속이 두꺼울수록 연마시에 노출되는 산화막과 연마제와의 기계적인 충돌 기회가 많아져 산화막에 피팅등을 유발하게 된다. 또한 먼저 노출되는 산화막의 소모량도 많아져 부식(erosion)특성이 나빠지는 문제점을 가지고 있다.
따라서 본 발명의 목적은, 상기한 종래의 문제점을 해소할 수 있는 개선된 연마공정을 제공함에 있다.
본 발명의 다른 목적은, 피팅 발생을 최소화할 수 있는 개선된 연마공정을 제공함에 있다.
본 발명의 또 다른 목적은, 물질막의 균일성을 향상시킬 수 있는 개선된 연마공정을 제공함에 있다.
상기 목적들을 달성하기 위하여 본 발명에서는, 반도체 장치를 제조하기 위하여 웨이퍼상에 형성된 금속 및/또는 절연물질막을 연마하여 평탄화하는 방법에 있어서; 화학 기계적 연마에 소요되는 시간을 단축하기 위하여, 화학 기계적 연마 공정의 수행전에 상기 금속물질막을 전해시켜 연마하는 것을 특징으로 하는 방법을 제공한다.
또한 상기 목적들을 달성하기 위하여 본 발명에서는, 반도체 장치를 제조하기 위한 폴리싱 공정에 있어서: 웨이퍼 상의 제거하고자 하는 주된 금속물질막을 해리시킬 수 있는 전해질 용액을 이용하여 상기 금속물질막을 전체적으로 제거하는 전기화학적 연마 단계와; 상기 금속물질막을 제거한 후, 상기 웨이퍼 상에 잔존하는 나머지 불순물을 제거하기 위한 화학 기계적 연마 단계를 가짐을 특징으로 하는 폴리싱 공정을 제공한다.
또한 상기 목적들을 달성하기 위하여 본 발명에서는, 반도체 장치를 제조하기 위하여 웨이퍼상에 형성된 금속 및/또는 절연물질막을 연마하여 평탄화하기 위한 전기화학적 연마 장치에 있어서: 전해질 용액과; 상기 전해질 용액에 적절한 금속 양이온을 공급하는 양극이 구비되어 있는 전류공급장치를 포함함을 특징으로 하는 장치를 제공한다.
도 1은 본 발명의 실시예에 따른 폴리싱 공정을 설명하기 위해 사용되는 전해 연마장치의 단면도
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명하고자 한다.
도 1은 본 발명의 실시예에 따른 폴리싱 공정을 설명하기 위해 사용되는 전해 연마장치의 단면도이다. 도면을 참조하면, 상기 전해연마 장치는 웨이퍼 100에 부착되어 있는 불순물을 제거하기 위한 전해질 용액 102, 상기 웨이퍼 100을 들어올리기 위한 척(손잡이) 104 및 상기 전해질 용액에 전류를 공급하기 위한 양극 204, 음극 206, 전지 208로 구성된 전류발생장치로 이루어져 있다. 이때, 상기 양극 204는 웨이퍼 100의 제거하고자 하는 불순물에 적합한 양이온이 발생되는 금속막을 사용한다. 이때, 상기 웨이퍼 100는 상기 전해질 용액 200과 표면이 닿도록 하는 것이 바람직하며, 상기 웨이퍼 100과 전해질 용액 200이 닿은 부분에서는 전해질 용액 200내의 이온들에 의해 웨이퍼 100에 부착되어 있던 불순물들이 해리되어 제거되는데, 전해질 용액 200에 가해지는 전류의 양을 조절함으로써 연마속도를 조절할 수 있다. 또한 연마는 상기 웨이퍼 100와 전해질 용액이 닿은 전체 표면에서 동일한 속도로 이루어지므로 웨이퍼 100의 균일성을 향상시킬 수 있게 된다.
계속해서 연마가 진행되면서, 금속 연마가 거의 완료되어 베리어 메탈이나 산화막이 드러나는 시점이 되면 해리되는 금속의 면적이 줄어들게 되며 따라서 해리되는 금속이온의 양이 적어져 흐르는 전류의 양이 적어지게 될 것이다. 이때 흐르는 전류의 양을 검출하여 연마 정도를 알 수 있으며, 이를 이용한 EPD가 가능하다. 또한 상기 전해질 용액 200을 이용하는 연마방법은 기계적인 작용이 아닌 전기화학적인 방법이므로 매우 우수할 것이다.
상기 전해 연마가 완료되면, 웨이퍼 100에 잔유하는 베리어 금속등은 통상적인 CMP 공정을 통하여 제거한다.
이와 같이 반도체 장치를 제조하기 위한 연마 공정에 있어서, 통상적인 CMP 공정을 실시하게 전에 전해질 용액 200을 이용한 전해 연마 공정을 실시하게 되면, CMP 공정을 통해 제거되어야 할 텅스텐등의 금속이 이미 제거되므로 CMP 공정 시간을 현저히 감소시킬 수 있게 된다. 그 결과, CMP 공정시 웨이퍼 상에 존재하는 연마된 금속의 양이 줄어들게 되므로 피팅의 발생이 저하된다. 또한 CMP 공정시 공급되는 슬러리의 종류를 종래의 텅스텐 제거를 위한 슬러리 대신 베리어 금속을 제거하기 위한 슬러리를 사용하게 되므로 종래의 텅스텐과 비트라인 메탈간의 낮은 식각선택비로 인한 피팅의 디텍을 방지할 수 있게 된다.
상술한 바와 같이 본발명에 의하면, 통상적인 CMP 공정 전에 전해질 용액을 이용한 전해 연마를 실시하여 텅스텐등의 금속막을 제거한다. 상기 전해 연마는 웨이퍼와 전해질 용액이 닿은 부분 전체에서 이루어지므로 웨이퍼의 표면 균일성을 향상시킬 수 있게 되며, CMP 공정시간을 감소시킴으로써 피팅이 발생되는 문제가 해소된다. 또한 CMP 공정에서는 텅스텐을 제거하기 위한 슬러리 대신 베리어 금속을 제거하기 위한 슬러리를 사용하게 되므로, 피팅이 발생되는 문제가 해소되는 효과가 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (5)

  1. 반도체 장치를 제조하기 위하여 웨이퍼상에 형성된 금속 및/또는 절연물질막을 연마하여 평탄화하는 방법에 있어서:
    화학 기계적 연마에 소요되는 시간을 단축하기 위하여, 화학 기계적 연마 공정의 수행전에 상기 금속물질막을 전해시켜 연마하는 것을 특징으로 하는 방법.
  2. 제 1항에 있어서, 상기 금속물질막은 전해질 용액으로 전해시켜 연마하는 것을 특징으로 하는 방법.
  3. 반도체 장치를 제조하기 위한 폴리싱 공정에 있어서:
    웨이퍼 상의 제거하고자 하는 주된 금속물질막을 해리시킬 수 있는 전해질 용액을 이용하여 상기 금속물질막을 전체적으로 제거하는 전기화학적 연마 단계와;
    상기 금속물질막을 제거한 후, 상기 웨이퍼 상에 잔존하는 나머지 불순물을 제거하기 위한 화학 기계적 연마 단계를 가짐을 특징으로 하는 폴리싱 공정.
  4. 제 3항에 있어서, 상기 전기화학적 연마시 상기 전해질 용액의 표면에 상기 웨이퍼를 접촉시킴을 특징으로 하는 공정.
  5. 반도체 장치를 제조하기 위하여 웨이퍼상에 형성된 금속 및/또는 절연물질막을 연마하여 평탄화하기 위한 전기화학적 연마 장치에 있어서:
    전해질 용액과;
    상기 전해질 용액에 적절한 금속 양이온을 공급하는 양극이 구비되어 있는 전류공급장치를 포함함을 특징으로 하는 장치.
KR1019980019317A 1998-05-27 1998-05-27 반도체 장치를 제조하기 위한 폴리싱 공정 KR19990086371A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980019317A KR19990086371A (ko) 1998-05-27 1998-05-27 반도체 장치를 제조하기 위한 폴리싱 공정

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980019317A KR19990086371A (ko) 1998-05-27 1998-05-27 반도체 장치를 제조하기 위한 폴리싱 공정

Publications (1)

Publication Number Publication Date
KR19990086371A true KR19990086371A (ko) 1999-12-15

Family

ID=65899853

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980019317A KR19990086371A (ko) 1998-05-27 1998-05-27 반도체 장치를 제조하기 위한 폴리싱 공정

Country Status (1)

Country Link
KR (1) KR19990086371A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100815829B1 (ko) * 2000-06-13 2008-03-24 소니 가부시끼 가이샤 반도체 디바이스의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100815829B1 (ko) * 2000-06-13 2008-03-24 소니 가부시끼 가이샤 반도체 디바이스의 제조 방법

Similar Documents

Publication Publication Date Title
JP2893012B2 (ja) ワークピースを平坦化する方法および装置
US5807165A (en) Method of electrochemical mechanical planarization
US6368190B1 (en) Electrochemical mechanical planarization apparatus and method
US6709565B2 (en) Method and apparatus for uniform electropolishing of damascene ic structures by selective agitation
US6863797B2 (en) Electrolyte with good planarization capability, high removal rate and smooth surface finish for electrochemically controlled copper CMP
US8268135B2 (en) Method and apparatus for electrochemical planarization of a workpiece
US6402925B2 (en) Method and apparatus for electrochemical mechanical deposition
US6274478B1 (en) Method for forming a copper interconnect using a multi-platen chemical mechanical polishing (CMP) process
US6943112B2 (en) Defect-free thin and planar film processing
US7531079B1 (en) Method and apparatus for uniform electropolishing of damascene IC structures by selective agitation
JP2002093761A (ja) 研磨方法、研磨装置、メッキ方法およびメッキ装置
JP2001203179A (ja) 金属ウェーハ平坦化方法及び装置を用いた高度電解研磨(aep)
JP2005518670A (ja) 基板を研磨するための方法及び組成物
JP2002110592A (ja) 研磨方法および研磨装置
US20020104764A1 (en) Electropolishing and chemical mechanical planarization
US6739953B1 (en) Mechanical stress free processing method
US20070187258A1 (en) Method for electrochemically polishing a conductive material on a substrate
US6555477B1 (en) Method for preventing Cu CMP corrosion
US6726535B2 (en) Method for preventing localized Cu corrosion during CMP
JP2007511095A (ja) 集積回路相互接続の製作システム及び方法
KR19990086371A (ko) 반도체 장치를 제조하기 위한 폴리싱 공정
KR100705371B1 (ko) 도금 처리 방법, 도금 처리 장치 및 도금 처리 시스템
US20030220052A1 (en) Electrochemical planarization of metal feature surfaces
KR100300898B1 (ko) 워크피스의평탄화장치및방법
KR100537207B1 (ko) 불활성금속의 화학적 기계적 연마방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination