KR100300898B1 - 워크피스의평탄화장치및방법 - Google Patents

워크피스의평탄화장치및방법 Download PDF

Info

Publication number
KR100300898B1
KR100300898B1 KR1019980000503A KR19980000503A KR100300898B1 KR 100300898 B1 KR100300898 B1 KR 100300898B1 KR 1019980000503 A KR1019980000503 A KR 1019980000503A KR 19980000503 A KR19980000503 A KR 19980000503A KR 100300898 B1 KR100300898 B1 KR 100300898B1
Authority
KR
South Korea
Prior art keywords
workpiece
layer
electrode
polishing pad
flattening device
Prior art date
Application number
KR1019980000503A
Other languages
English (en)
Other versions
KR19980079588A (ko
Inventor
씨피리안 에메카 유조호
제임스 맥켈 에드윈 하퍼
Original Assignee
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US08/827,340 external-priority patent/US5807165A/en
Priority claimed from US08/824,747 external-priority patent/US5911619A/en
Application filed by 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 포만 제프리 엘
Publication of KR19980079588A publication Critical patent/KR19980079588A/ko
Application granted granted Critical
Publication of KR100300898B1 publication Critical patent/KR100300898B1/ko

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

반도체 웨이퍼와 같은 워크피스(workpiece)의 층을 평탄화하는 방법은 워크피스의 층을 전해액 연마 슬러리에 대해 회전시키고, 연마 슬러리를 통하여 그리그 워크피스 층의 한 주면 및/또는 부면만을 통하여 전류를 흐르게 하여, 상기 층의 일부분을 제거하는 것을 포함한다. 상기 한 주면은 전류에 의해 손상될 수도 있는 어떠한 마이크로일렉트로닉 소자도 갖지 않는다. 상기 회전 및 전류 흐름의 각 단계의 적어도 일부는 동시에 발생한다. 워크피스의 층을 평탄화하는 장치는 회전가능한 워크피스 캐리어와, 상기 워크피스 캐리어에 인접하여 배치된 회전가능한 플래튼과, 상기 회전가능한 플래튼상에 장착된 연마 패드와, 워크피스 전극을 포함한다. 워크피스 전극은 워크피스가 워크피스 캐리어상에 지지될 때 워크피스 층의 부면과 전기적으로 결합하도록 워크피스 캐리어에 이동가능하게 부착된다.

Description

워크피스의 평탄화 장치 및 방법{METHOD AND APPARATUS FOR ELECTROCHEMICAL MECHANICAL PLANARIZATION}
본 발명은 워크피스(workpiece)를 평탄화하는 것에 관한 것으로, 특히 반도체 칩의 제조에 사용되는 워크피스를 평탄화하는 것에 관한 것이다.
반도체 칩(집적 회로)을 제조하는 공정중에, 금속 도체는 워크피스, 예를들어 실리콘과 같은 반도체 재료의 기판상에 배치되는 많은 마이크로일렉트로닉 소자를 상호접속하는데 사용된다. 전형적으로, 반도체 재료로 이루어진 얇고, 실질적으로 평탄한 원형 웨이퍼는 상보형 금속 산화물 반도체(CMOS)(complementary metal oxide semiconductors) 디바이스와 같은 마이크로일렉트로닉 소자 이외에도, 금속 도체, 절연체 및 금속 라이너(liners)의 다수의 얇은 층을 구비하도록 처리된다.
도 1a는 통상의 제조공정에 있어서 중간 단계중의 전형적인 반도체 웨이퍼(W)를 도시한 것이다. 이 반도체 웨이퍼(W)는 2개의 주면(major sides)(10)과 다수의 부면(minor sides)(12)을 갖는다. 도 1b에 도시된 바와 같이, 부면(12)은 예를들어 웨이퍼(W)의 둘레에 실질적으로 연속적인 원형 측면(S)을 형성한다. 웨이퍼는 예를들어 Si 기판(14)을 구비하며, 상기 Si 기판(14)은 절연체(예를들면SiO2층)(16), 도체(예를들면 Cu 층)(18) 및 그위에 배치된 마이크로일렉트로닉 소자(예를들면 CMOS 디바이스)(20)를 갖는다. 마이크로일렉트로닉 소자(20)는 예를들어 기판(14) 및/또는 절연체(16) 내에 배치된다. 도체층(18)은 실질적으로 한 주면(10)의 전부를 형성하고 그리고 부면(12)의 일부를 형성한다. 도체층(18)은 예를들어, Cu, Al, Ti, Ta, Fe, Ag, Au, 합금 또는 평탄한 자기막으로 이루어진다.
반도체 칩의 배선 밀도가 증가할수록, 소자(20)의 상호접속을 달성하기 위해서 도체층(18)의 다중 레벨이 필요하다. 따라서, 각 도체층(18) 및 각 절연체 또는 유전체층(16)의 평탄화는 칩의 제조공정에 있어서 중요한 단계에 해당한다.
다양한 평탄화 방법 및 장치가 알려져 있다. 화학 기계적 평탄화(chemical mechanical planarization: CMP)는 웨이퍼를 지지하며, 회전시키고 그리고 가압하여, 회전하는 도체(예를들어 Cu 금속)층(18)이 제어된 화학적, 압력 및 온도 조건하에서 습윤된 평탄화/연마 표면에 대해 가압되도록 하는 것이다. 전기화학적 평탄화 또는 기계가공(electrochemical planarization or machining: ECM)은 전기화학적 에칭에 기초한 것으로, 전기성의 재료와 염(salt)의 수용액을 혼합하는 것에 의하여 재료[예를들어 도체층(18)의 일부]를 용해시키는 것이다.
도 2는 통상의 CMP 장치(30)를 도시한 것이다. 이 CMP 장치(30)는 회전축(38)에 고정된 회전가능한 연마 플래튼(platen)(32)과, 상기 플래튼(32)상에 장착된 연마 패드(34)와, 상기 플래튼(32)에 근접하여 배치된 회전가능한 워크피스 캐리어(rotatable workpiece carrier)(36)를 구비한다. 워크피스 캐리어(36)는 적절한 힘(F)이 그 캐리어(36)의 요부(도시되지 않음)내에 지지된 워크피스(W)에 가해지도록 구성되어 있다. 힘(F)은 예를들어 잘 알려진 기계적, 전기기계적 및/또는 공기압 수단에 의하여 발생된다. 이 CMP 장치(30)는 연마 슬러리(slurry) 공급 시스템을 더 포함하는데, 상기 연마 슬러리 공급 시스템은 (예를들어 온도가 제어되는) 저장소 또는 용기(40)와, 상기 용기(40) 및 연마 패드(34)와 유체 연통되는 도관(42)과, 상기 용기(40)내에 수용된 화학적 연마 슬러리(44)를 구비한다. 연마 슬러리(44)는 도관(42)을 통하여 연마 패드(34)상에 분배될 수 있다.
도 3은 통상의 전기화학적 셀(cell)을 도시한 것이다. 애노우드(A)의 금속원자는 전위원(예를들어 배터리 또는 다른 전원)(B)으로부터의 전기에 의하여 이온화되고 그리고 탱크(T)에 보유된 액체 전해액(E)내로 들어간다. 금속 애노우드는 패러데이 법칙에 따라, 전류에 비례한 비율로 용액(E)내로 용해된다. 금속 및 용액의 화학적 특성에 의존하여, 애노우드로부터의 금속 이온은 캐소우드(C)를 도금하기도 하고, 침전물로서 낙하하거나 또는 용액내에 체류한다.
예를 들어, CMP, ECM 및 기타 공지의 평탄화 방법 및 장치는 미국특허 제 4,793,895 호, 제 4,934,102 호, 제 5,225,034 호, 제 5,534,106 호, 제 5,543, 032 호, 제 5,567,300 호 및 제 5,575,706 호에 개시된 것을 참조하기 바라며, 이들 특허는 모두 참고로 인용된다. 1996년 11월 19일에 공고된 쓰아이(Tsai) 등의 미국특허 제 5,575,706 호는 화학/기계적 평탄화(CMP) 장치 및 연마방법에 관한 것으로, 웨이퍼 캐리어와 연마 플래튼 사이에 전계를 인가하는 것에 의하여 웨이퍼와 패드간의 슬러리 농도를 제어하는 것을 개시하고 있다.
공지의 평탄화 방법 및 장치는 전적으로 만족스러운 것으로 입증되지 않았는데, 이것은 워크피스의 처리능력(workpiece throughput)이 워크피스의 굽힘으로 인해, 또는 평탄화중에 워크피스상에 존재하는 CMOS 디바이스 또는 다른 소자에 대한 손상으로 인해 제한되기 때문이다.
본 발명의 주요 목적은 반도체 웨이퍼와 같은 워크피스를 평탄화하는 처리능력을 증가시키는데 있다.
본 발명의 다른 목적은 반도체 웨이퍼를 평탄화함과 아울러, 반도체 웨이퍼상에 배치된 마이크로일렉트로닉 소자에 대한 손상을 감소시키는데 있다.
본 발명에 따르면, 2가지의 화학 기계적 평탄화와 전기화학적 평탄화 방법 및 장치의 소정 구성요소들이 추가 구성요소 및 구조와 조합되어, 신규하고 진보한 전기화학 기계적 평탄화(ECMP) 방법 및 장치를 형성한다.
따라서, 본 발명에 따른, 평탄화될 층을 갖는 워크피스를 평탄화하는 방법은, 상기 층을 회전시키는 단계와, 상기 층을 전해 연마 슬러리에 대해 가압하는 단계와, 상기 연마 슬러리를 통하여 그리고 상기 워크피스의 한 주면 및 부면만을 통하여 전류를 흐르게 하되, 상기 층의 일부를 전기화학적으로 및 기계적으로 제거하도록 하는 전류 흐름 단계를 포함하고, 상기 각 단계의 적어도 일부는 동시에 실행한다. 본 방법의 초기 단계중에, 전류는 최고 제거율이 전기화학적으로 수행되도록 제어된다. 본 방법의 마지막 단계중에, 전류는 최고 제거율이 기계적으로 또는 화학 기계적으로 수행되도록 제어된다.
본 발명에 따른, 워크피스를 평탄화하는 장치는 워크피스 캐리어와, 회전가능한 플래튼과, 상기 회전가능한 플래튼상에 배치된 연마 패드와, 상기 워크피스 캐리어상에 배치된 워크피스 전극을 포함한다. 본 발명의 일 실시예에 있어서, 워크피스 전극은 그 전극이 워크피스의 부면에서만 상기 층에 접촉하도록 배열되고 치수화되어 있다. 본 발명의 다른 실시예에 있어서, 워크피스 전극은 워크피스의 부면 및 한 주면에서만 상기 층에 접촉한다. 상기 한 주면은 층의 전기화학적 제거중에 흐르는 전류에 의해서 손상될 수도 있는 어떠한 마이크로일렉트로닉 소자도 포함하지 않는다.
본 발명은 워크피스에 대한 손상의 가능성을 상당히 감소시킨다고 여겨진다. 워크피스의 굽힘이 감소되고, 또 전류의 흐름이 제어되어 마이크로일렉트로닉 소자를 통과하는 어떠한 경로도 회피할 수 있다.
본 발명의 추가 및 기타 목적은 첨부 도면과 관련하여 다음의 상세한 설명을 참조하면 더욱 명백해질 것이다.
도 1a는 본 발명의 방법 및 장치에 따라 처리될 워크피스(workpiece)[예를들어, 반도체 웨이퍼(W)]의 개략적인 측면도,
도 1b는 도 1a에 도시된 반도체 웨이퍼의 상부 평면도,
도 2는 공지의 화학 기계적 평탄화(CMP) 장치의 개략적인 측면도,
도 3은 공지의 전기화학적 평탄화 또는 기계가공(ECM) 장치의 개략적인 측면도,
도 4는 본 발명에 따른 방법의 일 바람직한 실시예를 도시하는 고 레벨의 흐름도,
도 5는 본 발명의 방법 및 장치에 의하여 처리를 행하기 전에 도 1a 및 도 1b의 반도체 웨이퍼의 세부를 도시한 확대된 개략적인 부분 측단면도,
도 6은 본 발명의 방법 및 장치에 의하여 처리를 행한 후에 도 1a 및 도 1b의 반도체 웨이퍼의 세부를 도시한 확대된 개략적인 측단면도
도 7은 본 발명에 따른 전기화학 기계적 평탄화(ECMP) 장치(60)의 바람직한 실시예의 개략적인 측면도,
도 8은 도 7의 워크피스 캐리어(66)의 확대된 개략적인 측면도,
도 9는 도 8의 원형 영역의 확대된 개략적인 측면도,
도 10은 전극(67)에 접속된 전위원(80)의 세부적인 개략도,
도 11a 내지 도 11f는 본 발명의 다른 구성요소 중에서 패드(64) 및 플래튼(62)의 여러 가지 변형 실시예를 도시하는 개략도,
도 12는 양전위를 워크피스(W)의 적절한 부분에 인가하기 위한 용량성 결합 장치를 도시하는 개략도,
도 13은 본 발명의 다른 변형 구조의 개략도,
도 14는 전기에칭 전류(i)에 대한 다양한 전류 대 시간 프로파일(파형)을 도시하는 4개의 그래프,
도 15는 본 발명의 또 다른 변형 실시예의 개략도,
도 16은 본 발명의 또 다른 변형 실시예의 개략적인 측면도,
도 17a 및 도 17b는 본 발명의 전극(67)에 대한 다른 변형 실시예를 나타내는 도면.
도면의 주요부분에 대한 부호의 설명
10: 반도체 웨이퍼(워크피스)의 주면
12: 반도체 웨이퍼(워크피스)의 부면
18: 평탄화될 층 32,62: 플래튼
34,64: 연마 패드 36,66: 워크피스 캐리어
40,70: 용기 42,72: 도관
44,74: 연마 슬러리 63,67: 전극
64c: 전기 전도성 망 65: 스프링
80: 전(위)원
도면, 특히 도 4 내지 도 14를 참조하면, 본 발명의 방법의 고 레벨 논리 흐름도(도 4)와, 평탄화(도 6)될 층(18)(도 5)을 갖는 웨이퍼(W)상에서 본 방법을 실행하기 위한 본 발명의 장치(도 7 내지 도 14)의 여러 가지 실시예 및 특징이 도시되어 있다. 도 4 의 방법에 있어서, 전류를 흐르게 하고, 층을 회전시키고 그리고층을 가압하는 단계의 각각의 적어도 일부는 동시에 이루어진다. 본 방법의 초기 단계 및 중간 단계중에, 예를들어 다량의 과잉 재료가 층(예를들어 구리)내에 존재하는 경우, 비교적 큰 전기화학적 전류(i)(통상의 전류 방향은 도 9, 도 10, 도 11a 내지 도 11f, 도 13에 도시되어 있음)는 층(18)의 적절한 부분(부면, 주면의 하나)을 통해 흐른다. 전류(i)는 예를들어 대략 15-60㎃/(㎠)의 전류 밀도를 형성하는 크기로 이루어진다. 전류(i)의 흐름과 동시에, 웨이퍼는 25-100rpm으로 회전되고, 플래튼은 25-90rpm으로 회전되며, 웨이퍼는 적절한 전해 연마 슬러리(74)(도 7)에 대해 0.5psi 내지 8psi로 가압된다.
따라서, 층(18)의 제 1 부분(18A)(도 5)은 실질적으로 전기화학적으로 제거된다. 초기 단계 및 중간 단계용 적절한 슬러리(74)는 예를들어, 물 및 실리카(또는 알루미나)와 혼합하여, 체적으로 H2SO4(0.1%-2%), H2O2(0.1%-1%), 벤조트리아졸(7% 농도까지의 BTA-200ppm) 및 E. I. Dupont Co.에 의해 시판되는 Alkanol ACN과 같은 비이온 계면 활성제(non-ionic surfactant)로 구성된다. 이들 슬러리는 적극성(aggressive)을 갖는다. 층(18)의 두께가 감소함에 따라, 전류(i)는 감소되거나 또는 단속되며, 회전하는 층(18)상에서의 슬러리(74)의 화학전기적 작용이 지배적으로 되어 잔여 부분을 제거한다. 따라서, 제 2 부분(18B)(도 5)은 실질적으로 화학 기계적으로 제거된다. 본 방법의 최종 단계용 적절한 부드러운 슬러리(74)는 예를들어, 물 및 실리카(또는 알루미나)와 혼합하여, CuSO4(1%-3%), H2SO4(0.1%), Alkanol ACN, BTA로 구성된다. 본 방법의 초기 단계, 중간 단계 및최종 단계의 경계는 예를들어 층(18)의 조성에 의존하여 경험적으로 결정된다. 전술한 미국특허 제 4,793,895 호에 개시된 장치와 같은 임의의 적절한 평탄화 종료점(endpoint)의 검출 장치가 사용될 수 있다.
도 14는 전기에칭 전류(i)에 대한 다수의 전류 대 시간의 파형을 도시한 것인데, 상기 다수의 전류 대 시간의 파형은 적절한 전위원(80)(예를들어 도 9 및 도 13의 전원)에 의해서 발생된다. 이 파형은 (a) 단일 애노우드 극성을 갖는 펄스형 DC[물론 정상(steady) DC 신호도 사용될 수 있음], (b) 양 극성을 갖는 펄스형 DC, (c) 양 극성을 갖는 삼각파형 또는 톱니파형, 또는 (d) 가변 진폭의 단일 또는 양 극성의 파형으로 이루어진다. 물론, 전류 대 시간의 각종 파형에 대응하는 신호는 전원(80)에 의해 웨이퍼(W)에 공급되어, 전기에칭 효과, 소극작용(depolarization) 효과 및 순수한 화학 기계적 평탄화 효과의 상대적 크기를 최적화할 수도 있다. 듀티 사이클(duty cycles)은 예를들어 10% 내지 75% 이다.
전원(80)은 제어된 전자 컴퓨터(도 13)인 것이 바람직하다. 도 13은 전원(80)의 회로(81)를 도시한 것으로, 상기 전원(80)의 회로(81)는 전원(80)이 소망의 프로파일(profiles)에 따라 전기화학적 전류(i)를 변경시키도록 야기하는 적절한 소프트웨어를 갖는 제어기에 접속되어 있다. 도 13에 있어서, 전원(80)은 제어기를 포함하거나 또는 그 제어기에 접속되는데, 상기 제어기는 신호 수신기 회로(81) 및 종료점 검출 장치에 모두 적절히 상호접속되는 CPU(예를들어 마이크로프로세서), 메모리, 버스 및 I/O 포트를 구비하여, 예를들어 도 14의 파형에 따라 전류(i)를 제어한다. 소프트웨어의 명령 및 데이타는 코드화되고 메모리내에 저장되어, 제어기가 적절한 신호를 전원(80)에 발생시켜 전류(i)를 제어하도록 한다.
도 6은 예를들어 도 4의 방법에 따라 평탄화 완료후의 층(18)을 도시한 것이다. 웨이퍼(W)는 시드층(seed layer: SL)(예를들어 구리)과 금속 라이너층(liner layer: LL)(예를들어 Ta, TaN, 알파-Ta, 크롬, TiN)을 포함할 수도 있다. 라이너층(LL)은, 특히 전극(67)과 직접 접촉하는 층(18)의 말단이 제거될 때, 층(18)내로 또는 층(18)을 따라 흐르는 전류(i)의 여분의 도체로서 작용할 수도 있다.
도 7 내지 도 10에는 본 발명의 방법을 실시하기 위한 장치(60)의 바람직한 실시예가 도시되어 있다. 이 장치(60)는 회전가능한 워크피스 캐리어(66)와, 상기 워크피스 캐리어(66)의 요부(R)내에 배치된 다수의 워크피스 전극(67)과, 회전축(68)에 부착된 회전가능한 플래튼(62)과, 상기 플래튼(62)에 부착된(예를들어 배치된) 플래튼 전극(63)과, 상기 플래튼(62)상에 장착된 연마 패드(64)와, 워크피스 캐리어(66)를 상기 연마 패드(64)에 가압[예를들어, 화살표(F) 방향의 힘]하는 수단과, 상기 연마 패드(64)와 유체 연통하는 슬러리 공급 시스템을 포함한다. 슬러리 공급 시스템은 도관(72)에 결합된 용기(70)를 구비하며, 상기 도관(72)은 장치(60)의 통상적인 작동중에 전해 연마 슬러리(74)를 패드(64)상에 분배하도록 배치되고 치수화되어 있다. 적어도 일부의 작동중에, 전극(67)[및 층(18)]은 양극이 되고, 전극(63) 및 플래튼(62)은 음극이 된다. 워크피스 캐리어(66) 및 플래튼(62)은 예를들어 스테인레스 스틸로 이루어지는 반면에, 연마 패드(64)는 이온 전류가 그 연마 패드를 통해 슬러리 및 층(18)으로 흐를 수 있도록 하는 충분한 다공성을 갖는 경우 예를들어 통상의 연질 직물 또는 경질 폴리우레탄으로 이루어진다(전술한 미국특허 제 5,534,106 호 참조). 전술한 바와 같이, 슬러리는 예를들어 실리카 또는 알루미나의 연마 입자를 포함하는 적절한 수성 전해액이다.
도 8은 웨이퍼(W)가 요부(R)내에 지지되고 그리고 다수의 워크피스 전극(67)이 도체층(18)의 부면(S)과 전기적으로 접촉되는 것을 도시한 것이다. 도 9는 스프링(65)이 한 전극(67)의 전도성 부분(67E)을 기계적으로 가압하여 도체(예를들어 구리)층(18)과 접촉되게 하며 그리고 상기 전도성 부분(67E)이 전기 도체(82)에 의하여 전원(80)에 전기적으로 접속되는 것을 도시한 것이다. 전기 전도성 전극(67)은, 전극의 전도성 부분(예를들어, Cu, Al, Ag, Au, Sn, Fe 또는 이들의 적절한 혼합물 또는 합금)(67E)이 워크피스 또는 층의 부면(S)에서만 접촉되도록, 요부(R)내에 배치되고 치수화되는 것이 바람직하다(도 8 내지 도 10 참조). 스프링(65)은 부면(S)에 대해 각각의 전도성 부분(67E)을 기계적으로 가압한다. 전극(67)은 전기 전도성 와이어(도체)(82)를 통해 전원(80)에 접속된다. 전극(67) 및 전기 전도성 와이어(도체)(82)는 합성고무와 같은 임의의 적절한 전기 절연재료에 의하여 캐리어로부터 전기적으로 절연된다. 전류(i)는 전도성 부분(67E)을 통하여 접점의 영역에서 층(18)내로 직접 흐른다.
도 11a 내지 도 11f는 본 발명의 다른 변형 실시예 및 구조를 도시한 것이다. 도 11a에 있어서, 연마 패드(64)는 절연체(64IN)에 의하여 섹션(sections)(64S)으로 전기적으로 분할되어 있다. 절연체(64IN)는 적절한 절연 고형물(예를들어 1㎜ 내지 5㎜의 두께 및 깊이)이거나 또는 적절한 공기 갭(airgaps)이다. 연마 패드(64)는 예를들어, 플래튼(62)과 접촉하는 패드의 측면상에 있는 전도성 시트 섹션(64C)과 절연성 시트 섹션(64I)을 구비한다. 회전축(68)은 절연체(68I)를 구비하므로, 접지에 대한 전도성 플래튼(62)의 전기적 접속이 요구되지 않는다. 도 11b, 도 11c 및 도 11d는 연마 패드(64)내에 형성된 채널(channels) 내부에 배치된 제거가능한 캐소우드(예를들어 구리 망)를 도시한 것이다. 전극(63)과 플래튼(62)은 별개의 부품이거나 또는 일체로 형성될 수도 있다. 도 11e 및 도 11f는 슬립 링(slip rings)(도시 않됨) 및 와이어(83)에 의해서 전원(80)의 음단자에 접속된 전기 전도성 망(meshes)(64C)을 도시한 것이다.
도 12는 양전위를 웨이퍼(W)에 인가하기 위한 용량성 결합장치(87)를 도시하는 것으로, 이 결합장치는 전도성 재료 보다는 유전체인 층(18)을 제거하는데 요망되는 경우 특히 유용하다.
도 15 및 도 16은 이동가능한 연마 헤드(MPH)에 면하는 층(18)을 갖는 다른 변형 실시예를 도시한 것이다. 도 15에 있어서, 웨이퍼(W)는 캐리어 테이블(CT)상에 지지되고, 층(18)은 이동가능한 연마 헤드(MPH)와 면한다. 또한 도 15는 광학 반사성 모니터와 같은 종료점 검출기(endpoint detector)를 도시한 것으로, 상기 종료점 검출기는 광원(LS)(예를들어 레이저)과, 이동가능한 미러(MM)와, 광의 세기를 웨이퍼상의 위치 함수로서 측정하는 위치 감지 검출기(PSD)를 구비한다. 층(18)의 두께가 매우 얇거나 또는 제거되었음을 나타내는 검출 신호를 검출기가 수신할 때, 검출 신호는 제어기에 의해서 해석되어, 전원(80)에 의해 제공되는 전위의 크기를 감소시키도록 전원(80)에 명령한다.
도 16의 실시예는 이동가능한 연마 헤드(MPH)에 부착되고 그리고 제어기 및 전원 시스템(80A)에 인터페이스되어 있는 용량성 또는 외전류 검출기(D)를 구비하며, 상기 제어기 및 전원 시스템은 웨이퍼(W)상에 잔류하는 층(18)의 검출된 두께에 대응하는 신호에 응답하여 양극 및 음극 전위를 제어한다.
도 17a 및 도 17b는 통상의 캐리어(66A)와 함께 사용하기 위한 다른 전극(67)의 배치를 도시한 것이다. 이 전극(67)은 웨이퍼가 예를들어 통상의 진공 장치에 의해서 통상의 캐리어(66A)상에 지지되고, 웨이퍼(워크피스)의 부면(S)이 캐리어(66A)의 외면과 실질적으로 동일직선상에 있는 경우에 특히 유용하다. 전극(67)은 캐리어(66A)를 둘러싸고 그리고 전극(67)에 고정된 강성의 절연 슬리이브 또는 컬라(collar)(67S)를 구비하여, 전극의 전도성 부분(67E)이 통상적인 작동중에 부면(S)과 전기적으로 접촉되도록 한다. 전극(67)은 예를들어 스프링 템퍼링된(spring-tempered) BeCu, Ta, 티타늄 또는 알파-Ta로 형성된다. 전극(67)은 도 17a의 화살표 방향으로 이동가능하다.
본 발명의 바람직한 실시예에 대해 도시되고 설명되었지만, 당업자에게는 다양한 변경 및 수정이 본 발명의 정신 및 범위를 이탈하지 않고 이루어질 수 있음은 명백할 것이다. 예를들어, 플래튼(62) 및 캐리어(66)는 양극처리된(anodixed) 알루미늄과 같은 절연성 재료로 형성될 수도 있으며, 이 경우 캐소우드는 전원 및 슬러리에 적절히 접속된다. 이와는 달리, 캐소우드 전극(예를들어 64C)이 슬러리 용기(70)내에 배치될 수도 있다. 또한, 물론 본 발명의 방법 및 장치는 평탄화 대상이 되는 층(18)으로, 실질적으로 평탄한 층 이외에도 오목한 층을 갖는 웨이퍼에도사용될 수 있다.
본 발명에 따르면, 워크피스(반도체 웨이퍼)의 층을 기계적으로 및 전기화학적으로 평탄화하되, 워크피스 전극이 워크피스의 부면에서만 상기 층에 접촉되도록 하거나 또는 워크피스의 부면 및 한 주면에서만 상기 층에 접촉되게 함으로써, 워크피스에 대한 손상 가능성을 감소시키며, 또 워크피스의 굽힘을 최소화할 수 있다.

Claims (18)

  1. 평탄화될 층으로 부분적으로 형성된 부면을 갖는 워크피스(workpiece)를 평탄화하기 위한 장치에 있어서,
    ① 워크피스 캐리어(workpiece carrier)와,
    ② 상기 워크피스 캐리어에 인접하여 배치된 회전가능한 플래튼(rotatable platen)과,
    ③ 상기 회전가능한 플래튼상에 배치된 연마 패드와,
    ④ 상기 워크피스 캐리어상에 배치된 워크피스 전극을 포함하며,
    상기 워크피스 전극은 워크피스가 상기 평탄화 장치의 통상적인 작동중에 상기 워크피스 캐리어상에 지지되어 있을 때 워크피스의 부면에서만 상기 층에 접촉하도록 배치되고 치수화되어 있는
    워크피스의 평탄화 장치.
  2. 제 1 항에 있어서,
    용기와, 상기 용기와 상기 연마 패드 사이에 유체 연통을 제공하기 위한 수단을 더 포함하는
    워크피스의 평탄화 장치.
  3. 제 1 항에 있어서,
    상기 회전가능한 플래튼내에 배치된 플래튼 전극을 더 포함하는
    워크피스의 평탄화 장치.
  4. 제 1 항에 있어서,
    상기 연마 패드는 채널(channels)을 형성하며, 상기 평탄화 장치는 상기 채널내에 배치된 전기 전도성 재료를 더 포함하는
    워크피스의 평탄화 장치.
  5. 제 1 항에 있어서,
    상기 연마 패드상에 분포되는 연마 슬러리(polishing slurry)를 더 포함하며, 상기 연마 슬러리는 전해액을 포함하는
    워크피스의 평탄화 장치.
  6. 제 1 항에 있어서,
    상기 워크피스 캐리어는 워크피스를 수용하기 위한 요부를 형성하는 벽과,상기 벽과 상기 전극 사이에 배치된 스프링을 더 포함하며, 상기 스프링은 워크피스가 상기 워크피스 캐리어상에 지지되어 있을 때 상기 스프링이 상기 전극을 워크피스의 층에 기계적으로 가압하고 또 상기 전극을 워크피스의 층에 전기적으로 접속하도록 배치되고 치수화되어 있는
    워크피스의 평탄화 장치.
  7. 제 1 항에 있어서,
    상기 워크피스 캐리어를 상기 연마 패드쪽으로 가압하기 위한 수단을 더 포함하는
    워크피스의 평탄화 장치.
  8. 전기 전도성 층으로 부분적으로 형성된 부면을 갖는 반도체 웨이퍼를 평탄화하기 위한 장치에 있어서,
    ① 회전가능한 웨이퍼 캐리어와,
    ② 회전가능한 플래튼과,
    ③ 상기 회전가능한 플래튼상에 배치된 연마 패드와,
    ④ 상기 웨이퍼 캐리어를 상기 연마 패드쪽으로 가압하기 위한 수단과,
    ⑤ 상기 연마 패드상에 분포되는 전해 연마 슬러리와,
    ⑥ 상기 전해 연마 슬러리와 전기적 접촉을 이루는 제 1 전극과,
    ⑦ 반도체 웨이퍼가 상기 평탄화 장치의 통상적인 작동중에 상기 웨이퍼 캐리어상에 지지되어 있을 때, 제 2 전극이 반도체 웨이퍼의 부면에서만 상기 전기 전도성 층과 전기적으로 접속하도록 상기 웨이퍼 캐리어상에 배치되고 치수화되어 있는 제 2 전극을 포함하는
    반도체 웨이퍼의 평탄화 장치.
  9. 제 8 항에 있어서,
    상기 제 2 전극이 상기 평탄화 장치의 통상적인 작동의 적어도 일부중에 상기 연마 슬러리에 대해 양전위를 갖도록, 상기 제 1 전극과 상기 제 2 전극에 접속된 전위원을 더 포함하는
    반도체 웨이퍼의 평탄화 장치.
  10. 제 8 항에 있어서,
    상기 연마 패드는 그 연마 패드를 섹터(sectors)로 분리하는 기다란 절연체를 구비하고, 상기 섹터는 서로 전기적으로 절연되며, 상기 평탄화 장치는 상기 회전가능한 플래튼과 상기 섹터중 적어도 한 섹터 사이에 배치된 평탄한 절연체를 더 포함하는
    반도체 웨이퍼의 평탄화 장치.
  11. 제 8 항에 있어서,
    제 1 단부 및 제 2 단부와, 상기 제 1 단부 및 제 2 단부의 중간에 배치된 축 절연체를 갖는 축을 더 포함하고, 상기 제 1 단부는 상기 회전가능한 플래튼에 부착되며, 그에 따라 상기 축 절연체는 상기 회전가능한 플래튼을 상기 제 2 단부로부터 전기적으로 절연시키는
    반도체 웨이퍼의 평탄화 장치.
  12. 제 8 항에 있어서,
    상기 연마 패드와 상기 회전가능한 플래튼 사이에 배치된 전기 전도성 망(mesh)을 더 포함하는
    반도체 웨이퍼의 평탄화 장치.
  13. 제 9 항에 있어서,
    상기 전위원에 접속된 제어기를 더 포함하며, 상기 제어기는 메모리에 접속된 프로세서를 구비하고, 상기 메모리는 명령 및 데이타를 구비하여, 상기 전위원이 상기 평탄화 장치의 통상적인 작동중에 상기 제 2 전극에 대한 전위를 변경시키도록 하는
    반도체 웨이퍼의 평탄화 장치.
  14. 제 8 항에 있어서,
    상기 제 2 전극은 구리, 알루미늄, 은, 금, 주석, 니켈 및 로듐으로 이루어지는 그룹으로부터 선택된 다수의 재료를 포함하는
    반도체 웨이퍼의 평탄화 장치.
  15. 주면과 부면을 구비하며, 상기 주면 중 하나 및 상기 부면의 일부가 평탄화될 층으로 형성된 워크피스를 평탄화하는 방법에 있어서,
    ① 상기 층을 회전시키는 단계와,
    ② 상기 회전 층의 일부를 실질적으로 기계적으로 제거하도록 상기 회전 층을 전해 연마 슬러리에 대해 가압하는 단계와,
    ③ 상기 층의 다른 부분을 실질적으로 전기화학적으로 제거하도록 상기 전해 연마 슬러리를 통해 그리고 상기 주면 중 하나 및 상기 부면의 일부만을 통해 전류를 흐르게 하는 단계━상기 회전 단계, 가압 단계 및 전류 흐름 단계의 각각의 적어도 일부는 동시에 행함━를 포함하는
    워크피스의 평탄화 방법.
  16. 제 15 항에 있어서,
    상기 전류 흐름 단계는 상기 층이 상기 연마 슬러리에 대해 양전위를 갖도록 상기 층 및 상기 연마 슬러리에 전위를 인가하는 단계를 포함하는
    워크피스의 평탄화 방법.
  17. 제 15 항에 있어서,
    상기 전류 흐름 단계는 상기 층이 상기 연마 슬러리에 대해 양전위 또는 음전위를 갖도록 상기 층 및 상기 연마 슬러리에 전위를 인가하고 그리고 그 전위를 변경하는 단계를 포함하는
    워크피스의 평탄화 방법.
  18. 제 15 항에 있어서,
    상기 연마 슬러리가 분포되는 연마 패드에 형성된 채널내로 상기 층의 다른 부분을 모으는 단계를 더 포함하는
    워크피스의 평탄화 방법.
KR1019980000503A 1997-03-26 1998-01-10 워크피스의평탄화장치및방법 KR100300898B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US08/827,340 US5807165A (en) 1997-03-26 1997-03-26 Method of electrochemical mechanical planarization
US08/824,747 1997-03-26
US08/827,340 1997-03-26
US08/824,747 US5911619A (en) 1997-03-26 1997-03-26 Apparatus for electrochemical mechanical planarization
US8/824,747 1997-03-26
US8/827,340 1997-03-26

Publications (2)

Publication Number Publication Date
KR19980079588A KR19980079588A (ko) 1998-11-25
KR100300898B1 true KR100300898B1 (ko) 2001-10-19

Family

ID=65728376

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980000503A KR100300898B1 (ko) 1997-03-26 1998-01-10 워크피스의평탄화장치및방법

Country Status (1)

Country Link
KR (1) KR100300898B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010066334A (ko) * 1999-12-31 2001-07-11 박종섭 반도체소자의 화학적 기계적 연마공정에서 종말점측정장치 및 그 측정방법
US6811680B2 (en) * 2001-03-14 2004-11-02 Applied Materials Inc. Planarization of substrates using electrochemical mechanical polishing
KR100649823B1 (ko) * 2001-12-31 2006-11-24 주식회사 하이닉스반도체 슬러리 반응성을 조절하는 ecmp 장치
KR100456091B1 (ko) * 2002-05-03 2004-11-08 한국과학기술연구원 화학적 기계적 평탄화 공정의 실시간 전기화학적 분석 장치

Also Published As

Publication number Publication date
KR19980079588A (ko) 1998-11-25

Similar Documents

Publication Publication Date Title
JP2893012B2 (ja) ワークピースを平坦化する方法および装置
US5807165A (en) Method of electrochemical mechanical planarization
US6368190B1 (en) Electrochemical mechanical planarization apparatus and method
KR100745102B1 (ko) 반도체장치의 제조방법, 연마장치 및 연마방법
KR100741148B1 (ko) 반도체 소자의 제조 및 연마 방법, 및 연마 장치
KR100780257B1 (ko) 연마 방법, 연마 장치, 도금 방법 및 도금 장치
US7112121B2 (en) Methods and apparatus for electrical, mechanical and/or chemical removal of conductive material from a microelectronic substrate
US6848977B1 (en) Polishing pad for electrochemical mechanical polishing
TWI278378B (en) Process control in electro-chemical mechanical polishing
US8603319B2 (en) Methods and systems for removing materials from microfeature workpieces with organic and/or non-aqueous electrolytic media
WO2004094107A1 (en) Conductive polishing pad with anode and cathode
JP2009108405A (ja) 基板を電解研磨する方法及び電解研磨装置
WO2002041369A2 (en) Electropolishing and chemical mechanical planarization
US6739953B1 (en) Mechanical stress free processing method
KR20020022522A (ko) 연마 장치 및 이 연마 장치에서 이용되는 연마 패드, 및연마 방법
KR100300898B1 (ko) 워크피스의평탄화장치및방법
JP4644954B2 (ja) 研磨装置
KR20020022600A (ko) 기판도금장치 및 도금방법
JP2001326204A (ja) 半導体装置の製造方法および研磨方法
KR20000017425A (ko) 매립 금속배선의 형성방법
JP2004223665A (ja) 電解研磨装置および研磨方法
US20030220052A1 (en) Electrochemical planarization of metal feature surfaces
JP4446271B2 (ja) ミクロ電子基板から導電物質を電気的、機械的および/または化学的に除去する方法および装置
KR100649823B1 (ko) 슬러리 반응성을 조절하는 ecmp 장치
US6927177B2 (en) Chemical mechanical electropolishing system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140527

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150527

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 17

EXPY Expiration of term