TW498463B - Method to establish reverse side electric contact of a semiconductor substrate during its processing - Google Patents

Method to establish reverse side electric contact of a semiconductor substrate during its processing Download PDF

Info

Publication number
TW498463B
TW498463B TW090113026A TW90113026A TW498463B TW 498463 B TW498463 B TW 498463B TW 090113026 A TW090113026 A TW 090113026A TW 90113026 A TW90113026 A TW 90113026A TW 498463 B TW498463 B TW 498463B
Authority
TW
Taiwan
Prior art keywords
substrate
contact layer
conductive contact
facing
patent application
Prior art date
Application number
TW090113026A
Other languages
English (en)
Inventor
Albert Birner
Martin Franosch
Matthias Goldbach
Volker Lehmann
Joern Luetzen
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Application granted granted Critical
Publication of TW498463B publication Critical patent/TW498463B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833Details of electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Weting (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

498463 五、發明説明(1 ) 本發明是有關於一種在半導體基板加工處理期間在其背 面製成電性接觸所用之方法。 在半導體構件的製造中使用方法步驟,其須要電性接觸 至此待加工處理的基板。這是例如在電性或電子化學的製 程步驟中是此種情形。爲了將非常多相同的構件平行地在 半導體基板上製成,而須要將基板藉由製程步驟均勻的加 工處理。這須要接觸方法其製成一個關於此基板儘可能均 勻的電性接觸。若不能確保均勻的電性接觸,則在基板上 產生電位的變化,其本身在不均勻的製程執行中可以察覺 看出,其防止製程步驟均勻的實施。此不均勻的波動導致 不均勻的電鍍(galvalnize)沈積(在負的基板電位中),以不 均勻的陽極溶解(在正的基板電位中)。 在基板的陽極溶解中,其本身例如在當適當的選擇摻雜 與電解成份時,在低的陽極電位中形成孔,以及在高的陽 極電位中形成電子拋光表面。這說明此待形成的半導體構 件相當大地取決於所施加的電位,並且可以避免形成功能 性的半導體構件。 * 此在矽中孔的形成是例如對溝渠式電容器的製造有利, 因爲由孔的形成可以實現表面積顯著的擴大,以及與此相 關聯之電容的增加。作爲孔則以具有孔直徑在2-1 0奈米 (nm)範圍中的中央(meso)孔是特別適合。因爲如同以上已 經提到者,此孔的形成是取決於所施加的電位,因此是非 常的重要,將此電位儘可能均勻地施加於基板上。 專利申請案DE 1 97 28 962 A1所描述的例如是用於蝕刻 498463 五、發明説明(2 ) 半導體晶圓的裝置。此裝置例如是適合鈾刻半導體晶圓的 主要表面。此半導體晶圓是從反面於其邊緣區域中作電性 接觸。 , 專利文件JP 5 9-41830A是關於半導體基板之支架,借 助於它而將一種用於半導體基板電子鍍層的液體對半導體 基板噴淺。還有在其反面邊緣區域中實施電性接觸。 專利文件US 4,428,8 1 5是關於一種真空支撐裝置,用於 支撐像是例如半導體基板之易碎之物件。此電性接觸是借 助於反面接觸元件在基板的中央實施。 專利文件US 5,43 7,777是關於一種裝置用於在半導體晶 圓土沈積一種佈線平面,以便達成與基板正面之電性接觸 ,而將針狀電極置放在基板的正面之上。 專利文件JP 1 0-046394A是關於一種用於電子鍍層的裝 置。因此它是有關於一種電鍍方法,用於例如沈積-金屬 層。因而須實施用於半導體晶圓的支撐裝置,使得半導體 晶圓在其周圍被接觸。 在專利文件JP 62-293 632A中建議一種設有洞孔之絕緣 層,其配置介於半導體晶圓與夾頭(chuck)之間。 專利文件JP Π- 1 8 1 600Α是關於…種方法用以監視電子 鍍層裝置之連接針之電性接觸。此連接針是與配置在晶圓 上的導電薄膜連接。爲了監視連接針之電性接觸,而測定 此連接針至少另一個連接針之電阻。 在美國專利USP 5,209,8 3 3中顯示…種熟知的方法,以 製成整個反面表面之均勻之接觸。其確保在基板與電解質 -4- 498463 五、發明説明(3 ) 之間接觸電阻之非常小的波動。 此整個表面電解質反面接觸的方法,在製程技術上當然 是昂貴,因爲電解質一直需要濕性電池。 本發明的目的是說明一種方法,用於半導體基板之均勻 接觸。 此根據本發明之目的是藉由以下的方法而達成。 其在半導體基板加工處理期間在其背面建立電性接觸, 其中: --一基板,其具有基板反面以及其對面之基板正面,由…-個配置於基板反面上的絕緣層而裸露,以及 -此基板以其基板反面配置於基板支架上,其中 -在基板與基板支架間配置由半導體材料所構成之導電接 觸層。 此根據本發明之方法之優點在於,可以放棄電解接觸, 其需要昂貴的濕性電池。不使用它,而將此電性連接根據 本發明藉由一導電接觸層而製成,其可與基板支架組合使 用,其中是例如關於金屬或金屬塗層真空夾頭。因此例如 首先將此導電接觸層配置於夾頭上,然後將此基板配置於 導電接觸層上。 此電性接觸用於例如在電性或電子化學製程中,使得可 以有穩定的電流由基板正面流向基板支架。 在本發明的配置中設有,此導電接觸層形成作爲用於材 料之擴散阻障,由它而構成基板支架。若沒有擴散阻障, 則一個設有金(gald)層的真空夾頭可以將由矽所構成的半 498463 五、發明説明(4 ) 導體基板污染,其中金原子在矽基板中形成晶格缺陷,因 而會妨礙到場效應電晶體之功能。 本發明之另一個配置設有,由半導體材料所形成之導電 接觸層。半導體材料之使用或較佳是使用如基板之此種半 導體材料,可以以適當的方式避免基板的污染。 此外設有,此導電接觸層以相同的帶電粒子形式(像是 基板)摻雜。藉由使用相同的帶電粒子形式,以有利的方 式避免ρη-界面,其在電流方向中具有二極體阻障作用。 藉由使用相同之帶電粒子形式而使得可能在基板與導電層 之間可以有低歐姆電阻之電性接觸。爲了在導電接觸層中 達成低電阻,而設有一種具有高摻雜濃度之導電接觸層。 因爲基板通常在其反面早先被稀薄摻雜,藉由此導電接觸 層的高摻雜,而在基板的反面上達成電流之均勻佈。 在本發明的其他發展中設有,在導電接觸層中在面向接 近基板的表面中形成溝渠。此在導電接觸層之面向接近基 板反面之表面中溝渠之形成,使得可以藉由在溝渠中的真 空,將基板反面並且因此基板壓在導電接觸層上。藉由將 基板壓在導電接觸層上,使得在基板與導電接觸層之間可 以有低歐姆電阻之接觸。 本發明之一項配置是在導電接觸層中在面向接近基板的 表面中形成一種台面。在台面中間關於相較於溝渠一個由 溝渠圍繞的結構,其作爲突起由其周圍突出。此台面 (mesa)例如是對此適合,使得基板的反面壓力台面上,並 498463 五、發明説明(5 ) 且因此使得在基板反面與台面之間可以有低歐姆電阻之電 性接觸。這可以經由真空而達成,其配置於溝渠中,而此 溝渠圍繞台面。 此配置於導電接觸層之面向基板的表面上之溝渠與台面 用作基板壓在導電接觸層上之壓印壓力的均勻分佈,其藉 由溝渠與台面適當的配置而使得可能。例如在此是溝渠及 /或台面之棋盤形之圖案對此適合,這使得可以在基板之 整個反面上將真空與電性接觸作均勻的分佈,其藉由台面 而提供。 此外設有在導電接觸層中形成之洞孔,其本身由面向基 板的表面一直延伸至導電接觸層之面向基板支架的表面。 此等洞孔的配置,其本身經由導電接觸層延伸,使得可能 以有利的方式使用真空夾頭之真空裝置,以便將基板壓在 導電接觸層上。這是特別的有利,因爲真空夾頭已經與真 空終端以及真空洞孔配置於真空夾頭之面向接近基板的表 面中。因而避免用於導電接觸層之另外的真空裝置之必要 性。 此外’當在導電接觸層中,在面向接近基板載體的表面 中形成第二溝渠時,則具有優點。如同以上所說明用於第 一溝渠者,此在導電接觸層上的基板借助於真空而壓上。 此第二電性接觸在此時用於將真空由在基板載體表面中的 真空洞孔穿越經過導電接觸層而輸送。 此外有利的是,在導電接觸層中在面向基板載體的表面 中形成第二台面。一種屬於第二溝渠與第二台面的圖案是 498463 五、發明説明(6 ) 例如對此適合,可以將導電接觸層(而沒有將由基板載體所 提供的真空孔作細微的調整)置放於基板載體之上。借助 於第二溝渠與這些洞孔,將真空由基基板載體藉由穿過導 電接觸層一直輸送至基板。 在另外的方法步驟中設有,在溝渠中所產生的壓力小於 在基板正面上的壓力。藉由基板正面與溝渠之間的壓力差 而使得基板壓在導電接觸層上,並且因此導電接觸層壓在 基板支架上。 本發明其他的配置是各個申請專利範圍附屬項之標的。 以下是本發明根據圖式與實施例作進一步說明。 圖式之簡單說明 第1圖是電子化學製程室之槪要圖式說明,其具有基板 支架,導電接觸層與基板。 第2圖是基板支架,導電接觸層與基板之放大圖式說明。 第3圖是具有溝渠與台面配置之導電接觸層。 在第1圖中描述基板支架2,因此是例如有關於真空夾 頭。此基板支架之具有真空終端5用於將氣體抽掉。在基 板支架2上配置接觸層3。此接觸層3例如是由導電半導 體材料構成,像是由高摻雜矽或砷化鎵所製成。在導電接 觸層3上是基板1,其具有面向接近導電接觸層3之基板 反面,與背向遠離導電接觸層之基板正面。基板1例如包 含矽。在基板1上在本實施例中之基板1之邊緣上設置密 封環4。在密封環4上配置蝕刻容器杯6,其具有管的形 狀。此蝕刻容器杯6用於例如容納蝕刻劑,其在此情況中 498463 五、發明説明(7 ) 潤濕基板表面1 〇。此外,在此鈾刻容器杯6中配置相對電 極7。此相對電極7例如是網或板,其中它形成作爲讓光 線通過傳導的網,並且例如由鉑所構成。在製程中在此蝕 刻容器杯6中例如流過一電流由相對電極7經由蝕刻劑而 至基板正面1 0,經由基板而基板反面9,在其上此電流流 入導電接觸層3中,經由導電接觸層3並且至基板支架2 。爲了達成基板正面1 0之均勻處理,在當電流以均勻的 電流密度由蝕刻裝置進入基板正面10中時,則具有優點。 此導電接觸層3因此例如是高摻雜矽晶圓所構成。此高 摻雜矽晶圓具有優點,它使得在其兩側上可以有低歐姆 (電阻)之電性接觸。因此達成在基板反面9與基板支架2 之間的低歐姆(電阻)連接。此虛線繪製的區域8是在第2 圖中描述,並且在以下作進一步的說明。 在第2圖中說明第1圖之區域8。此基板支架2因此具 有真空管線14,其本身例如一直延伸至基板支架2的表面 。在基板支架2上配置導電接觸層3,在導電接觸層3上 再度配置具有基板反面9之基板1。在此實施例中須形成 導電接觸層3,使得它在面向接近基板的表面中具有溝渠 13與台面12。此外,它本身藉由導電接觸層3之洞孔11 (其由面向接近基板1的表面一直到達面向接近基板支架2 的表面)而延伸。在此面向接近基板支架2的表面中配置 第二溝渠30與第二台面31。此面的接近基板反面9的台 面12與溝渠13用於將由基板支架2所提供的真空均勻地 經由基板反面9分佈,因此實施將基板1均勻地壓在導電 -9- 498463 五、發明説明(8 ) 接觸層3上。洞孔1 1用於將真空由真空管道1 4經由導電 接觸層3傳送。 對於P-摻雜基板1將例如由矽所構成之高度p-摻雜之 導電接觸層3置放在基板支架2上。如果基板1是η-摻雜 ,因此導電接觸層3是高度η-摻雜之半導體材料所構成。 爲了將基板支架2可以作變化的使用而設有將導電層3鬆 動地置放在基板支架2上,以便將此導電接觸層3或許藉 由另一個具有其他摻雜形式的導電接觸層3替換。在另一 個實施例中是例如可能,將導電接觸層3藉由化學氣相沈 積法(CVDiChemical Vapoor Deposition)直接沈積在基板支 架2上,並且因此牢固地與基板支架2連接。 對於此導電接觸層3鬆動地配置於基板支架2上之情形 ’則須要將洞孔工作關於真空管道14之調整,以便將真 空從基板支架2傳送至基板1。當然此第二台面3 1與第二 溝渠30使得可以放棄調整步驟,因爲在導電接觸層3的 任何位置中總是確保,第二溝渠30經由真空管道14而設 置’並且因此真空藉由第二溝渠3 0經由洞孔1 1而輸送至 基板反面9。 爲了製造在導電接觸層3兩側上之台面結構,可以例如 使用微影步驟,如步進式曝光或接觸式微影。因此遮罩層 例如是5夕氧化物或矽氮化物所形成,並且此台面結構本身 藉由電漿蝕刻或經由(例如以一種像是K0H或NH4OH之 鹼液之)濕性化學蝕刻而製成。若此台面1 2例如形成爲正 方形的接觸標誌或是成爲金字塔之末端,因此相鄰的接觸 -10- 498463 五、發明説明(9 ) 標誌可以配置於六邊形的網目中。此等各個接觸標誌例如 可以彼此距離800微米(// m)。因此各個接觸標誌所具有 的邊緣長度是在1〇〇至400微米(// m)的範圍中。藉由減 少接觸標誌的邊緣長度而可以相對應地提高壓上之壓力。 若此接觸標誌形成金字塔頂端,因此可以達成須將蝕刻進 行得深,使得接觸標誌形成具有尖端的金字塔。藉由六邊 形圖案之大的晶格常數與金字塔末端或金字塔接觸尖端之 小的鑛層表面,是可以將基板1之細小之不平坦(像是例 如經由基板反面9 Z彎曲隆起,微粒或粗糙而產生者)之 干擾性的影響減至最小。 它還例如可能,將導電接觸層3藉由夾緊或導電黏貼而 固定於基板支架上。 根據基板反面9之摻雜材料濃度(其影響基板1的導電 性),它會須要將基板反面9藉由額外的植入步驟,而具 有所設所高摻雜材料濃度。 如果例如將基板支架2以高摻雜多晶矽層蓋上,因此它 形成具有若干微米(# m)的厚度。然後可以在此多晶矽層 中根據以上所說明的步驟而產生台面結構。 此外可以在基板支架2的表面上設有適當的台面結構, 並且然後以薄的高摻雜多晶矽層覆蓋。因此可以確保,將 基板支架2之台面結構保持在導電接觸層3之面向接近基 板的表面上。 符號之說明 1 基板 -11- 1 1498463 五、發明説明(1G ) 2 基板支架 3 接觸層 4 密封環 5 真空終端 6 蝕刻容器杯 7 相對電極 8 區域 9 基板反面 10 基板正面 11 洞孔 12 台面 13 溝渠 -12-

Claims (1)

  1. 498463
    六、申請專利範圍 第901 13026號「在半導體基板加工處理期間在其背面製成電 性接觸所用之方法」專利案 (90年12月修正) 六申請專利範圍 - 1. 一種在半導體基板加工處理期間在其背面製成電性接觸 所用之方法,本方法中 -基板(1)具有基板反面(9)與面對此反面之基板正面 (10),基板(1)由配置在基板反面(9)上的絕緣層而裸 露; -此基板(1)以其基板反面(9)配置在基板支架(2)上,其特 徵爲, 在基板(1)與基板支架(2)之間設置由半導體材料所構成 之導電接觸層(3)。 2. 如申請專利範圍第1項之方法,其中 此導電接觸層(3)形成作爲用於材料之擴散阻障,由此 材料構成基板支架(2)。 3·如申請專利範圍第1項之方法,其中 此導電接觸層(3)以和基板(1) 一樣的帶電粒子形式來摻 雜。 4·如申請專利範圍第1項之方法,其中 在面向基板(1)之表面中的導電接觸層(3)中形成溝渠 (13)。 5.如申請專利範圍第1項之方法,其中 在面向基板之表面中的導電接觸層(3)中形成台面 (12) ° 498463 六、申請專利範圍 6·如申請專利範圍第1項之方法,其中 在導電接觸層(3)中形成洞孔(π),其本身由導電接觸 層(3)之面向基板(1)之表面一直延伸至導電接觸督(3)之面 向基板支架(2)的表面。 7. 如申請專利範圍第4項之方法,其中 在導電接觸層(3)中’在其面向接近基板載體(2)的表 面中形成第二溝渠(30)。 8. 如申請專利範圍第5項之方法,其中 在導電接觸層(3)中’在面向基板載體(2)的表面中形成 第二台面(31)。 9. 如申請專利範圍第4至8項中任一項之方法,其中 在溝渠(13)中產生一種較基板正面(1〇)上還小的壓力。 -2 -
TW090113026A 2000-05-31 2001-05-30 Method to establish reverse side electric contact of a semiconductor substrate during its processing TW498463B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10027931A DE10027931C1 (de) 2000-05-31 2000-05-31 Verfahren zur rückseitigen elektrischen Kontaktierung eines Halbleitersubstrats während seiner Bearbeitung

Publications (1)

Publication Number Publication Date
TW498463B true TW498463B (en) 2002-08-11

Family

ID=7644830

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090113026A TW498463B (en) 2000-05-31 2001-05-30 Method to establish reverse side electric contact of a semiconductor substrate during its processing

Country Status (4)

Country Link
US (1) US6746880B2 (zh)
EP (1) EP1160854A1 (zh)
DE (1) DE10027931C1 (zh)
TW (1) TW498463B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10055712B4 (de) * 2000-11-10 2006-07-13 Infineon Technologies Ag Verfahren zur Herstellung von Grabenkondensatoren für hochintegrierte Halbleiterspeicher
DE102009034532A1 (de) * 2009-07-23 2011-02-03 Msg Lithoglas Ag Verfahren zum Herstellen einer strukturierten Beschichtung auf einem Substrat, beschichtetes Substrat sowie Halbzeug mit einem beschichteten Substrat

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4163993A (en) * 1978-03-23 1979-08-07 Ampex Corporation Continuous slow motion automatic tracking system
JPS5941830A (ja) * 1982-08-31 1984-03-08 Nec Home Electronics Ltd バンプ電極の形成方法
US4428815A (en) * 1983-04-28 1984-01-31 Western Electric Co., Inc. Vacuum-type article holder and methods of supportively retaining articles
JPS6099538A (ja) * 1983-11-01 1985-06-03 横河・ヒュ−レット・パッカ−ド株式会社 ピンチヤツク
JPS61161713A (ja) * 1985-01-10 1986-07-22 Sumitomo Electric Ind Ltd 半導体製造用部品
JPS62293632A (ja) * 1986-06-12 1987-12-21 Matsushita Electric Ind Co Ltd 半導体測定装置
JPH0646622B2 (ja) * 1987-06-30 1994-06-15 三菱電機株式会社 半導体基板用シリコンウェハの製造方法
EP0400387B1 (de) * 1989-05-31 1996-02-21 Siemens Aktiengesellschaft Verfahren zum grossflächigen elektrischen Kontaktieren eines Halbleiterkristallkörpers mit Hilfe von Elektrolyten
JP2734269B2 (ja) * 1991-12-26 1998-03-30 日本電気株式会社 半導体製造装置
US5463526A (en) * 1994-01-21 1995-10-31 Lam Research Corporation Hybrid electrostatic chuck
US5511428A (en) * 1994-06-10 1996-04-30 Massachusetts Institute Of Technology Backside contact of sensor microstructures
TW303505B (en) * 1996-05-08 1997-04-21 Applied Materials Inc Substrate support chuck having a contaminant containment layer and method of fabricating same
DE19630932A1 (de) * 1996-07-31 1998-02-05 Wacker Siltronic Halbleitermat Träger für eine Halbleiterscheibe und Verwendung des Trägers
JPH1046394A (ja) 1996-08-05 1998-02-17 Fuji Elelctrochem Co Ltd メッキ治具
DE19728962A1 (de) * 1997-06-30 1999-01-07 Siemens Ag Vorrichtung zum Ätzen einer Halbleiterscheibe
JPH11181600A (ja) * 1997-12-16 1999-07-06 Ebara Corp ウエハとメッキ治具の通電確認方法及び通電確認装置
US6217724B1 (en) * 1998-02-11 2001-04-17 Silicon General Corporation Coated platen design for plasma immersion ion implantation
US6444027B1 (en) * 2000-05-08 2002-09-03 Memc Electronic Materials, Inc. Modified susceptor for use in chemical vapor deposition process

Also Published As

Publication number Publication date
US20010055858A1 (en) 2001-12-27
DE10027931C1 (de) 2002-01-10
EP1160854A1 (de) 2001-12-05
US6746880B2 (en) 2004-06-08

Similar Documents

Publication Publication Date Title
CN105609410B (zh) 用于处理半导体衬底的方法和用于处理半导体晶片的方法
US5996218A (en) Method of forming an electrostatic chuck suitable for magnetic flux processing
US7667945B2 (en) Bipolar carrier wafer and mobile bipolar electrostatic wafer arrangement
US5631803A (en) Erosion resistant electrostatic chuck with improved cooling system
WO2006060234A2 (en) Wet cleaning of electrostatic chucks
TW200944474A (en) Deposition and selective removal of conducting helplayer for nanostructure processing
JP2000077508A (ja) 静電チャック
JP2010503216A (ja) 選択的に物質を堆積するために被加工物を表面改質する方法及び装置
US7652867B2 (en) Mobile, transportable, electrostatic chuck for wafers made of semiconductor material
US20150090605A1 (en) Electro-polishing and porosification
TW498463B (en) Method to establish reverse side electric contact of a semiconductor substrate during its processing
Roozeboom et al. High-value MOS capacitor arrays in ultradeep trenches in silicon
JPH10242256A (ja) 静電チャック
JP3287996B2 (ja) 静電チャック装置
JPH10223742A (ja) 静電チャック
JP3767719B2 (ja) 静電吸着装置
JPH10107132A (ja) 静電チャック
TW550708B (en) Arrangement and method for making contact with the back surface of a semiconductor substrate
CN212659547U (zh) 一种晶闸管芯片及晶闸管
US6115232A (en) Method for forming an ion implanted electrostatic chuck
JP2004349663A (ja) 静電チャック
Green et al. An Improved Method for the Electrochemical C‐V Profiling of Indium Phosphide
JPH0837173A (ja) 化成装置
US20230274967A1 (en) Electrostatic chuck with a charge dissipation structure
JP3909786B2 (ja) 電解鍍金装置およびその接触子

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees