TW495758B - Semiconductor memory device - Google Patents

Description

495758 五、發明說明（i) * 本發明係有關於一種半導體記憶裝置，如R0M(唯讀記 憶體）與RAM (隨機存取記憶體）。本發明更特別有關於使小 型化（miniaturized)半導體記憶裝置來補救（redress)在 子元線由漏電（ieaks)、損壞連接（br〇ken connections) 與類似所導致之錯誤的技術。 知這的是，為了補救目前在形成半導體記憶裝置之記 fe體早元陣列（memory cel 1 array)中的錯誤與增加產 能’以一多餘的（redundant )結構形成記憶體單元陣列是 有效率的。

一多餘的結構的一例子為，r〇m與類似的，當製造過程 »半$粗Λ彳思表置内部預先提供備用（spar e )記憶體單元 的線（列線與行線），以及如果當在測試過程時發現記七 體單元陣列中有錯誤，此錯誤藉由將包括錯誤的線以2月 的列線或行線取代來補救。 然而，在罩幕ROM與其他類似的則不可能使用如上述 $夕餘的結構。在罩幕R0M中’目為記憶體單元 制定(Pr〇gra_d)，當製造過程中錯誤二 =置=被預先發覺，是不可能

父即^後來在測試程〇發現在記憶 錯狭’也不可能像議一樣將錯誤 皁歹” 因此’在罩幕_與其他類似φ，取代。 錯誤藉由使用ECC(錯誤檢查鱼爭下㈠μ姐供備用線’ 救。藉由執行此型態的錯誤更f，=)果誤更正來補 度1加的情況是可能錯誤補救

495758 五、發明說明（2) 的 此外 越多的E C C位元數目增加，越多位元數目錯誤 可能被更正。然而，增加ECC位元數目直接地與增加晶片 ^寸相關二這不是可取的。此外，當然因為ECC可能配置 區域並#心有限制，當有大數目的錯誤記憶體單元時，是 不可能更^所有錯誤的。在這些情況中，若晶片之錯誤更 正目心’艮丨|為一錯誤晶片，則是有必要丟棄（d i sea rd )晶 片，ΐ導致低產能。 a 、 炎:、’ 一為什麼許多記憶體單元變成錯誤的原因是因 ，，製造過程中如一故障結果，片刻的漏電與損壞連接在 二子兀線上發生。首先，參考第11 Α至11 C圖，將給予說明 當漏電在一字元線發生時發生什麼。在第11 A圖中，假設 為在ROM中’—單一驅動器2q〇同時地驅動四字元線201至 2 0 I4。在相同的圖中，漏電顯示為在X點於字元線2〇込上發 生。 、這裡，為什麼一單一驅動器驅動複數字元線的原因是 因為由於要持續使半導體記憶裝置小型化，因此難以提供 了：，元線-驅動器。即藉由小型化， 元的 ^寸相較驅動器的尺寸變得較小，此驅尺 寸相對變得更大。特別在ROM與類似的由定侍驅動 口口— r 。 硪似的中，因為〆記憶體 早儿可以由一單一電晶體生成，驅動哭/、 ^ 體單元的尺寸相較起來變得更大。因=、的總〜:= 母一字元線提供一驅動器’表面面積增加。U生小 驅動器提供給複數字元線的結構為口此 如第UA圖中所示，當在製造過。在取吊見的。 乂避私中由於不同原因產

2162-3757-PF.ptd 第6頁 495758 五、發明說明（3) ~~ - 生故障時，在一些情況中，相等於一高電阻阻抗元件在基 質（substrate)或是晶片上之接地與字元線2〇l4之間出 現。在這些情況中，漏電在第1 1 A圖中顯示的X點發生。這 裡，第1 1 B圖顯示一對應第1 1 A圖中顯示的結構之相^雪° 路，明確地說，顯示一當驅動器2 0 0供應一高位準\ ^後縮 寫為 Η )時只給字元線2 0 14之相等電路。 在第11Β圖中，符號Vi表示在驅動器2〇〇之輸出端鄰近 (即字元線的附近端）中字元線20 I4的電位·，符號Vxb表示 在第11 A圖中在X點字元線20 U的電位；符號Vb表示由驅動 器200看來，字元線2OI4較遠端的電位；符號“表示一對 應由字元線2 0 I*的附近端至X點的電阻值的阻抗元件；符 號以表示一對應由X點至字元線2 Oh的較遠端的電阻值的 阻 <几元件，以及符號Rx表示一對應由X點至基質（或接地 線）的電阻值的阻抗元件。 第11 C圖顯示以子元線2 Oh為注意核心，以驅動器2 〇 〇 的輸出端為一參考在字元線的電壓與距離（水平軸）間的關 係。這裡，當記憶體資料甴一記憶體單元被讀取時，被讀 取的C憶體早元與記憶體資料一致被打開或關上（與是 “開單元（on cell)，’與“關單元（off ce⑴有關，，），且 由是否有電流流經位元線來決定。這裡，位元線也稱為數 ，線或資料線。因此，是可能來決定儲存於適當的記憶體 單元之貧料。為了做到這樣，是有必要設定供應給形成記 ί思體單元之單元電晶體的閘極端子之字元線電壓到一必要 的位準（即到單元電晶體的臨限值（thresh〇ld)電壓）或是

2162-3757-PF.ptd 第7頁 495758 五、發明說明（4) 更阿。第1 1 C圖中顯示的“開單元的V t，，代表此臨限值電 壓。 Θ 如第11C圖中顯示，由於在第11 Α圖中在X點漏電的問 題引響’置於由與驅動器20 0較近之xt點（由第1 1B圖中省 略）鄰近的字元線2〇14的電位比X點少於“開單元的vt，，。 此外’越過（朝較遠部分端）Xt點，字元線2〇l4的電位持續 下降至X點。在第1 1 A圖中之X點，字元線20 14的電位改變 至電位Vxb，且在字元線2〇14的較遠端，字元線2〇14的電位 改麦至電位Vb，其大體上相等於電位Vxb。

一 在此方法中，形成每一連接至字元線2 〇 14的記憶體單 凡之單元電晶體的閘極電位在Xt點的那一邊部分端不會達 到臨限值。因此，這些記憶體單元結果導致不可能來讀取 這些所有的記憶體單元。如上所述，雖然只有一非常短片 刻的漏電在字元線發生，朝漏電發生位置之那一邊部分端 頃取所有的記憶體單元變的不可能。因此，如果漏電發生 在子元線的較近端，則所有連接至字元線之記憶體單元將 變成不可讀取。

接下來，參考第1 2 A至1 2 C圖，將針對當損壞連接在一 子元線上發生時發生什麼進行說明。在這些圖中，當損壞 連接發生時，相同的元件為如第11A至lie圖中所示。因 此，在第1 2 A至1 2 C圖中，相同的結構元件與信號名稱為如 第11 A至1 1 C圖中所示具有相同描述性符號分配。 在第12A圖中，假設字元線2〇14上乂點處發生一損壞連 接。因此’一直到接近X點鄰近部分端的點字元線上的

2162-3757-PF.ptd 第8頁 495758

五、發明說明" "一""- -- 雷 4立 Si ‘‘ na ” 開單元的V t ”比較為充分地高，此外，在字元線 上的T俊大體上是固定的。然而，並沒有電位可以供應至 I上損每連接之X點的那一邊部分端。因此，第1 2C圖中顯 τ之Xu點的那一邊部分端變成完整地獨立與流動 2 bating)，如第12B圖中所示且字元線的電位不能被設 疋“口此’ X u點變成字元線的電位在較遠部分端突然掉落 且 開旱元的V t ”下降不足的分界線。因此，與當在字元 線上漏電發生時相同的方法，如果字元線上發生損壞連 接’讀取連接在損壞連接位置那一邊字元線的所有記憶體 單元變成不可能。 如上所逑，如果如漏電與損壞連接的故障發生，雖然 貫際記憶體單元本身沒有缺點，讀取從故障位置那一邊部 分端的記憶體單元也是不可能。 應成/主思的是由半導體記憶裝置之一位元組資料輸出 之位凡寬正常為8、16、32或64之一者且此資料為由複數 連接至相同字元線的記憶體單元讀取。因此，如果如上述 故障發生’包含在一位元組中不能讀取的位元數目增加， 以及雖然執行使甩Ecc錯誤更正，不能被補救錯誤的可能 性也增加。在這情況中，晶片本身變成不能再周了。 這裡’一 EEPROM(電子可消除編譯（electrically erasable and programmable)ROM)揭露於日本專利公開公 ，，第一版，編號He i 1 -20 5794，可做為一使用ECC處理 字元線錯誤之半導體記憶裝置之例子。此刊物說明如何， 為了將字元線錯誤使用ECC更正的可能，此字元線被分開

2162-3757-PF.otd 第9頁

^yj/J6

I在每一分開的線中拉升字元線電位，提供一高雷懕 雖然:：字―元型J之有緩：暫存器）。藉由使用這型態的結構7 體單“ = 電，也可能來限制有缺點的記憶 旦、 位兀且使用ECC來執行更正。然而，如上所 :缓衝Ϊ : ?半導體記憶裝置的小型化發展以及用—以提供 二 日·子斋之空間需求亦不久存在。因此，如上述别你 :述之提供複數緩衝暫存器，將不久可稱為一可實行之解 ^的是，有關_之f知半導體記憶裝置的問題已 ▲ ^ μ，然而，相同型態的問題亦發生在ROM以外之丰導 體記憶裝置。即如果在RAM或類似中在_字元線發 與損壞連接所導致的故P章，不可能讀取連接至字元線故電障 位置那一邊部分端之記憶體單元的相同問題產生。為了確 疋，在RAM或類似的情況中，可以藉由提供備用記憶體單 元線來處理在字元線的錯誤’然而，如果可以在沒有使用 這些備用線而補救錯誤，晶片尺寸將比相應備用線數目減 少 〇 因此’本發明的目的為提供一具有補救錯誤能力之半 導體記憶裝置，當在字元線發生如漏電與損寧連接的錯誤 時，大體上不增加晶片尺寸且不生成如由於增加小蜜化而 使得驅動器的配置更困難的佈局問題。 因此，在本發明中，驅動段回摺（f 0 i d back)〆供應 給一特定字元線驅動信號到至少一在此特定字元線的那一 邊部分端之其他字元線，如由此驅動段所見。因此，雖然

2162-3757-PF.ptd 苐10頁 495758 五、發明說明（7) 當製造故障 誤 由驅 線給錯誤的 動信號經由 術的半導體 部分的電位 發明是可能 所有連接至 值電壓。因 產能。 導致在特定字 動段的輸出端 位置’且一由 另一字元線與 記憶裝置中， 由於在字元線 來補償在電星 一特定字元線 此，上述在字 元線發 供應之 特定字 摺疊段 由錯誤 的錯誤 上的下 之記憶 凡線的 生如渴電 驅動信號 元線那一 給錯講的 位置到特 下降，然 降，是可 體早元的 錯誤可以 或損壞連接之錯 經由一特定字元 提供之驅 在相關技 邊部分 位置。 定字元 而，因 能來保 電壓將 補救且 線那一邊 為依據本 證供應給 南於臨限 達到增加 隹尽發明中 任一子元鉍與其他字元線來摺辱連吏，金屬連接（wire) 這些字凡線在相同配線層。因此，耒形成這些配線與 (c⑽tact)而可以補救在字元線的麫為不提供額外接點 類似的時比較’是可能減 y的’與當提供接.點或 除了摺疊段之外，因為原來存在的；=面積。此外， (diverted)，基本上，合計不多於 <線，轉向 而增加-短長度配線。@此，可以保：J在字元線間連接 的錯誤而在表面面積上的增加為最4 了補救在字元線 此外在本發明中，可以配 心的(—叫)型態以迴路( 為：：同中 …此複數字元上二 :供另:迴=得；時：互相相交，則-須 …、而如果這樣，則接點則變成必要。

五、發明說明（8) 相對於此， 需要，從而 此外， 以使兩錯誤 外面。雖然 記憶裝置中 藉由形成〜同 允許表面面積 在本發明中， 更正碼來更正 在一無法以多 提供一錯誤更 在一字元線中錯誤而成為 正碼來執行 棄。相對於 成記憶體單 線中錯誤所 能上的改善 此外， 的驅動信號 於他們不會 因此，因為 配線層，與 與類似的， 此外， 一全（full)更 此，依據本發 元之半導體記 導致記憶體單 在本發 驅動時 交又用 可以置 當選擇 從而允 在本發 給一特定字元線與 字元線摺疊 以來補救在 同時活化複 圖式簡單說 至另一 字元線 凄乏字元 明 明中， ，也可 以選擇 放給選 信號與 許表面 明中， 其他字 字元線 中的錯 線的’ 中心的 能相應 當有一 此錯誤 餘結構 正功能 有缺點 正。因 明，甚 憶裝置 元數目 當複數 以來摺 一特定 擇信號 驅動信 面積能 也可以 元線， 時也反 誤且甚 也可以 型態， 地減少 錯誤在 且輸出 形成記 ，當複 時，是 此，結 接點與類似的則不 至在一中，可 的錯誤 原來資料中 沒有錯誤的 憶體單元之 數記憶體單 不可能使用 杲此晶片必 無法以多餘 以來補救在 且從而達到 時，可 資料至 半導體 元由於 錯誤更 須丟 結構形 一字元 記憶體單元同時 登（fold)此驅動 記憶體單元之選 與驅動信號的配 5虎父又時比較不 夠相對減少。 長1供互相反轉的 且當一驅動信號 轉此驅動信號。 至對於DRAM與類 達到產能上的改 地被相同 信號以至 擇信號。 線於相同 需要接腳 驅動信號: 由一特定 結果，可 似不允許 善0

2162-3757-PF.ptd 第12頁 495758

第1A至1 c圖顯示在當漏電發生在字元線上的情況日#本 發明的基本技術概念。第1 A圖為一說明圖係顯示被一單一 驅動同時驅動之字元線間的配線；第} B圖為一電路圖係 顯示一相應第1 A圖中顯示之結構的相等電路，·以及第丨c圖 顯示關於由驅動器輸出端距離與字元線電位之間的關係， 在本發明與相關技術間的比較。 < 第2A至2C圖顯示在當損壞連接發生在字元線上的情況 時本發明的基本技術概念。第2 A圖為一說明圖係顯示被一 單一驅動器同E寺驅動之字元線間的配線；第2 b圖為一電路 圖係顯示一相應第2 A圖中顯示之結構的相等電路；以及第 2 C圖顯示關於由驅動器輸出端距離與字元線電位之間的關 係，在本發明與相關技術間的比較。 第3圖為一方塊圖係顯示依據本發明第一實施例之r 〇 μ 的整體結構。 第4圖為一說明圖係顯示第3圖中顯示之記憶體段1 〇與 在X解碼器1 3中的驅動器之間的連接關係。 第5圖為一電路圖係顯示給一NAND型態記憶體單元結 構在第3圖中顯示之記憶體段1 〇中的單位記憶體單元結 構。 第6圖為一電路圖係顯示給一NOr型態記憶體單元結構 在第3圖中顯示之記憶體段1 〇中的單位記憶體單元結構。 第7圖為一說明圖係顯示由第4圖中顯示之結構中關於 從每一驅動器的輸出端到一單位記憶體單元28的輸入端的 佈局例子。

2162-3757-PF.ptd 第13頁 495758 五、發明說明（ίο) 第8圖為一說明圖係顯示由第4圖中顯示之結構中關於 從每一驅動器的輸出端到一單位記憶體單元2 8的輸入端的 另一佈局例子。 第9圖為一說明圖係顯示相應第5圖中顯示之NAND型態 記憶體單元結構的佈局。 第1 0圖為一方塊圖係顯示依據本發明第二實施例之 DRAM結構。 第11 A至11 C圖係顯示依據相關技術當一漏電發生在 ROM中的字元線上。第11 A圖為一說明圖係顯示被一單一驅 動器同時驅動之字元線間的配線；第11 B圖為一電路圖係 顯示一相應第11 A圖中顯示之結構的相等電路；以及第Π C 圖顯示關於由驅動器輸出端距離與字元線電位之間的關 係。 第1 2A至1 2C圖係顯示依據相關技術當一損壞連接發生 在ROM中的字元線上。第12A圖為一說明圖係顯示被一單一 驅動器同時驅動之字元線間的配線；第1 2 B圖為一電路圖 係顯示一相應第1 2 A圖中顯示之結構的相等電路；以及第 1 2C圖顯示關於由驅動器輸出端距離與字元線電位之間的 關係。 、 符號說明

Ra、Rb、1、14〜驅動器； 21a、字元線； 阻抗元件； Vi、Va、· · ·〜電位； 1 0〜記憶體段； 11、12、84〜記憶體單元陣列；

2162-2757-PF.ptd 第14頁 495758 五、發明說明（11) 13、8卜X解碼器； 15〜字元線迴路； 16〜Y選擇器； 17〜ECC/Y選擇器； 18、19〜感測放大器； 20〜ECC電路； 28〜單位記憶體單元； 、...〜字元線； BS}、· . ·〜選擇信號； 3 4、3 5、3 6、...〜接點； 3 2、4 2〜主位元線； 3 3U、3 3R1、4 3丨、· · ·〜子位元線； 88〜Y解碼器； 8 9〜感測放大器/ Y切換器。 實施例 (基本技術概念） 本發明實施例將參考圖示說明。這裡，首先，將給予 一本發明之基本技術概念說明且之後將給予一連串本發明 應用至不同型態半導體記憶裝置之實施例說明。 如上所述，在一相關技術之半導體記憶裝置中，由驅 動器到字元線電荷提供的路徑為由附近端到較遠端的一方 向。因此，如果有錯誤在字元線中，再錯誤位置那一邊部 分端的字元線電位掉落且提供給記憶體單元之閘極端子的 電位也減少且下降至記憶體單元的臨限值之下。因此，如 果記憶體單元為一開單元，電流可以期望流至記憶體單 元，然而，因為閘極電位為低，此電流不能夠流動且此記 憶體單元不能識別（r e c 〇 g n i z e d)為一開單元。因此，在本 圓 111 11 I I Hill _ ill 1 1 Bililil 2162-3757-PF.ptd 第15頁 495758 五、發明說明（12) 發明中，使用一結構其中電荷透過複數路徑提供給字元線 的每一部份。 (1)當字元錯誤為漏電 第1A至1C圖顯示一如之前提到的第11A至Uc圖相同方 式，當漏電發生於一字元線上之本發明例子。第丨A至丨c圖 分別相應第1 1 A至1 1 C圖。如第丨A圖中所示，_驅動器1同 時驅動四子元線2!至2彳。在本發明中，被相同驅動器驅勳 的字元線的兩字元線被視為一單伎且他們的較遠端連接在 一起來形成一迴路結構。特別地，字元線2!的較遠端與字 兀線22的較遠端被線路2^連接，而字元線23的較遠端與字 元線的較遠端被線路234連接。 藉由 位置的那 果假設有 中，因為 線的較遠 對的，在 透過字元 半導體記 發明中， 應電荷。 一電壓相 注意 完全相同 使用上述結構，可以提供補救給連接至發生漏電 ' ί部分端上之字元線的記憶體單元。舉例，如 漏电發生在字元線24的X點，在相關技術的結構 =t的影響，電荷不能夠供應在χ點前面到字元 端間的區域，且記憶體單元的讀取也不可能。相 本發明中，電荷可以由字元線I的那一邊部分端 3與線路&提供給字元線24。即在相關技術的 =衣，中，只可能藉由—系、統提供電荷，而在本 η”系統(兩系統於圖示結構例子中）供 “大ί: ί，發生的X點區域中也可以供應 寺次大於早凡電晶體的閘極 的是’因為字元線21到24為原來艮值"壓。 方式操作，將此字元線連接在；：以至於以 起不會導致操作

/ JO

/ JO

性的問題。此外，被驅動 限制於四個且可以A /勖1问時驅動的字元線數目並不 示的結構例子中，二二f線數目。自然地，如在第1 A圖顯 1同時驅動的宝元缘争目子：線連接為-單位時，被驅動器 五、發明說明（13) 接下來，二圖V干义 &、線路234與字元線2夕士 ^ 3弟1 A圖令顯示的字元線 “H，，時。在箕1 B圖^^等電路，當驅動器1的輸出為 域的電位；符號Vx:表：：JVl表示在驅動器1之輸出端區 電位；符號Ra表干—對：：凡線較遥端(例如在線路234)的 值的1σ ^應由驅動器1之輸出端至X點的電阻 诚的—，几70 >付唬Rb表示一對應由X點至字元線的較遠 二？：的阻抗元件；以及符號RX表示-對應由X點； t貝:地）的電阻值的阻抗元件。此符號Rc與Rd表示在 子兀、·、23上分別對應在字元線&上之阻抗元件“與心之阻 抗元件。 心裡’將給予本發明結構的一例子與相關技術在漏電 位置的電位比較說明。首先，在相關技術的結構中，由第 ΠΒ圖中顯示的相等電路的電位Vxb為由下述方程式給予。 Vxb=Rxx Vi/(Ra+Rx) 在本發明的結構例子中，然而，由第丨B圖中顯示的相等電 路的電位Vxa為由下述方程式給予。注意的是，在方程式 中’此計算符號“/ /，，定義為χ//γ=χ X ΥΑΧ + Υ)。

Vxa = Rxx Vi/{ (Rb + Rc + Rd)//Ra + Rx} 因為明顯的是（Rb + Rc + Rd)//Ra<Ra，Vxa>Vxb的關係建

495758 發明説明（14) 儿。即可以使用本發明的結構例子比力 ^ ^ ^ ^ ^ . j卞比在相關技術的結構击 增加漏電位置的電位。此外，由第丨1B圖中很清楚的稱， 為沒有電流流入：抗元件Rb，電位Vb接近於電位Vxb 對地，在本發明釔構例子中，因為電苻 相 五 立 對地 路2 , … ☆此ν υ按迩於電位Vxb。知 ，在本發明構例子中’因為電荷透過字 盘； 供應給，線24 ’電位以為_比電位—高的電3位線 接下來二弟1C圖顯示以字元線&為參考，在字元線命 位與當驅動器1的輸出端的距離之間的關係，且也干包 據第11C圖中顯示的相關技術結構之字^線位準分;不: 據本發明結構例子，在驅動器i的輸出端之字元線2:的？ 位為電位¥1且此電位平穩地向χ點接近而減少。雖铁^ 元線24的電位在X點蠻成啬^、咱雷_ …、V予 單元的V t ” 。此外，在☆胥綠9 ΔΑ … 開 , 土丁兀線24的I位平穩地向X點的的 遠端接近而增加且在字亓妗9的^、、土 & u 丁几綠々的較延端變成電位Va 〇 在此方法中，在本發明結構例子中，由驅動器丨 的電荷在字元線附近部分媳的方A、 ,、 知共 • 〜丨刀知的方向與字元線的較遠那一碡 部分端的方向航向漏雷位蓄 4 ’ 〜 J和电位置。因此，可以比在相關 結構中增加漏電發生的字& ^ Μ效 4 A - 4lj子70綠的整體電位，以及保證整騁 子兀線上的電位等於式士认“ g σ〇 _ 體 ’ Α或大於開早兀的V t ” 。在相闕姑你 的結構中，是不可能讀3技術 κ，曰够1 貝取存在於X點的那一邊♦部分端的記 m早7L(見弟11C圖）’然而，依 為全部記憶體單元都可以结珣日μ * 因 期在產能上的改善。 Α个而受“ π五ΊΓ U預 (2 )當字元錯誤為損壞連接 第 2Α 至 2(]圖_+ , 身不一如之前提到的第12Α至12C圖相同方

2162-3757-PF.ptd 第18頁 495758

式，當損壞連接發生於一字元線上之本發明例子。第2A至 2C圖分別相應第12A至12C圖。在第2A圖中，因為字元線2 上在X點發生一損壞連接，如第丨2A圖中的相同方式，沒^ 電荷可以由左邊提供給X點的右邊。然而，在此情況中， 因為電荷透過字元線2S與線路2^由字元線24的較遠踹供靡 給X點，…連接至字元線24的所有記憶體單元：可供： 正確地讀取。 這裡，第2B圖顯示一包含第2A圖中顯示的字元線23、 線路與字元線24之相等電路，當驅動器1的輸出為“H，， 時。與漏電導致在字元線錯誤（見第1B圖）的差異為在阻抗 元件Ra與阻抗元件Rb之間的連接點損壞，因此，阻抗元件 Rx不存在。此外，如果在字元線24的較遠端的電位與在相 關技術之結構與本發明結構例子的損壞連接的位置的電位 比較，可以發現下述部分。 首先’在相關技術的結構中，因為阻抗元件^為浮動 的如第12B圖所顯示的相等電路中。電位Vxb與電位Vb為不 確定的。相對地，在本發明結構例子中，甴於損壞連接， 實際上沒有電流流入第2B圖中所示之阻抗元件Ra與“至 Rd，且電位Vxa與電位Va可以由下述方程式決定。

Vxa = Va « Vi 即依據本發明結構例子，可以大體上地供應與由驅動 器1輸出的沒有改變的電壓給除了損壞連接位置區域之 外，每一連接至字元線2S與字元線24之記憶體單元，且大 體上所有記憶體單元都可以讀取。另一方面，在相關技術

2162-3757-PF.ptd 第19頁 495758 五、發明說明（16) 的結構中’因為在損壞連接位置的那一邊部分端上的記憶 體單7L的閘極電位為不確定，是不可能執行這些記憶體單 元的精確讀取的。 " 丨 接下來，第2C圖顯示以字元線24為參考，在字元線電 位與當驅動器1的輸出端的距離之間的關係。在第2c圖 中，以實線顯示的分配為依據本發明結構例子之字元線位 準分配且以虛線顯示的分配為與在第丨2C圖中顯示之相關 技=的字元線位準分配相同。依據本發明結構例子，由驅 動的1的附过知到損壞連接位置（如X點）前面的X v點的電位 大體上與驅動器1的輸出電㈣相同，只有些微的變化盘 此電位超過“開單元的v十” L, M " 社，班丄v .早兀*的V t 。此外，雖然稍微越過損壞連 接位置由Xw點儘吾磺刭那 #加\ ^ -^t t M ^ ^ 位，此龟位仍然超過“開單元的Vt ”。 一

因此，在本發明Φ，f A 動器1之電荷從字元線的Μ ；；β§ν一損壞連接發生時，由驅 请那一、嘉邱八# 附近部分端的方向與字元線的較 際損壞連接位置的非常小壞連接的位置。因此，實 技術的結構中增加較多二文情況，可以比在相關 全體字元線的電位；子‘二的電位，，且可以使得 然在相關技術的結構中可二。因此，雖 邊部分端的記憶體單元（取存在於χυ點的那一 子，是可以讀取幾乎入#\圖），依據本發明結構例 上的改善。成手王部的記憶體單元且可以預期在產能

2162-3757-PF.ptd 第20頁 495758 五、發明說明（17) 注意的是，並不絕對必龙肢工』必 所述，…能，舉例，、連線連接，如上 接字元線與字元線2,。自然地 '，用子兀線以及連 接，用以補救字元線中的錯誤^要，、兩相鄰字元線連 也能保持最小。 吏侍在表回面積中增加的總數 此外，在上述說明中，兩字土 起，然而，也可能連接二個釭、土山二'乂逖编為連接在一 ^ 一個較遠端或更多字亓蛣A 一如 牛例，-個考量是將第1A圖中 ，連接在-起以至於四字元線都連接在：：：=- =使在字元線2,與字元線22都發生錯胃，舉例，果：可 乂由其他剩下的字元線2與2的較遠那 ^ 置，從而致能產能增加：4 “那一邊供應至錯誤位 [第一實施例] (1 )整體結構 ROM來使彳康^=例之半導體記憶裝置為一將本發明應用至 干於二=行錯誤更正，且一整體結構之方塊圖為顯 來矜出ROM ·。在第3圖中，記憶體段10為由一其中儲存用 氣出R0M之外的原始資料之記憶體單元陣列1 1以及一其 i 2 ^，兩來在資料中更正錯誤的ECC之ECC記憶體單元陣列 ^ 一由R〇M外部供應之位址AD包含一使用於字元線選擇 址/、 使用於位元線選擇之行位址。一 X解碼器1 3

495758 五、發明說明（18) 其中包含用以驅動字元線之驅動器14、… 動η數目（其中n是一 2或更多的整數）之字元^。中;肩音不駆 是，在第3圖中，只有一驅動哭i 4 ，—心的 Φ磕也5 ψ紙叙哭1 /1 σ 4 <4不 且η數目之字元線 中連ms m只有兩相鄰字元線以 1 5顯示之迴路結構連接。此外，不 l、〕i路 2C圖中所示之驅動m(反轉 哭/ 圖與第2八至 鏟於入产咕的你、、隹二丄L 動益1 4為沒有反 可二=:Γ器生成輸出信號之不反轉驅動器，但也 這裡，當一讀取由記憶體段10做出眭，必 上讀取，只有連接至同時驅動的η數目字元線的一特定 =線之-記，體單元的資料。因此，χ解碼器13解瑪此 ϊΐ;驅動器進入㈣，以及也生成-用以選 擇任一連接至η數目字开蠄夕#卜太μ抑一 予70線之€ fe體早兀的資料之選擇信 ^(^、，，對應至下面所述之“儲存體選擇信號，，或“方塊選 擇為）。此選擇^號供應給一在記憶體段1 〇中之選擇電 曰日體（未於第3圖中顯示）。 接下來，一 Y選擇器1 6由複數在記憶體單元陣列丨丨中 之位元線之間選擇對應至資料（舉例8位元寬資料）之位元 線來同時地輸出至ROM外部，依據位址AD中包含的行位 址& —ECC/Y選擇器17為相同且由複數在ECC記憶體單元陣 列1 2中之位元線之間選擇一位元線周以讀取對應至輸出資 料之ECC。 接下來，感測放大器18、· · · 、18(圖中標示為S/A)提

2162-3757-PF.ptd 第22頁 495758 五、發明說明（19) -—— ----- — 供對應輸出資料OUT的位元寬的數 _ 、 每—感測放大器之位元線讀出的f 感測由對應 資料來被輸出。感測放大器1 9、〜單元貝料且輸出的 測被ECC/Y選擇器1 7選擇之位元綠· · 為相同且這些感 出資料之ECC。 、、、上的貧料且輸出對應輸 此E C C電路2 0在任何輸岀資却 輸出輸出資料OUT至ROM外部。4田 ^ 口口（ ^有續不） 中的錯誤由感測放大器1 8到達，此…而次，又有輸出貧料 給Φ仏认u — 』逐此ECC電路20沒有改變而 =此輸出貧料至爾外部為輸出資棚τ。此外，當不可 “ΐ輸2料時，此ECC電路20由—輸出端子（未顯示） I邱▲不貝枓不能更正的事實之錯誤資訊給一也未顯示之 ^ 憶體控制器與CPU(如中央處理單元）。注意的是此 …曰誤貧訊是使周來檢查記憶體與排序晶片。 (2 )驅動器1 4與記憶體段1 〇之間的連接關係 ^第4圖顯示更多有關第3圖中顯示之由驅動器14供應至 ，憶，段1 〇之選擇信號與字元線驅動信號的細節。注意的 是第3_圖中顯示之記憶體段1 〇為由複數第4圖中顯示的結 構以圖不的垂直方向群組在一起所形成。也注意的是，由 於其複雜性，所有的位元線與記憶體單元都未於第4圖中 顯示。 在第4圖中’付號％至ι表示在第3圖中顯示之X解碼器 1 3内。卩生成之字元線活化信號，且分別供應給驅動器2 I 至2 5n的輸入端。此驅動器至25。對應至第3圖中顯示之

495758 五、發明說明（20) 驅動器1 4且每一驅動器如上所述同時地驅動四字元線。此 驅動器26! S26s分別緩衝暫存下面說明之選擇信號BS!至8& 且驅動一單位記憶體單元2 8中之選擇電晶體（未於第4圖中 顯示）。 舉例，在被驅動器2 5!驅動的字元線上，在相關技術 的結構中，所有四字元線的較遠端為打開的。相比於此’ 在本實施例中，藉由連接兩相鄰字元線之較遠那一邊部分 端，一矩形字元線迴路2 7n與一矩形字元線迴路2 7!2形成且 此字元線迴路在驅動器2 的附近部分端在垂直方向以線 路連接。在相同的方式中，同時被驅動器2 52驅動之字元 線形成一字元線迴路2 721與一字元線迴路2 722。 字元線迴路2 721圍繞字元線迴路2 7n。這些字元線迴路 都互相置放為同中心的（concentrically)。相同的情’兄應 用至其他的字元線與字元線迴路2 7nl圍繞所有的字元線遇 路2 7^、2 721、· · ·這些全都互相置放為同中心的。此外’ 字元線迴路27p2圍繞所有的字元線迴路2712、2 722、·…这 些字元線迴路全都互相置放為同中心的。 這裡，在單位記憶體單元2 8中供應給每一字元線之子 元線驅動信號由第4圖中的上面至底部具有順序Wn、···、 n、n、· · ·、n …、 w2、· · · 、wn。藉由使兩如第4圖中顯示的型態，當同時驅 動相鄰之字元線的較遠端那一邊部分端連接時，他們可以 再沒有字元線迴路互相交叉的情況下置放為一同中心的結 構。因此，因為可以置放給每一字元線迴路的配線於一置

2162-3757-PF.ptd 第24頁 495758 五、發明說明（21) 一配線層，不需要額外的接點且配線的區域可以減少一相 應總額。 接下來，符號28表示一單位記憶體單元包含，舉例， NAND(反轉AND)型態記憶體單元或N0R(反轉〇R)型態記憶體 單元且由8 X η記憶體單元數目形成。藉由活化任一字元線 活化信號①至^，在單位記憶體單元28中對應至活化的字 元線活化信號之八個記憶體單元被選定。注意的是，也如 下面4第5與6圖中顯示，此單位記憶體單元28為藉由群組四 =方塊（blocks)，，或“儲存體，，在一起所形成，其中， 供應兩選擇信號與n數目之字元線活化信號。 這裡，第3圖中顯示之x解碼器13為°由二將位址ad預解 二預解碼為與複數將由預解碼器的輸出再解碼的主解碼 t ^形Ϊ。一單位記憶體單元28提供給對應至每一個這些 ^ 。因此，第4圖中顯示之單位記憶體單元2 8可以 ^8二特〜Ϊ瑪早位方塊。注意的是，此單位記憶體單元 -、:疋、'、口構將參考第5與6圖詳細說明於下。 號或ί:i擇ί選r信號叫至叫一般稱為儲存體選擇信 組：字i線口1接至四字元線之八個記憶體單，元(即兩群 選定之字ΐϊϊ被對應至在單位記憶體單元28中被同時 叫至叫中」泉么化信號^驅動器驅動。因此，選擇信號 八個記憶體且一早一 §己憶體單元被由同時選定之 、=暇旱7L中被選定。 /主忍的是’為了選擇一圖示之單位記憶體單元之外的

2162-3757-PF.ptd 第25頁 495758 五、發明說明（22) " -- 單位e己屈體十元為了要使所有供應給此單位記憶體單元 28的进擇5虎BS!至88§無效，他們都被設定為低位準（下面 縮寫為 L ) °此外，選擇信號與字元線活化信號與選擇 k號BS! ^BSs不^同且第4圖中顯示之字元線活化信號％至i 供應給圖不之單位記憶體單元之外的單位記憶體單元。 ^此外圖、、、Q構之外的其他結構，也可能，舉例，來 升/成子元在匕為以致於他們架橋於（br i dge )選擇信號 BS3至BSs。然而，如果使用此結構，一由字元線分開的配 線層則必須使用來給架橋於選擇信號的配線。接點接著則 必/貝提供、、、e比且表面面積對應的增加。因此，如第4圖中 七"、員Λ j : 土又有選擇信號使用於架橋的情況下兩相鄰 塊中一字70線迴路被形成。使用此結構，不只可以在相 同配線層上沒有使用接點而形成字元線迴路，在較遠那一 ，部分端所需回摺字元線的配線長度也可以減少至最小且 最佳的排列中用以線路的表面面積需求也可能為最小。 (3)NAND型態記憶體單元 一 接下來’兩型態之結構例子將說明為給單位記憶體單 元的特定結構。首先，第5圖顯示使用一mnd型態記憶 體單元結構，其中記憶體單元為垂直堆疊（stacked)之 ROM。注意的是’在第5圖中，只有單位記憶體單元與字元 線被選用（extracted)與圖示，且只有在與單位記憶體單 元中一位元線相關的結構被顯示。此外，在第5圖中，所 有第4圖中顯示之驅動器25l至2511與26〗至2 68都被省略。 這裡，如上所述，一單位記憶體單元被分開為四相鄰

2162-3757-PF.ptd

第26頁 495758 五、發明說明（23) ---------一 方塊31!至314。先看方塊31!的區域，每一位元線為由一主 f元線32與兩連接至主位元線32之子位元線％與3&形 域三依據王位兀線32記憶於記憶體單元陣列丨丨或£(：(：記憬 二主位元線32的上面端連接至γ選擇器16或 ^ 砥态1 7之一。注意的是，主位元線32的線路主 H用—銘配線層且此子位元線％與3、±要由一擴散 (di ifused)層形成。 ，下纟:符號34表示-在銘配線層與擴散層之間用來 位兀線32與子位元線33u與33r!的接點。接點35與36 為^接點34相同。除了此，只有使用閘極聚石夕化合物 線來給字元線迴路如字元線迴路 ，、、·，σ供應k擇k #UBSL至BSs之方塊選擇線路。注音的是， 為了:少_相較穩_似的之製造成本提候銘與聚 矽化合物配線層中之一種是正常的。 接：來’在方塊31}中’先看子位元線％，nM〇s(金 屬氧化半導體）電晶體形成個別的記憶體單元A 1、 BMm、ML11且電晶體（下面縮寫為Tr)Qu、以“垂直堆疊 =放於接點34與接地之間。注意的是，為了設計（create) 這些记憶體單元的資料（編譯（pr〇gram))，依、照資料來被 編譯，如果一如單元電晶體應否置於一常態地開（〇n)狀態 的決定做出的話’則是能夠勝任的。在此情況中，為了要 置放此單元電晶體在一常態地開狀態，在單元電晶體中^ 雜賀可以接受離子（ion)注入從而形成—消耗（depleti〇n) 型態電晶體。

2162-3757-PF.ptd 第27頁 495758 五、發明說明（24)

TrQu表示一消耗型態nMOS電晶體。因此，雖然選擇信 號BSi連接至其閘極端子，此TrQL1不管選擇信號BS!的位準 而常態地為開且不直接與此操作連接。注意的是，使用這 型態結構的原因為與相關技術比較起來位元線的數目與接 點的數目可以減少且以便結合字元線方向（X軸方向）。此 外，在第5圖中，符號“D ”給予為有意義之（re 1 evant)電 晶體以至於可以立即地看出此電晶體為一消耗型態電晶 體。因此，那些不具有符號D之電晶體（除了單元電晶體） 全為提高（enhancement)型態nMOS電晶體。此事實對於所 有下面參考圖示都相同。 接下來，TrQL2表示一周來方塊選擇之選擇電晶體。即 藉由設定選擇信號BA至“H，，且置放TrQL2在一開狀態，此 連接至子位元線33L1之記憶體單元MLnl、· · · 、ml2i、j{lii可以 ^主位元線3 2上被讀取。注意的是，用以選擇個別記憶體 單π之字7L線活化信號比至先供應給記憶體輩元]^至（ 的閘極端子。 Lnl 子位元線3 3R1端的結構除了下面幾點之外與子位元線 33L1端的相同。首先，選擇信號被供應之被設為— 提高型態選擇電晶體且選擇信號BA被供應之。‘被設為 =，耗型態電晶體以至於在子位元線33ri上的記憶體單元 ::在子位元線33L1上的記憶體單元不會同時讀取。因此， 猎由設定選擇信號BSlS “H” ，可以讀取在主位元線32上 之元憶體單元MR11至MRnl的資料。 方塊312的結構與方塊31l的相同。即此方塊3li的結構

2162-3757-PF.ptd 第28頁

495758 五、發明說明（25) 利用一平行字元線的直線為一對稱軸，造成鏡射對稱，且 方塊3 12利用供應選擇信號B S3與B S4來分別取代選擇信號b $ 與BS2而形成。注意的是，為了更精準，在一鏡射對稱的 狀態中，選擇信號BS3與6心的配置為選擇信號BS}與8心的配 置之相反的，然而，也是可以以選擇信號BS4切換選擇信 號BS3，在此情況中，兩方塊變成完美的鏡射對稱。除此 之外，方塊313與314的結構，除了只有供·應選擇信號BS5至 BS8來分別取代選擇信號BS}至884之外其餘與方塊31!與312 的相同。 方塊312的子位元線3 3L2與3 3R2與方塊3丨3的子位元線 3 3L3與3 3以連接至相同的接點35，真方塊312與313為以接點 35為一界限相互鏡射對稱。此事實對於方塊3 h與方塊3 14 以及共同分享接點34或接點36，這些置於上面或下面於它 們的方塊（未顯示）都為相同的。 那些如第4圖中顯示之之字元線具有相同佈局。舉 例，字元線迴路27n為由兩相鄰以水平方向型態（running) 之字元線與以垂直方向型態两以連接這些字元線之線路形 成且具有一只在字元線迴路的右端指回之結構。此外，將 相鄰接點之間的區域視為一單位，〆η數目以，同心結構安 排之字元線迴路以一重複型態配置。 接下來，將說明在方塊中當記憶體單元^22的資 料，舉例’在上述結構中讀取時的操作。首先，只有供應 給被讀取之記憶體單元之字元線活化信號Ws由字元線活化 化號见至^中被設為” ，以及其他的字元線活化信號全

2162-3757-PF.ptd 第29頁 495758 五、發明說明（26) ^為丨丨。在此同牯，只有供應給在被讀取之記憶體單 几的子位兀線上之選擇電晶體的選擇信號由選擇信號 ，BSs中被设為Η ，以及其他的選擇信號全設為 1 。注意的是，供應給第5圖中顯示的那些以外之每〜 單位記憶體單元的選擇信號與字元線活化信號全都設為 L 。除此之外，一既定正電壓供應給每一主位元線 路’包括主位元線路32。 雷曰：ί 定的結果i只有在方塊3 11至314中由方塊選擇 關：、、:音Γ: Qr 3 Ϊ Γ且其他的方塊選擇電晶體全設為 /n W的疋，所有/月耗型態電晶體，包括串聯連接£ 因r:，Q;4，不管選擇信號咚至叫全都常態地設為開。 ;;匕：=位元，之七個子位元線以全部的方塊選 擇电日日體為處於一關狀態而由主位元線32切斷。始 所有的記憶體罝元，除Ύ宝1 碌切斷相對的’ ML22 Mr22、ML23、MiR23、ML24 與 MR24 之外，由方 L21 R2! 單元Μ ，丨丨兀除了子兀線活化信號I供應之記憶體 ^ Q Q son , , ^ “ L24 〆、mR24 < 外 ’ ® 万 1 4中的記憶體單元不管無論每一記情體單元暑$ 為-消耗型態而被設為開。 己U體早兀疋否 ^TrQR4 . . :(y ,、、、員不）至MM全都為一開狀態。如果在記憶體 :以雜:Μ妾受離子注入而形成一消耗型態電晶體,此記； 二：：MR22將為總是開。因此，電流沿著由主位元線32開 r=’f過接點35:且”由形成子位元叫之擴散 二托 r R4、TrQR3、C 憶體早兀MSn2、. . .、Mr22、以及M⑴ 至I地。相對地，如果記憶體單元Mu2不是一消耗型態電

2162-3757-PF.ptd 第30頁 五、發明說明（27) 晶L體，，因Λ供上給其自己閘極端子之字元線活化信號W2為 、^ 1思體單兀^2為關且電流不能夠沿著上述路炉4 1 因為如此，記憶體單元％”的資钭可以由感測放罘 \ f感測放大器1 9感測是否電流經過第3圖中顯示之Ecf/Y 廷擇器17或Y選擇器16流入主位元線32而被偵測。 辨π在上述操作中，假設有一漏電或損壞連接發生在記憶 粗=tlMR22所屬的方塊3l2内的字元線迴路之中，除了 心 體％元仏22連接之字元線迴路27?!之外的字元線迴路（舉心 例，字元線迴路27η)中，比子位元線33r2接近驅動器 25J見第4圖）的輸出端位置（舉例，在第5圖中的乂點） 此旧况中:為了讀取記憶體單元，除了記憶體單元Μ 之外子位元線33R2上所有記憶體單元都必須為開。R22 一然而，如果在依據相關技術之半導體記憶裝置中，宝 =線的較=那一邊部分端為打開的（〇pen)且沒有如依據本 貫施例之字元線迴路27n中的摺回，雖然字元線活化俨號 ^^為“H” ，提供給在x點的較遠那一邊部分端之記憶體〃單 兀ML1S與MR1y之閘極端子的電壓結果變成低於臨限值電壓之 下且所有這些記憶體單元置放於一關狀態。 因此，如果記憶體單元Mrm不是一消'耗型態，則在一 習知f構中，不考慮無論電流是否期待沿著上述路徑流 ί i耩由在字兀線上的錯誤記憶體單元被置放於一關 次恶且此電流結果不會沿著上述路徑流動。因此，感測放 J 貫際偵測儲存於記憶體單元MR22中資料之精確相 反的貧料。

第31頁 495758

配置^的字Λ 二: 元線迴路2711， 那—：二又 由字元線迴路27"的較遠 供靡ί :· 分別之記憶體單元1'!⑴與Μ⑴之閘極端子 二f、，、s母一記憶體單元仏12與ml1s之閘極端子。因此，記憶 ，單元mRw之閘極端子超出臨限值電壓且置放於一開狀u心 =、以至於，雖然記憶體單元Am不是一消耗型態，此電 /;il &著上述路徑流動且可以執行一正確資料讀取。 注意的是，以上的也可以應用至當資料由記憶體單元 仏22之外的記憶體單元讀取時。即只有連接至被讀取之記。 fe體早元之字兀線活化信號需要由字元線活化信號％至^ 被6又為L.，且只有供應給包括被讀取之記憶體單元之 子位元線上的方塊選擇電晶體之選擇信號需要甴選擇信號 BS!至8\中被設為“H，’ 。 ° a (4)NOR型態記憶體單元 接下來，參考第6圖，將說明當本發明應用至使用n〇r 型態記憶體單元結構之ROM的結構例子。在第6圖中，只有 顯示與第5圖相符合之結構元件且字元線活化信號、選擇 信號、以及字元線迴路完全與第5圖中的那些相同。另 外’單位記憶體單元分開為對應解碼單位方塊之四個儲存 體411至414也是相同。注意的是，通常實際上當參考— 型恶兄憶體單元時使用名詞“儲存體’’與當參考一 N A N D别 態記憶體單元時使用名詞“方塊”且此專門用語接下來將 i於本說明中使周。應該注意的是，然而，這裡參考到的锦 |存體在概念上與在SDRAM(同步靜態RAM)與類似的中使用的

五、發明說明（29) 儲存體不同。 先看儲存體4 1 i附近的F々 ^ 一 元線42與一連接至主# — 。〇 s ，母一位兀線為由一主位 、要至主位兀線4 2之子位元繞4 3报# iL ^ 位元線42與第5圖中顯 /疋綠4…形成。此主 周鋁配線層。相對地，子位 山又王一便 (embedded)擴散層形成。々4表1 —、 一肷進 擴散層之間用以連接主dH7" 一在銘配線層與欲逢 桩點4…二 線42與子位元線43〆接點。 接點4 5與4 6與接點4 4相同。

下=儲存體411的内部，讀目的記憶體單元提供 Μ Π:，的左與右邊。更具體地，記憶體單元Μ⑴至 " ^431 ^ ^ ^ ^ ^ ^ ^mr11 ^Mrr1 ^ 供於：位：線431的右邊。字元線活化信號W1至1供應至每 一圯憶體皁凡之閘極端子，且提供在左右邊把子位元線 4^夾在中間之兩記憶體單元為同時地選擇。每一記憶體 單元之漏極端子連接至子位元線4丄。 v 1

此外’在左手邊之每一記憶體單元的源極端子共同透 過儲存，選擇電晶體TrQi連接至接地。相同的方式，在右 f邊之母一記憶體單元的源極端子共同透過儲存體選擇電 晶體TrQ2連接至接地。注意的是，此Tr(^與了分別被供 ^至他們的閘極端子之選擇信號與選定且用來讀取 分別提供於子位元線4 左端與右端之記憶體單元。 應該注意的是，為了產生（create)記憶體單元資料， ' H 提供給字元線活化信號時，此記憶體單元必須與 資料一致改變為開或關。為了達到此，是有必要利用在單

元電晶體中雜質 。一 值電壓高於式你 整早兀電晶體的臨限 ^ 於或低於字元線活化信號的“H，，。 且這此=f 41"的結構與儲存體41ι的結構全部相同， 相同ί Ϊ :至414與MND型態國中方塊311至314完全 儲存體41中的L 在儲存體412中的子位元線叫與 3 π卞立兀線4 3 ·3連接至相同的接點4 5，且儲存 以f點45為兩之間的界限對稱鏡射。此事實對 而諸存肢3^與儲存體3丨4也相同，且這些儲 面或下面的方塊（未顯示）共同分享接點44或接點46置於一 棗制Ί Ϊ說:月當在儲存體412中記憶體單元M⑵的資料， 、牛例，在上連名構中被讀取時的操作。在此情況中，只 J接至記憶體單元mL22之字元線活化信號％由字元線活：信 4‘至,Wn "皮設為“η ”，以及其他的字元線活化信號全設 為“L ’’ 。換言之，給字元線活化信號的位準為給nand型 態R Ο Μ的精確相反。 在此同時’只有供應給連接至記憶體單元（Μ的方塊 選擇電晶體的選擇信號BSs由選擇信號BS!至638中被設為 “H ’’ ，以及其他的選擇信號全設為“L，，。注意的是1畜 貫是所有其他供應給第6圖中顯示之那些之外的每一單作 記憶體單元的字元線活化信號與選擇信號都設為“L，，， 如同在N A N D型態R Ο Μ的情況中一樣一既定正電壓提供給每 一包含主位元線4 2之主位元線。 因此’只有選擇#號BSs供應之TrQ3由在儲存體4；^至 4 %中的儲存體選擇電晶體中被打開且其他的儲存體選擇

2162-3757-PF.ptd 第34頁 495758 五、發明說明（31) ---- 電晶體被關上。因此，除了記憶體單元M⑴、屺22、...、 ml„2之外，所有記憶體單元之源極端子被個別對應的儲 體選擇電晶體與接地端切斷。另外，所有字元線活化仕卞 ?2沒有供應的記憶體單元都被設為關，因為“L，，供 他們的閘極端子。 ‘n 因此，電流只能沿著對應記憶體單元^的路徑流 動。如果記憶體單元mL22的臨限值電壓為或少於字元線活 化信號W2的“H :，則記憶體單元置放於一開狀態' 二 此，電流能沿著由主位元線42透過接點45與由形成子位元 線的嵌進擴散層穿過記憶體單元、22與^%至接地的路 徑流動。 相對於此，如果記憶體單元Μ!?2的臨限值電壓設為一 比子元線活化#號％的β，高的值，則記憶體單元此22置 放於一關狀態且電流不能沿著上述路徑流動。因此給 NAND型態ROM的相同方式，記憶體單元礼22的資料可以被减7 測放大器1 8與感測放大器1 9感測是否電流流入主位元線“ 而被偵測。 在上述操作中，假設有一漏電或損壞連接發生在比字 元線活化信號％與記憶體單元Μ!』2的閘極端子的線路之連接 點接近驅動器25J見第4圖）的輸出端之字元:線上（舉例/ 在第6圖中的X點）。 在此情況中，如果在依據相關技術之半導體記憶裝置 中，字元線的較遠那一邊部分端為打開的（open )，雖然字 元線活化仏號％為“H，，提供給在X點的較遠那一邊部分

495758 五、發明說明（32) 端之記憶體單元Mm與屺22之閘極端子的電位少於臨限值電 壓。因此，如果記憶體單元礼22的臨限值電壓沒有設定高 於字元線活化信號％的“H” ，不管無論記憶體罝元…”期 望置於一開狀態與電流期望沿著上述路徑流動/甴於在字 元“的=誤，圯憶體單元峻μ結果置放於一關狀態且電流 不ί沿著上述路徑流動。因此，感測放大器實際偵測記憶 體單元ML22的資料之精確相反的資料。 一相^於，此，因為在本實施例中形成字元線迴路2 72!， 配置為Η，的字元線活化信號W2由字元線迴路2 了91的較遠 那一邊部分端透過分別之記憶體單元⑽⑶與丨{⑵之閘極端子 附近供應給每一記憶體單元Mrm與I?之閘極端子。因此， 果Γ t體單元U的臨限值電壓設為低於字元線活化信 2 ^朴 ，則記憶體單元Mm置放於一開狀態以至於電 流A者士述，徑流動且可以執行一正確資料讀取。 M 的減'上的也可以應周至當資料由記憶體單元 體，元讀，時。即只有連接至被讀取之記 :‘為“H ”子，疋V舌化h號需要由字元線活化信號Wl‘至Wn 之$極端工之枝n有供應給連接至被讀•之記憶體單元 3 = \ f，擇電晶體之選擇信號需要㈣^ 號至BSs中破設為“H，，。 < ’干， (5 )佈局 :矣了來结配線型-怨的佈局將以兩例子說明。 庳之：：巉、圖顯不一佈局例子，其中甴x解碼器13端供 心子凡線活化信號的線路與供應給單位記憶體單元2 8之 495758 五、發明說明（33) 兩群組字元線活化信號的線路，每一群組以一單一接點連 接。注意的是，在第7圖中，由驅動器25ι至與驅動器 26i至26^到單位記憶體單元28之輸入端的部分11已經由第4圖 中顯示的結構得到且其佈局已顯示。因此，在第7圖中， 左邊為X解碼器1 3端與右邊為單位記憶體單元28端。 這裡’在X %碼裔1 3端之選擇信號B S!至B Ss的順序與在 單位記憶體單元28端之字元線活化信號％至^與選擇信號 BSi至BS8的順序與第4圖中顯示的完全相同。相對地，在X 解碼器1 3端之字元線活化信號％至Wn的順序與第4圖中顯示 的順序不同。特別地，奇數數目的字元線活化信號以％、 %、···、(W!與^」未顯示）的順序在選擇信號BS2與選擇 信號BS3之間輸入，與偶數數目的字元線活化信號以、 BW4、W2(W4未顯示）的順序在選擇信號BS6與選擇信號BS7之 間輸入。 每一由X解碼器13端供應之選擇信號BSi SBS8提供遠至 分別之接點鋁線路51!至518。此外，閘極聚矽化 合物線路53i至5 38由接點52ia至528提供至單位記憶體單元28 的輸入端。 如果看字元線活化信號，然而，可以看利的是形成延 伸指向單位記憶體單元2 8端的字元線迴路之閘極聚矽化合 物線路54u至54111在閘極聚石夕化合物線路5 32與閘極聚矽化 合物線路5 33之間的區域中以一同中心型態矩形迴路安 排。當然，在第7圖中，只有顯示在矩形迴路的左邊之摺 疊部分的區域。形成字元線迴路之閘極聚矽化合物線路

2162-3757-PF.ptd 第37頁 ^5758 五、發明說明（34) -------- δΪ ^ ^ ^ ^ ^^ ^ ^ „54, ^ 別1 置"放在目同。此外，接點55u至55nl與5519至55。分 “t Λ夕石夕化合物線路54u至…與54丨2至⑷的摺 且口，刀（即此線路在圖中以垂直方向進行）。 化信ί: L: ’提供用以由X解螞器13端供應之字元線活 連接& _ ^於，以至於上面與下面兩字元線迴路可以互相 伸ΐ右元線活化信號Wl ’銘線路561以水平方向延 〈妾考在置放接點5 ！與接點W的你te陌士力 彎曲90度角，他接著以卡亩方& ?』5512的位1順時針方向 接5 „权s 接者以土直方向延伸向下且在接點55"連 閘極聚矽化合物線路54n，以及然後繼續以垂直方J 在接點55!2連接至閘極聚矽化合物線路54p。 元線活化信號w2 ’铭線路％以水平方向延 9” 接點5 521與接點5 522的位置逆時針方向彎西 9 J角，他接著以垂直方向延伸向上且在接 ？ =聚石夕化合物線路5422，以及然後繼續以垂直 一在接點5 521連接至閘極聚矽化合物線路％。此外- η=化信號Wn，舉例，铭線路56η以水平方向延伸向、 :二^者在置放接點55rl與接點55η2的位置彎曲9〇度 ^ι二 在接點5 5 η!連接至閘極聚矽化合物 深路b 4η1。 第8圖顯示一佈局例子，其中由χ解碼器i3端供麻 讀活化信號的線路與供應給單位記憶體單元28之；群： 子兀線活化信號的線路，每一群組以一兩個接點連接。：士

2162-3757-PF.ptd 第38頁 495758 五、發明說明（35) 意的是，第8圖中，相同的說明符號配置為第7圖中顯示的 相同線路。 σσ如第8圖中’左邊為X解碼器1 3端與右邊為單位記憶體 f元28端。在X解碼器13端之選擇信號至的順序與在 單位記憶體單兀28端之字元線活化信號％至^與選擇信號 BSi至8$的順序與第7圖中顯示的順序完全相同。 々目對地，在X解碼器1 3端之字元線活化信號％至1的順 f與第7圖中顯示的順序不同。即奇數數目的字元線活化 心號以Wn_i、· · · 、w3 ' Wi (w㈠未顯示）（如第7圖中顯示的相 反順序）的順序在選擇信號BS2與選擇信號BS3之間輸入，盥 偶數數目的字元線活化信號以％、· ··彳（如第7圖中顯示 的相反順序）的順序在選擇信號叫與選擇信號叫之間輸 同士母一由X解碼器13端供應之選擇信號队謂8，盥第7 圖中相同的方式，提供遠至分別之接點 59之鋁、綠 51!至518。此外，也如第7圖中相同的方 j聚夕化 物線路61·α至618由接點52l至52摇供衣的彳 J來矽化合 然而，在此佈局例子中，；為8提供。 64nl、65nl、64n2、與65n2，此閘極聚矽化入接點 繞過這些接點附近的區域，用以供應^之^ 1至618 總數。 ^之必要表面面積 現在將說明字元線 ^ 〜 ，口 «'J 5凡口乃 〇 雜妙 2< / . C憶體單元2 8的字元線迴路如一以同中心姅 向單位 路的配線，實際上，他們不會在同 ：來子矩陣迴 深層形成一迴路。

495758 五、發明說明（36) 即相對於在第7圖中字元線回s 化合物配線層中，在第7圖^ =的線路只提供於間極聚矽 邊的摺疊部分在第δ圖中以 $不之每一字元線迺路的左 元線迴路為由兩個以水早方、、路取代。換言之，每一字 與一個用以連接這些閘極$二f ^之閑極聚矽化合物線路 方向進行之鋁線路所形成二上S物線路的左邊，以垂直 因此，在以閘極聚矽 域中’閘極聚矽化合物線路6σ2 612至613為界限的區 方向以此順序進行。相同的方^一6^與63”至63n〗在水平 路6 16至617為界限的區域 在以閘極聚矽化合物線 一2至…在水平；中向以:::以，合， 64nlW4n、65l^65ni % ' 订=外 ^接點 在閘極聚石夕化合物線路％ 3、65二，分別置放 6212、與 63!2至63。2 的左邊： 3”—〇3以、6‘至 另-方面’由X解石馬器！3端供應 配線以至於四包含一上面群組與—丁 ^線^化信號被 邊被連接給每一群組。即在宝 '且之字元線的左 奴綠改u τ P在‘疋線活化信號I的情、戈中， 鋁線路66丨以水平方向延伸向右，接〕障況中 65"、6412 '與6512的位置，以上盥 ，妾點64"、 以便形成-T形狀之線路型態。此線路1 '，又 上且在接點65u與閘；^聚矽化人鴒綠直方向延伸向 繼續以番吉古H 線路63"連接，以及然後 、、、一直方向向上延伸以便在接點64盥f1 物線路62π連接。 閘極聚矽化合 藉由使用此類型之配線型態，—電子迴路經由閘極聚

2162-3757-PF.ptd 第40頁 奶/58

2162-3757-PF.ptd 第41頁 495758 五、發明說明（38) 對於除了這之外在偶數數目端的其他字元 號，舉例，字元線活化信號^以水平方向延伸向^遠至^接 點65,2。在與閘極聚矽化合物線路63心連接之後，他^逆= 針方向彎曲90度且以垂直方向向上延伸以便依庠地在接點 64n2、65nl與6七1與閘極聚矽化合物線路62。2、6^與⑽1連· 接。藉由使周此結構，兩電子字元線迴路與給n奇數數1曰字 元線活化信號之相同方式形成給每一字元線活化信號^這 兩個字元線迴路被一以垂直方向進行之鋁線路連^二 注意的是’如果比較第7圖中的佈局與第8圖中的佈 局，在第8圖的怖局中，兩接點提供給每一單一字元線迴 路’而在第7圖中’只有一半的數目需要使用以至於只有 一接點提供給母一單一 +元線迴路。因此，第7圖中顯示 的佈局較優於接點的數目可以減少且具有表面面積可以被 對應減少之接點總數而減少的優點。 除此之外，在第8圖的佈局中，鋁線路6 62與6 63為以上 述方式彎曲，然而，此彎西並沒有表現於第7圖中。因為 鋁線路的最小線路寬仍然大於閘極聚矽化合物線路的最小 線路寬，與第8圖中的佈局比較’使周第7圖中的佈局是可 以減少在垂直方向的尺寸。 此外，而在第8圖顯示的佈局中在水平方向需要如銘 線路6 6S與6 63的摺疊，此摺疊在第7圖的佈局中不需要。因 此，與第8圖中的佈局比較5使用第7圖中的佈局是可以減 少在水平方向的尺寸。 第8圖中的佈局哪裡較好，然而，事實是在於因為此

2162-3757-PF.ptd 第42頁 495758 五、發明說明（39) 安排於上，與底部的字元線路群組以低電阻金屬線路相互 ，接’攻疋可以減少由驅動器1的輪出端至附近端記憶體 单兀的電阻值到最小。因此，是可以使得字元線的長度比 ，第7圖的佈局中長且因而增加連接至此字元線的記憶體 早=數目、。此外’依據第8圖中的佈局，因為到漏電位置 的电阻值減少’在漏電位置的電壓掉落也減少。因此，第 8圖的佈局之價值為不能夠讀取的記憶體單元數目比第7圖 的佈1來的少且產能可以改善。 八接下來’第9圖顯示第7圖中顯示之佈局的右手邊部 :’ =5圖中顯示之^仙型態記憶體單元結構之的佈 ^ 1，，在第9圖中，與第5或7圖中顯示相同的結構元 =與L號名稱給予相同的說明符號。此外，第g圖中，只 月在接和3 4與接點3 5之間的部分由第5圖中顯示的結構中 選用，妙二 、 、一：、、、、而’在接點3 5與接點3 6之間的部分則與第9圖中 顯示的佈局相同。 先，符號ΰ、MC與ST分別表示參考第5圖的說明之消 耗型恶電晶體、記憶體單元與方塊選擇電晶體。接下來， 铭線路71為第5圖中顯示的主位元線3 2的配線型態。擴散 層7 2形成第5圖中顯示的子位元3 3U與3 3R1，且如圖中所 :^由一以垂直方向延伸之梯狀型態與二由梯狀型態的 央區域延伸至左與右的型態而形成。同以連接鋁線路 71(主位元線）與擴散層72(子位元線）之接點34與35分別置 放在選擇信號BSi之上與選擇信號BS4之下的梯狀型態的環 狀（rung)部分的地方。接下來，符號73表示一以垂直方向

第43頁

495758 五、發明說明（40) 進行連接至接地端的鋁線路以便交叉在中央區域延伸至左 與右的擴散層7 2的型態。罔以將鋁線路7 3與擴散層7 2互相 連接之接點74置放在鋁線路73與擴散層72交叉的地方。 接下來’第7圖中顯示的閘極聚石夕化合物線路5 4,，、 5 4、 、 21、· · · 、5 4nl為在垂直方向以在水平方向延伸之擴散層 7:的型悲為界限對稱鏡射。此外，這些閘極聚矽化合物線 $路的左邊部分連接至第7圖中顯示的閘極聚矽化合物線路 ^"、5 421、···、54以的右邊部分且這些形成以同心結構 ^排之矩形字元線迴路。除了這些之外，閘極聚矽^人 二ΐ5么ί,4為一用以供應選擇信號卟至叫的型態：i此 Μ Μ 逆接至第7圖中顯示之閘極聚矽化合物線路M ^ 534的右邊。 *纷至 注意的是，沒有特別的钸局說明給第6圖 型態記憶體單元結構，然而，給N〇R型態記憔雕二不的N〇r 的本發明特徵與第9圖中顯示的字元線迴路的ς =兀結構 如上所述，在本實施例中，使用一在記棒蝴局相同。 中已經存在的字元線，此字元線被以兩方向驅^早疋陣列 兀線的較遠端與附近端。因此，因為在字元線，即由字 不能讀取記憶體單元的問題被解決。此外， 1錯誤而 需要用以在字元線的較遠那一邊部分摺回的線路=對地不 4 在/、有一輕微的表面面積增加下，是 η 外的線 π 線中的錯誤的。 — 疋」从确救在字

495758 五、發明說明（41) 依據本發明實施例之半導體記億裝置中，本發明應用 至DRAM。一個其整體結構的方塊圖顯示於第】〇圖尹。在第 ^圖，，X解碼器8 I和在位圾a d中的列位址解碼，且顶數目 /元線至研]^」的任一個都被驅動與活化。注意的是當他 ^相對的列位址為0、！、··· 、m-1時，字元線^、 】、···、WLh被活化。

更汗細說明，X解碼器8 1提供硝以驅動任兩相鄰字元 如^ 目驅動器8 2(3至8 2p_1。注意的是’為了簡化說明， (m/M子。^線m的數目為2的倍數，則驅動器5的數目變成 的,# ★學一驅動器提供反轉輪出與非反轉輪出且位址AD 位元Αΰ:1:?ΑΙ)()與利用預解碼除了位址‘41)的最低次序 器。"" 母一位元得到之預解碼信號輪入至每一驅動 這裡，裂如 一 為〇時（如，位士 田除了位址A D的最低次序位元之外的值 且，在所有龙為0或1)，此預解碼信號PDQ變成“H，， “H”輸入為預解^間，變成“L” 。在此說明中，假設 序位元ADd的值^ f信號PDC。。在此情況中，如果最低次 器8 2QS化連接^ 0 β(其中B表示一二位元數字），驅動 輸出的字元線轉輸出的字元線WLQ且使，接至非反轉 的值為“1，，B，二乍。用。如果，然而，最低次序位元AD3 線WLi。 器8 A使子元線WLi：)不作用且活化字元 如果，然而， “ 此情況中，被除；：H二輪入為預解碼信號PDC0，接著在 …動益82e之外的驅動器驅動之字元線 ^/58 ^/58

五、發明說明（42) 被活化。因此，驅動r 9 丁从田 兩字元線wlg與乳丨不作^用G &取低久序位兀ADq的值使得 舉例，當位址AD‘ —^ \應用至其他預解碼信號，且 序位元ADG為“〇，，或“〗” :'1 ‘ 、，接著當瑕低次 線WLw或WLh。 一 垮，驅動器82㈠只活化個別字元 接下來’在q數目位 —字元線上的符穿〇矣—/泉儿'：）主BLQ-i的交叉點，位於每 別的記憶體單元與不形成5己憶體單元陣列8 4之每一個 B8 50(q2) .85 ' J :例，記體體單元8、、8501、 又點。記憶字元線仏上位元線％至的交 接下來，在Ξίίϊ字：線上以相同的方式置放。 碼器8 1的位置（在々〜版早兀陣列84的另一邊，在面對X解 動器86^與反轉驅的較遠那一邊部分端）提供反轉驅 個，當有一漏雷，Γ 3以便對應驅動器82〇。因為這兩 驅動器86。供庫I/雷接在芋元線叽1上發生時，反轉 由驅動器％:錯：：3遠:卜邊部分端給字元線^如 連接在字元線WL 菸。相對地，當有一漏電或損壞 較遠那一邊部分° 蛉’反轉驅動器87«供應一電荷從 置。 ·、’ϋ子7^線％!^如由驅動器82g給錯誤的位 用反ιί ί : ί二：二邊：分回摺相鄰字元線WL°與叽1如利 方式形成°由x解碼器8i所見，是可以以相同的 元線袖路可v貫％例中之迴路結構之字元線。此外，字 *氏八仏具有如反轉驅動器8 &與反轉驅動

495758 五、發明說明（43) 器87。相同功能之反轉驅動器給 器而形成。舉例’提供反轉驅動之。_〜驅動 以便對應驅動器82pM。注音的旦 w 4反轉驅動器87 ^PDC0^PDCp^ ^ ^ 自己驅動的兩字元線不.作闬。呷應、…Q 82s至82!5_1使他們 <f ^PDC0^^ b#， 都強制改變它們的輸出為“L，，。、—二Q /、反轉驅動器8 7 具有相同結構。 k ^之外的反轉驅動器0 接下來，Y解碼器88由位址AD解碼 由位元線BLQ至BLq_!中適當之行位址指定之^射應被 選擇信號有效。接下來，建立於残 f =位7^線之行 感測放大器除了被用來感測在位元線阢。至bl . ：89^ 憶體單元的資料之外，他也被用以伴隨讀取Q的重^且^記 由外部寫入要求之記憶體單元。料，建立於感測放= /Y切換Is 89之Y切換器（如，行切換器）依照由γ解碼哭二 =之^選擇信號，連接一特定位元線至一輸入/輸出D緩衝輪 暫存為（未顯示），且在讀取的情況中，輸 外部資料為輸入/輸出資胸，且在寫入的情況 位元線由輸入/輸出資料I / 0外部之資料。 、 〜一接下來，當一故障發生在具有上述結i 2DRAM中的— 子元線上時的執行操作將被說明。注意的是，當故障發生 於 子元線上時，因為存取一記憶體單元對於讀取與寫入 都頸似地不可能，所以只有對於讀取之執行操作說明於 下0

495758 五、發明說明（44) 首先’在執行一由連接至字、 取的情況中，假設一如漏電或損=之記憶體単元讀 線上的X點。在此情況中，除了、^^連接之故障發生在字元 之外，最低次序位元AD。蠻為“〇，,'解碼^號PDC(1變成“H，， 應-用以字元線活化之=丄'。因，」驅動_ 一低於此（舉例，接地電位）的雷二壓給子兀線WLg且供應 在此情況中，雖然對二二=線WLl。 能，因為上述在字元線的錯誤，-^ 丁 =85⑽讀取變成可 820之輪出電塵而讀取剩下的記憶;^可^只有由驅動器 的。然而，因為反轉驅動器87q的鈐^二05 ' 85〇(c!-1> 轉驅動器870可以由字元線WLq的較笆為一低電壓，反 壓。因此，高於臨限值電壓的電：二-:端供應高， 8501、. . . 、85e(q_5)的閘極端 二罢、應二§己.丨心肢早凡 以被讀取。注意的是，這之：果這些記憶體單元也可 全相同，所有他們的說明將續取操作與現存的画完

在執行一由連接s字开妗WT 況中，假設-如漏之之=單元讀取的情 意的是，在此睹=1 Γ：Λ 體單元85l(⑼之間。注 中字元線牝的X點1“在又：^ 變成“Η”之外，最低-欠庠上况二 預解碼信號PDC° 供應一高^給Τβ。因此，驅 線WL 。κι +，π二 '、 線1且供應一低電壓給字元 '处：j 70線的錯祆，是不可能使用只有 495758 五、發明說明（45) 由驅動器8 2G之輸出電壓而讀取記憶體單元8 5 的 然而，在此情況中，因為字元線WLa為不&用且反轉 ，動器860的輪入被設為一低電屡，反轉驅動器86q可以由 子兀線WL:的較遠那一邊端供應高電壓。因此，高於臨限 值電壓的電®供應給記憶體單元85κ㈠）的閑極端子，結果 ，確的言=、變的可能。注意的是，除了上述字元線化與 WL^之，的子兀線被以相同方式致能記憶體單元的讀取來 =σ靖取此使仔因為在字兀線中的錯誤而不可能讀取之 ί月況可以正確的完成。 如上面已經說明的，在太脊& ® ^ ^ ^ σ 社芩兵^例中，使用一在記憶體 :疋車=已經存在的字元線，此字元線以兩方向被驅 二線的教遠端與附近端。㈤此，因為字元線中 ?錯：：=體單元不可能讀取的問題被解決。注意的 =，攻今已經說明當本發明應罔至⑽ J ^ ^ ^SRAM( # 1RAM) . „ ,, 體單元的特定結構與感測放大哭 口為有如〜隐 地方不同。 八如/ Υ切換器的特定結構之小 也給庄思的是，考虞故陸 用在記憶體控制器（未顯。示）或類似：能3讀取的資訊’利 之替代位址，且當這些故障位之中儲夸如故障位址 取代故障位址，是可以讀與 Α子^日守’則將替代位址 也應該注意的是，除了 4^資料。 、只％例之外，下 面從較遠

2162-3757-PF.ptd 第一實施例中的相同方法，也β ^之^料的。此外，如在 供一ECC儲存區域與一ECC電路=可以藉由在DRAM電路中提 495758 五、發明說明（46) 端驅動字元線之結構也可以考慮。即除了每一驅動器甴字 元線的附近端驅動一字元線之外，在給現存DRAM與類似的 相同方式中，是可以提供一額外的，連接每一驅動器之輸 出與相關字元線所相鄰的相關字元線之較遠端的線路且以 字元線與額外的線路形成一迴路。藉由使用此結構，對於 每一驅動器可以由字元線的附近端與較遠端供應一電荷。 自然地，藉由使用這型態的結構，與需要被分開地提供之 字元線數目相同的額外線路數目，在增加表面面積的觀點 而言是很微小之缺點的。因此，是一種用以在小型化的前 提下的DRAM與類似中，補救在字元線中之錯誤的解決辦 法，使用上面詳細說明之方法為較佳的。 此外，另一種沒有如本發明中之在字元線的較遠端摺 回的結構也應該考慮，但替代的驅動器提供在字元線的附 近端與較遠端且相同的字元線甴附近端與較遠端被驅動。 自然地，如果使用這型態的結構的話，為了控制置放於較 遠端之驅動器也必須在較遠端提供一 X解碼器。換言之， 除了在較遠端需要一額外解碼電路之外，用以供應位址AD 給解碼電路的線路也需要。因此，因為此在增加表面面積 的觀點而言是很微小之缺點的，在一如DRAM與類似的以小 型化為前提之半導體記憶裝置中，使用上面詳細說明之方 法為較佳的。

2162-3757-PF.ptd 第50頁

Claims (1)

1. 495758 六、申請專利範圍 1 · 一種半導體記憶裝置，包括·· 一驅動段（1 )，用以供應一驅動信號給一字元線（至 22)且驅動連接至字兀線之記憶體旱兀，以及 一摺疊段（212 )，用以在字元線的較遠端回摺由驅動段 供應至任何特定字元線（)之驅動信號如由驅動段到至少 一其他字元線（22)。 2.如申請專利第1項之半導體記憶裝置，其中摺疊段 提供一用以連接特定字元線與其他字元線之線路（212 )，且 摺疊段的線路使用一與特定字元線與其他字元線相同的線 路層來形成。 3 ·如申請專利第1項之半導體記憶裝置，其中特定字 元線與其他字元線藉由摺疊段彤成一以迴路結構連接之字 元線（2ι、22、212)。 4 ·如申請專利第3項之半導體記憶裝置，其中以迴路 結構連接之複數字元線互相以同心地置放（2 7U、2 72ι、 27nl)。 5. 如申請專利第1項之半導體記憶裝置，更包括： 一記憶體單元陣列（Π、1 2 )，其中提供複數記憶體單 元，用以儲存被輸出至外部之資料（OUT)與用以偵測與更 正存在於資料中的錯誤之錯誤更正碼；以及~ 一錯誤更正段（2 0 )，用以偵測，依據資料與由記憶體 單元陣列讀取之錯誤更正碼，無論是否錯誤在資料中出現 與輸出外部錯誤已經更正之資料。 6. 如申請專利第1項之半導體記憶裝置，其中驅動段

   2162-3757-PF.ptd 第51頁 495758 六、申請專利範圍 供應相同的驅動信號給複數字元線且從而同時地驅動連接 至此複數字元線之記憶體單元，與摺疊段於複數字元線的 一部份或所有的字元線在較遠端回摺。 7 ·如申請專利第6項之半導體記憶裝置，其中一用以 選擇任一被相同的驅動信號同時地驅動之複數記憶體單元 之選擇信號（BSi至6\ )被供應給記憶體單元陣列，且摺疊 段摺疊由特定字元線之驅動信號至其他字元線以致他麫不 會交叉選擇信號。 8 ·如申請專利第1項之半導體記憶裝置，其中驅動段 (8 20供應特定字元線（WL，）與其他字元線（Wh )相互反轉之 驅動信號，且摺疊段（8 6G、8 )摺回一利周反轉由特定字 元線輸出之驅動信號所得到的驅動信號給其他字元線。 9.如申請專利第1項之半導體記憶裝置，其中摺疊段 於複數相鄰字元線（、22)中在較遠端摺回。

   2162-3757-PF.ptd 第52頁