TW492153B - Method for fabricating transistors - Google Patents

Method for fabricating transistors Download PDF

Info

Publication number
TW492153B
TW492153B TW088117930A TW88117930A TW492153B TW 492153 B TW492153 B TW 492153B TW 088117930 A TW088117930 A TW 088117930A TW 88117930 A TW88117930 A TW 88117930A TW 492153 B TW492153 B TW 492153B
Authority
TW
Taiwan
Prior art keywords
layer
transistor
active
polycrystalline silicon
mask
Prior art date
Application number
TW088117930A
Other languages
English (en)
Inventor
Rajesh Rengarajan
Jochen Beintner
Ulrike Gruening
Hans-Oliver Joachim
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag filed Critical Siemens Ag
Application granted granted Critical
Publication of TW492153B publication Critical patent/TW492153B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Semiconductor Memories (AREA)

Description

經濟部智慧財產局員工消費合作社印製 492153 A7 B7_ 五、發明說明（< ) 發— 日[之 1量.— 本發明有關用於製造電晶體，亦即，互補式金屬氧化 物場效應電晶體（c Μ 0 S F E T s )的方法。 用於製造半導體晶片之製程的成本與良率取決於諸多 因素。一因素偽製程期間所使用的遮罩（或遮罩層）數目 。製程中所使用之遮罩數目的增加通常將增加製程成本 。另一個因素偽製程使用自行對齊加工步驟或對齊誤差 容忍結構的程度。對齊誤差容忍結構偽製造時對於先前 形成或後續形成之結構的對齊誤差具有高度容忍度的結 構。如所示，自行對齊步驟或對齊誤差容忍結構將藉由 降低晶片數目而增加製程良率。因此，最好降低遮罩數 目並增加製程中所使用之自行對齊步驟及對齊誤差容忍 度結構的數目。然而，該二個目的必須對彼此以及製程 所冀的特徵而取得平衡。 考慮一範例D R A Μ記億體晶片。在該D R A Μ記億體晶片中 ，各種形式的邏輯電路提供各種功能。例如，位置解碼 器將位置線解碼並連接記億體陣列中的D R A Μ單元，時脈 産生器將産生並處理各種時脈訊號，以及更新電路將記 億體陣列中的D R A Μ單元更新。不像以單一種金屬氧化物 半導體場效應電晶體（Μ 0 S F Ε Τ或F Ε Τ )所形成之記億體陣 列中的D R A Μ單元，在該D R A Μ記憶體晶片中的邏輯電路通 常藉互補式Μ 0 S F E T ( C Μ 0 S F Ε Τ )形成，該C Μ 0 S F Ε Τ同時 包含η型與ρ型FET(n-FET或p-FET)。 在一 C M Q S電路中之一所冀的持徵偽使該電路為雙功函 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----r I--r----裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 492153 A7 B7__ 五、發明說明（> ) (請先閱讀背面之注意事項再填寫本頁) 數電路。在該電路中，η - F E T電晶體與p - F E T電晶體的閘 極電極傜分別製造，以使得其低.功函數可被最佳化。因 為具有較低功函數的電晶體較具有較高功函數者使用一 較低的電壓水平，所以前者使用較低的功率並可被製造 成具有較小的尺寸及較快速的開關速率。 為瞭解該雙功函數電路，考慮一 η - F Ε Τ或p - F Ε Τ電晶體 。如所熟知，該電晶體的閘極電極傺至少由一閘極氣化 物與一蘭極導體組成。該閘極導體通常唯一摻雜多晶矽 層。若該η - F Ε Τ或ρ - F Ε Τ的閘極多晶矽層係以與閘極電極 下方之通道區相反形式的雜質摻雜，該閘極的功函數係 小於當該閘極多晶矽層以相同形式的雜質摻雜時。然而 ，一 C Μ 0 S電晶體的通道區可根據該C Μ 0 S電晶體為p - F Ε Τ 或II - F Ε Τ而為η摻雜或ρ摻雜矽。因此，為提供最佳化 的功函數於C Μ 0 S電路中，η - F Ε Τ的閘極多晶矽層應為η 摻雜，而Ρ - F Ε Τ的閘極多晶矽層應為ρ摻雜。該C Μ 0 S電 路刖提供雙功函數。 經濟部智慧財產局員工消費合作社印製 在積體電路中之另一個所冀的特徵偽為使用所謂"無 邊際’’接觸的能力，因為無邊際接觸具有較高程度的對 齊誤差容忍度並允許單位面積電晶體數目的增加。無邊 際接觸亦降低接觸與閘極電極之間短路的可行性。為形 成無邊際接觸，該閘極電極將於其相關部份以介電阻障 物覆蓋。該介電阻障物通常為位於閘極電極上表面的一 介電帽罩及位於閘極電極（接觸被形成於此）邊緣的介電 間隔物。因為這些介電阻障物將該閘極電極絶緣，所以 -4 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 492153 A7 B7 五、發明說明（： 低 極 率 機 的 差 誤 齊 對 的 路 短 間 之 極 電 極 閘 與 接 該 成 造 根 待1 之 3J 發 本 製 於 用 I 種1 於 在 徵 特 的 明 發 本 Μ 法上 二方區 第的動 與中主 一 區該 第動於 造主成 導複 半有 於具 體體 晶晶 電電 τ Γ Ε 各 設 被 著 接 罩 遮1 離形上 隔 層 區 電一動 同第主 不 一 一 之 。第 材層該 基® 於 體數置 該三 經第 穿與 料二 材第 。該 Π ， 開層 的三 定第 界一 區與 動層 主二 二第 第 一 以成 成形 形而 將 ， 罩積 遮沈 各口 ， 開 ， 體 層 晶 一 電 第二 該第 成該 形而 偽 ; 體一 晶之 電 層 一 値 第數 該複 。之 定體 界晶 區 電 動 一 主第 二該 第為 以作 層 以 數 複 之 體 晶 電 二 第 該 為 作 以 層 三 第 及 層二 。 第層 該二 成之 形層 偽値 第須 該必 成在 變如 以例 層 中 二例 少施 至實 積份 沈該 以 在 用 ， 可此 罩因 遮 。 一 份 單部 一 的 曲豆 此晶 因電 一 用 成可 形罩 並遮 層的 制同 控相 極該 ， 或處 / 之 和 層 物制 化控 氧極 極閘 閘或 之物 中化 區氧 Sis *本· 主閘 除的 移新 閘 或 / 和 物 化 氣 極 閘 該 積 沈 並 層 1 ο 為層 作一 井另 雜為 摻作 一 層 入制 植控 以極 (請先閱讀背面之注意事項再填寫本頁) 裝---- I ϋ I I -\=口 # 經濟部智慧財產局員工消費合作社印製 第部 該或 於部 成全 形除 時移 同區 被動 層 主 一二 第第 該該 ， 由 徵著 持接 一 並 另 ， 之區 明動 發主 本二 據第 根與 一 電 〇 1 層第 物該 化為 氧可 極層 閘矽 一 晶 第多 1 1 為第 可該 層 ， 一 積 第沈 該可 C 亦 層 層 一 矽 第晶 該多 的一 份第 多三 一 第 第該 該而 蓋 ， 覆層 罩物 遮化 該氧 ，極 中閘 例二 案第 該 一 在為 〇 可 一 層 之二 層第 數該 複 。 的層 體矽 晶 晶 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 492153 A7 B7 五、發明說明（4 經濟部智慧財產局員工消費合作社印製 可層閘 種材 化二第於位主動出或 於選一 ，相 二 一矽二 一基 氧第該料一二主露份 層經之除面 第 之晶第 第體 極與以材有第二曝部 四 ，層移表 將 層多與 有導 。閘一及積具該第以且 第中三程端 由 矽二層 具半井一第以沈離定與除 ， 一區第製頂 藉 晶第物 材於雜第該物，隔界一移份 成動與}的 傜 多與化 基井摻於定化次區離第傺部 形主二MP離 體 二一氣 體雜為刻界氧其動隔於份的 以二第(C隔 晶 第第極 導摻偽蝕以極。主區置部罩 料第該光區 電 與個閘 半一層渠，閘成該動一的遮 材該成拋動 二 一 一 一 。該成二溝中的形，主。擇為 積及形槭主 第 第另第度，形第 ，材定而離。離選傺 沈以以機與 該 該該該厚徵含該歡基界因隔面隔經離 ，上，學層 ，6-。而。的待包，特體經層區表電其隔 徵罩除化四 徵"6 層 ，層同個料質値導一矽動端區且區 待遮移用第 恃 矽層矽不一材摻一半第晶主頂動，動 一的箸使該 。一 晶矽晶有另該的另及一多該的主成主。另區接偽至下另 多晶多具之且式之以。之成上二形該口之動份層刻其之 二多雜可明，形明層廓定.形材第層。開明主部四蝕於明 第雜摻層發質種發矽輪界以基該罩區該發一層第層位發 一 _0物本_ 二本晶的區，體將遮動定本第四的四或本 為 η 一 化據的第據多區動中導並的主界據該第份第平據 可一為氧根式的根與動主渠半區上二全根蓋的部將水根 層為則極 形中 物主一溝於動區第完 覆擇。以同 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 492153 A7 B7_ 五、發明說明U ) 閘極氧化物與第二多晶矽層蝕刻並刻劃以形成一閘極電 極而被形成，該閘極電極與主動.區隔離將界定該第二主 動區中的源極與汲極區，形成第二電晶體之源極與汲極 區。一第二遮罩層形成於該第一與第二主動區上。部份 移除經選擇的遮罩層，以曝露出第二主動區，其中該遮 罩層與主動區隔離將共同形成一遮罩，而定義以第二主 動區界定的開口。該主動區隔離將全部或部份定義該開 口。雜質材料接著穿經該窗口植入源極與汲極區，以形 成在該半導體基材中之第二電晶體的源極與汲極區。該 第二電晶體的源極與汲極區因而與該主動區隔離及該第 二閘極電極自行對齊。該第一電晶體偽以相類似的方法 形成。 根據本發明之另一恃歡，一介電層沈積於該第二多晶 矽層上。因此，在將該第二閘極氧化物層與該第二多晶矽 層蝕刻並刻劃以形成第二閘極電極時，該介電層將蝕刻 並刻劃以形成一介電帽罩於第二閘極電極中之第二多晶 矽層上。因此，在部份實施例中，例如將第二主動區中 的第一多晶矽和或閘極氧化物層移除並以第二多晶矽和 /或閘極氧化物層取代係為所冀。因此，並非移除第二 主動區中的一介電帽罩以移除該第一多晶矽和/或閘極 氧化物層，而是在該第二閘極控制和/或閘極氣化物層 沈積後才形成介電層。此外，因為當閘極氧化物與多晶 矽蝕刻並刻劃而形成閘極電極時，該介電帽罩被形成， 所以該介電帽罩係與閘極電極對齊。 -Ί 一 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ϋ ϋ ϋ κι ϋ ·ϋ I* I ϋ · Ι ϋ 1 ϋ I n n I ϋ Ι I ϋ n >MI n I (請先閱讀背面之注意事項再填寫本頁) 492153 A7 B7 五、發明說明（b 經濟部智慧財產局員工消費合作社印製 緣伸導藉 動於的蝕並第相在罩第 一鄰之電隔 實 邊延一觸 主積中層刻的的成遮該 第至區導間 佳 極罩。接 一沈區矽蝕中極形三成 該伸極一電 較 電帽一電 。第層動晶亦極汲於第形 於延汲的介 之 極電之導離該電主多層電與用的而 成罩與一與 式 。 閘介區該隔蓋介二一電極極個區中 形帽極之罩 圖楚 二該極 ，極覆該第第介閘源一極材 物電源區帽 含清 第自汲一電之且如該該一之置汲基 隔介的極電 包更 於物與之極份，。與，第體設與體 間二體汲介 列得 接隔極區閘部除上物時該晶含極導 電第晶與二 下變 鄰間源極二少移層化極於電包源半 介自電極第 由而 一 電的汲第至前矽氧電罩二更的於 一物一源藉。將圍 ，介緣與該，之晶極極帽第體體料。，隔第的觸離點範 -徵該邊極與徵層多閘閘電該晶晶材區性間之體接隔優利-8 恃。極源物特電一 一 一介成電電入極待電緣晶電極與專 一 成電該隔一介第第第二形一 一植汲一介邊電導電徵請 另形極於間另該之該該第如第第罩與另該極一該極恃申 之被閘成電之積中將成個。該之遮極之。電第。閘他及 明物二形介明沈區在形一上成中三源明緣極該成一其以 發隔第箸與發在動，以成層形材第的發邊閘至形第的明 本間於接罩本罩主罩劃形矽，基該體本極一接箸該明說 據電接觸帽據遮一帽刻以晶法體藉晶據電第連接與發的 根介鄰接電根的第電並劃多方導並電根極該。觸而本例 的至電介 區該介刻刻一同半，一 閘接一接物 施 ----ί---------裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 492153 A7 B7 五、發明說明（ 明 說 蜇 簡 之 式 圖 程 製 置 裝 的 段 階 各 在 之 明 發 本 據 根 為 圖 Η 1Χ 第 至 圖 A IX 第 體 導 半 該 中 其 圖 面 剖 橫 。 意體 示晶 的電 - S 置 ο 裝CM 體數 導函 半功 的雙 例含 施包 實置 的裝 施包 實置 的裝 程體 製導 置半 裝該 的中 段其 皆 各 圖 在 面 之剖 明橫 發意 本示 據的 根置 為装 圖體 , 導 B , 1 半 第的 例 的 程 製 置 裝 的 段 階 各 在 之 明 發 。本 體據 晶根 電為 0S圖 M F C 2 數第 函至 J A 功 2 雙第 含 裝 施 體 實 導 的 半。程 該體製 中晶置 其電裝 S ， ο 的 圖CM 面數 剖函 橫功 意雔又 示之 的觸 置接 裝際 體邊 導無 半有 的具 例含 施包 實置 第 段 皆 B- 各 在 之 明 發 本 據 根 為 圖 包 置 裝 體 導 半 〇 該體 中 晶 其電 S ， ο 圖CM 面數 剖函 橫功 意雙 示之 的觸 置接 裝際 體邊 導無 半有 的具 例.含 例含 施包 實置 的裝 程體 製導 置半 裝該 的中 段其 階 ， 各圖 在面 之剖 明橫 發意 本示 據的. 根置： 為裝 圖體 3 導 第 半 的 數胞 1¾億 功記 雙取 存 機 隨 態 動 的 觸 接 際 邊 無 有 具 及 以 體 晶 電 明 說 細 詳 之 明 發 (請先閱讀背面之注意事項再填寫本頁) ·裝--------訂--------- 經濟部智慧財產局員工消費合作社印製 施 實 的 程 製 的 體 晶 電 造 製 於 用 1 明 説 細 詳 將 人 明 發 本 二 區 之動 體主 晶 一 電第 S 一 ο I M J C 的 如體 諸晶 泛巨 ，^ 例一 施第 實該 份 。 部造 據製 根被 曲豆 ， A&W 而晶 然電 T ; E F 下 S 如M0 例個 區區 ， gi^yif-^ ΤΠΒΠ 主 主料 成一材 形第定 如以界 諸含 一 以包第 偽區該 區動成 動主形 主一為 二第 〇 第該層 一 。料 的成材 體形定 晶而界 電中一 二板第 第基一 該於之 及離定 以隔界 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 492153 A7 B7 五、發明說明（，） 經濟部智慧財產局員工消費合作社印製 ，第 選主隔該極與一可不雜二 與主二刻罩的罩接 成該 經二區於閘好第層有摻第 劃一第蝕帽份帽際 形。 且第動成一最該矽具一與 刻第與亦電部電邊 被層 α ，以主形含層成晶可含一 行於一層介極介無 前料層上。該而包料形多物包第 進成第電成電一成 之材矽區露用 ，可材將的化可該 層形該介形極有形 離一晶動曝使層層二其中氧層 ， 料可當該在閘具備 隔第多主區偽料料第，層極料層 材亦。 ，。之。預 區該雜二動層材材與性料閘材料 二層中時罩上成已 動定摻第主料定定二特材的二材 第電之極帽其形體 主界一與二材界界第異二中第定 與介區電電於被晶 該可與一第定二三該相第層該界 一 一動極介成區電 成程物第將界第第。有在料者二 第，主閘的形極之 形製化該而三該與層層，材或第 該前個成極被汲緣 如的氧於除第定二矽應如二，與 將之二形電觸與絶 諸離極成移與界第晶對例第度一 ，極或以極接極極 於隔閘形份二以該多相。在厚第 中電區劃閘際源電 可區一著部第層.。雜的層，物該。例極動刻一邊，極 層動為接層一罩中摻中份雜化用成施閘主並成無後蘭 料主可層幕之遮區一區部摻氧使形實成二刻形於成將 材該層罩罩定或動與動的的極。可份形第蝕而接形物 一 成料遮該界 / 主物主體同閘入體部而 、層劃鄰物隔 第形材一的區和二化一晶不的植晶在刻區料刻，隔間 。 一而一 擇動離第氧第電有同井電 蝕動材並後間與觸 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 492153 泮 οί 修正 A7 B7 經濟部智慧財產局員工消費合作社印製 -五發-听説明（9 ) 本發明人現將詳細地說明Μ 0 S F E T電晶體製程的一實施 例。第1Α圖示意地舉例說明一半導體基板10 (在此傺為 一未摻雜矽晶圓），其中一 Ρ摻雜井（Ρ井）1 1形成於其 中。一閘極氧化物層1 2與一 η摻雜多晶矽層1 4形成於半導 體基板上。該閘極氧化物層1 2傺諸如一熱成長二氣化矽 (Si02 )層，其具有約30-100埃的厚度，最好為約50埃 。多晶矽層1 4俗以諸如化學沈積技術沈積至約1 Q 0 - 1 0 0 0 埃的厚度，最好為約400埃的厚度。N摻雜多晶矽層14 具有與P井11相反形式的摻質，並形成n-FET電晶體60 的閘極控制層（第2 F圖所示）。 一遮罩層16亦形成於η摻雜多晶矽層14上。在此，遮 罩層1 6為介電層，諸如以低壓化學氣相沈積法沈積並具 有約2 0 0 0埃厚度的氮化矽層（S i 3 Ν 4 )。遮罩層1 6俗使 用傳統照相微影蝕刻技術蝕刻並刻劃，以開啓用於形成 所謂淺溝渠隔離（STI)之主動區隔離的多數個開口。第 1 A圖所示的構造傜於本技藝所熟知的條件下進行諸如活 性離子蝕刻（RIE)等蝕刻製程。參考第1B圖，該RIE製程 蝕刻淺溝渠2 0 (在此約為2 4 0 0埃深）於為開口 1 8所曝露之 多晶矽層1 4、閘極氧化物層1 2及基板1 0。 第1 B ’圖示意地表示淺溝渠2 0形成後之晶圓1 0的頂視 圖。淺溝渠20的内緣20'形成主動區24A，24B。淺溝渠 2 0的内緣2 G ’俗與主動區2 4 A，2 4 B的外緣對齊並排正。 換句話説，淺溝渠20的内緣20’偽以主動區24A， 24B的 外緣界定。在主動區24A中，一 n_FET電晶體將形成；而 -1 1 一 請 先 閱 讀 背 面 之 注 意 事 項 再 頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 492153 A7 B7_ 五、發明說明（^ ) 在主動區24B中，一 p-FET電晶體將形成，如下所述。在 η - FET電晶體位於主動區24A的狀況中，為淺溝渠20所形 成並與以主動區2 4 Α界定之部份閘極氧化物層1 2與η摻 雜多晶矽層14用以形成n-FET電晶體的閘極電極，其將 被說明如下。 參考第1 C圖，溝渠2 0接著藉傳統熱氧化技術保護並以 諸如四乙基正矽酸鹽（TEOS)或高密度電漿氣化物（HDP) 等場氧化物填充，以形成淺溝渠隔離（STI)或主動區隔 離22。因為主動區隔離22形成於溝渠20中，所以主動區 隔離22的内緣傺以主動區24A, 24B界定。 主動區隔離22的上表面偽置於基板1D的表面上。此舉 將提供某些優點。例如，在後續加工步驟期間（例如將 主動區隔離22拋光時），碎屑可能會形成於主動區隔離 22與相鄰結構之間的表面界面上。若主動區隔離22的上 表面未置於基板1Q的表面上，則碎屑將部份置於基板10 中。該碎屑將造成較高的裝置漏電流。 第1C圖的構造接著以化學機槭拋光（CMP)製程加工， 以將該構造的上表面平坦化。參者第1D圖，另一遮罩層 26 (在此為氮化矽）沈積於晶圓1Q上。遮罩層26僳使用傳 統照相微影蝕刻技術蝕刻並刻劃，以經由開口 2 8曝露出 主動區24B，而仍將主動區24 A覆蓋。在該方法中，遮罩 層26允許在保護電晶體24A的情況下將主動區24B加工。 在其他的實施例中，除了氮化矽遮罩以外，一照相微影 遮罩亦可被使用。 -1 2- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) _裝--------訂--- # 492153 .· - ·Χ·· ΎΊ · ·-' !* ' Ίν: ‘ Α7 V ^ ’ J _Β7 五、發明說明（、，） 經濟部智慧財產局員工消費合作社印製 蓋口 覆開 成之 形定 併界 一 圍 2 LT 2 夕 離的 隔 Β 區24 動區 、王動 與主 6 ▲ 2 二 層第 罩以 遮義 ，定 是並 地區 意動 注主 應 一 第 動須 主無 1 8 二 2 第口 以開 將 ， 可此 2 因 離 C 隔義 區定 動口 主開 ，部 中全 罩或 遮份 該部 在的 。定 罩界 遮 Β 一24 的區 與 24須 區無 動 2 主口 以開 區 33 主 蓋 覆 需 僅 而 定 界 區 動 主 ， 因 説 。 話正 句排 換及 〇 齊 4Α對 9U 地 確 精 圍 外 的 容 的 度 高 有 差 誤 齊 對 於 對 刻 蝕 影 微 相 照 的 6 2 層 罩 遮 。 ， 度 此忍 主物的 除刻中 移独 B 可的 CS! 4 於 1 露層 曝矽 箸晶部 接多全 造雜或 構摻份 的 η 示與 6 所1 圖層 D 7 1 砂 第化 ，氪程 圖之製 1Ε中刻 第 CQM 考 2 該 參區 。 動質 部 1 除 移 可 亦 區 主
Mu 2 ® 貝 2 主，離 #圍隔 程外區 製的動 刻 4 主上， 該 說 li HWf : I 的i§ B 句 4至一 2申換 區 ί 〇 HJE延 ® 6 ) 主12合 層 於 結 is罩 0 0 0 2 。 層 2 若Iβ 層限遮 物所與 2 化 2 將 氧離離 極隔隔 閘區該 摻 的 η 制的 限中 程 A 製24 刻區 蝕動 之主 B 響 24影 區不 動並 主程 於製 對刻 為蝕 作該 併 ， 一 此 6 ] 2 因 層 ❶ 罩罩 遮遮 與一 所 6 2 層 罩 遮 為 俗 其 為 因 2 1X 層 物 化 氣 極 閘 或 4 1X 層 矽 晶 〇 多護 雜保 行份 進部 ο 2 1Χ 1Χ 板層 基物 將 化 ，氧 後極 程閘 製的 刻置 蝕留 的何 逑任 上經 在穿 程 製 入 植 子 離 基 將 摻 η 以 植制 在限 ，將 中丨 況 狀 的 程 製22 刻離 触隔 述區 上動 在主 〇 與 ο 6 3 2 井層 η 罩 成 ， 形間 而期 入程 植製 質入 用 使 有 若 熱 ， 加造 被構 著該 接刻 造蝕 ί C 精式 的濕 圖 ， F 卜 1 夕 第此 ο ο Β 子 4 佳 2 截 區質 動雜 主的 入入 I1|πττ| 子被 離化 質活 雜以 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） (請先閱讀背面之注意事項再填寫本頁) A7 B7 492153 /修此: :?年;月❹補充丨 五、發明說明（、> ) 以移除所有留置於主動區2 4 B中的閘極氧化物層1 2部份。 在該狀況中，遮罩層26與主動區隔離22(若有使用）亦將 限制主動區2 4 B的蝕刻製程。 參考第1 F圖，一新的閘極氧化物層1 2 j妾箸成長於主動 區2 4 B中。一 P摻雜多晶矽層3 4接箸沈積於晶圓上，以 填充閘極氧化物層3 2上的區域。P摻雜多晶矽層3 4將被 加工，以形成一用於P - F E T電晶體6 2的閘極控制層（第2 F圖 所示）於主動區2 4 B中，如下所述。因此，所述的實施例 提供具有多晶矽閘極控制層（其具有與通道區相反形式 的雜質）的P - F E T電晶體6 2 (第2 F圖所示）的閘極電極的形 成。 參考第1G圖，第1F圖中的構造接著進行化學機械拋光 (C Μ P )製程，其可將過多的多晶矽層蝕刻並拋光至遮罩 層2 6。其次，該構造進一步曝露於蝕刻物質，而以相同 的速率移除遮罩層2 6與ρ摻雜多晶矽層3 4。此處的蝕刻 物質俗為熱磷酸（η3ρο4)。（在其他的實施例中，一諸 如化學順流式蝕刻（C D Ε )的電漿独刻可用以先移除多晶 矽層34並接箸移除遮罩層26)。 參考第1Η圖，第1G圖的構造接箸進行蝕刻製程，其傜 選擇性地蝕刻氮化矽，而未明顯地影繼多晶矽。因此， 在主動區2 4 Α中的氮化矽層1 6接箸蝕刻，而ρ摻雜多晶 矽層3 4仍完全未損傷。 至此，在二個主動區2 4 A， 2 4 B中的多晶矽層1 4， 3 4降 低至主動區隔離22上表面的相同水平或之下。至此5以 -1 4 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） ----,---,--------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 492153 Α7 Β7 五、發明說明（） 經濟部智慧財產局員工消費合作社印製 動區 P 的 閘互應便同法提動 B34層 域無 雜沈(¾程 主動 g 見 一個對以相方程主24層矽 區的 摻而8(製 於主 1 易 成二相 ，用該製及區矽晶 體區 未程38統 置定 U 而 形成其34使在的 B 動晶多 晶極 的製層傳 留界 h 顯 中形與，許。述24主多雜 電汲 薄統電等 仍以 0 傜4B以以14允30上區與雜摻 於或 當傳導法 34係 π 其 纟劃供層程井，動係摻 η 體/ 相等一積 層 3帛 ， Α 刻提砂Itc: 外主 3C ，。晶和 之法，沈 矽層 Η 齊24並程晶的與此與層當時下電極 埃積後相 晶矽 π 對。區刻製多述34。係矽，極如成源 。200沈化氣 多晶 U24齊動蝕該之上層率30晶外電明形之明 2 相坦學 雜多JIJ區對主可。雜，矽效井多此極說於體說00氣平化 _ 摻雜. ' 動行各其極摻外晶的 η 雜。閘將用晶以10學在如15- Ρ 摻 。主自在 ，電質此多面如摻齊的其 ，電予為化 。諸-1 fW 份 p f 與為將層極雜。雜方例、N 對中，圖該將度如上用 F- 部的2·/份程程矽閘的數摻目。。行 Β 齊 2 至現厚諸造使 之份:ί'2部製製晶的式函 Ρ 數齊齊自24對第接程一用構替 定部@34該的多體形功成罩對對22區極至連製，使的接 鬲 界該 d 層，述一晶反的形遮行行離動電圖成一圖係中} B 。^11矽說上與電相化以得自自隔主極“形的^36圖鎢 24中® 晶話，層0S區適，獲的22區成閘第並觸第層1H化 區 多句之物CM道最罩可層離動形與考中接考矽第矽 動24Br雜換總織式通供遮，各隔主以將參4A際參晶於為 主區24摻。 極補的提的中供區與用2424邊 多積此 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 492153 A7 B7_ 五、發明說明（〜） 而沈積於未摻雜的多晶矽層3 6上。導電層3 8通常用以將 形成於主動區2 4 A， 2 4 B中的電晶.體閘極連接至基板1 0上 的其他電晶體或裝置。 未摻雜的多晶矽層3 6在導電層3 8之前沈積，以改良導 電層3 8與先前所形成於基板1 G上的構造之間的黏箸性。 來自多晶矽層1 4， 3 4的雜質分子將滲入多晶矽層3 6並增 加該多晶矽層3 6的導電性。該縿透因而造成導電層3 8與 多晶矽層1 4， 3 4之間的優良電連接。 因為多晶矽層3 6未摻雜，所以僅些微來自多晶矽層3 6 的雜質滲入多晶矽層1 4， 3 4。因此，多晶矽層3 6並不會 明顯地改變形成於主動區2 4 A與2 4 B中的電晶體的功函數 。此外，為降低來自層1 4 , 3 4之一的雜質分子造成另一 値層1 4 , 3 4之一的污染，未摻雜多晶矽層3 6的厚度與主 動區2 4 A , 2 4 B的距離之間的比例係維持於來自層1 4， 3 4 之一的雜質分子造成另一個層1 4， 3 4之一的污染在一所 冀的範圍中。 在形成導電層3 8後，一介電層4 0 (在此為氮化矽）傺使 用諸如化學氣相沈積法等傳統製程沈積於基板1 Q上。參 考第2 B圖，第2 A圖所示的構造接著使用傳統技術蝕刻並 刻劃，而形成閘極電極4 2， 4 4。在形成閘極電極4 2， 4 4 的製程期間，介電層4 0傺同時蝕刻與刻劃，並使用與閘 極電極相同的遮罩以形成介電質帽罩4 0 A，4 G B於閘極電 極4 2， 4 4上。因為介電帽罩4 0 A， 4 Ο B在形成閘極電極的 相同步驟中形成，所以相同的帽罩可用於二者。此外， -1 6 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---U----------裝—-------訂--------- (請先閱讀背面之注意事項再填寫本頁) 492153 A7 _B7_ 五、發明說明（^ ) 因為介電帽罩4 0 A， 4 () B傺於相同步驟中並使用與閘極電
極4 2， 4 4相同的遮罩形成，所以.形成介電帽罩4 0 A， 4 Ο B 的製程為自行對齊製程。 參考第2 C圖，源極與汲極區4 8接著形成於主動區2 4 B 中。為完成其，一植入遮罩4 6形成於第2 B圖所示的構造 上，以使得主動區2 4 A被覆蓋，而電晶體2 4 B仍曝露。參 考第2 C '圖，主動區隔離2 2與閘極電極4 4界定源極與汲 極區4 8形成於其中的植人窗4 8 A， 4 8 B。離子植入遮罩4 6 無須用於界定植入窗4 8 A， 4 8 B。離子植入遮罩4 6僅需用 於覆蓋主動區2 4 A 。因此，用於形成離子植入遮罩2 6的 製程可具有高度的對齊誤差容忍度，因為其無須與先前 形成的構造對齊以界定植入窗4 8 A， 4 8 B。 在形成離子植入遮I 4 6後，所産生的構造接著進行離 子植入製程，以植入一適當的P型雜質，而形成源極與 汲極區4 8於主動區2 4 β中。在源極與汲極區4 8形成後， 離子植入遮罩4 6諸如藉使用蝕刻物質移除。 其次參考第2 D圖，一第二離子遮罩5 G傺使用一傳統製 程形成於基板1 Q上。第二離子植入遮罩5 Q覆蓋於主動區 2 4 Β 。並非如離子植入遮罩4 6，第二離子植入遮罩5 0並 未用以界定源極與汲極區5 2被形成於其中的植入窗且僅 用於覆蓋主動區2 4 Β 。因此，用於形成第二離子·植入遮 罩5 0的製程對於對齊誤差有高度容忍度。 在形成第二離子植入遮罩5 Q後，所産生的構造接著進 行離子植入製程，以植入一適當的η型雜質於主動區 - 1 7 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝--------訂---- 經濟部智慧財產局員工消費合作社印製 492153 年 士
A7 B7 2 4 A中，而形成源極與汲極區5 2。在源極與汲極區5 2形 成後，離子植入遮罩5 G諸如藉使.用蝕刻物質移除。 至此，二個電晶體6 0, 6 2已個別形成於主動區2 4 A， 2 4 B中。電晶體fi 0 , 6 2的閜極電極4 2 , 4 4形成，以使得 其各具有一介電帽罩（各為介電帽罩4 0A , 4 Ο B )。 參考第2 E圖，為設置無邊際接觸，介電間隔物53 (在 此為氮化矽）接箸使用傳統技術形成於閛極電極4 2， 4 4 邊。介電間隔物5 $由介電帽罩4 0 A , 4 Q B延伸至源極與汲 極區4 8， 5 2。介電間隔物5 3與介電帽罩4 Q A , 4 Q B以介電 材料將閘極電極4 2，4 4覆蓋，以便將閘極電極4 2，4 4與 所形成的任何無邊際接觸絶緣。 參考第2 F圖，源極與汲極無邊際接觸Μ接著使用傳統 製程形成。簡單地說，為形成該接觸，一導電層（在此 為摻雜多晶矽層）將沈積。該導電層接替使用傳統照相 微影蝕刻技術蝕刻並刻劃，以形成接觸5 4。因為閘極電 極4 2，4 4係以介電帽罩4 0 A， 4 Q Β及間隔物5 3覆蓋，所以 因對齊誤差所造成之接觸5 4與閜極電極4 2， 4 4之間的短 路將明顯地減少。無邊際接觸通常允許高密度的每單位 (請先閱讀背面之注意事項再填寫本頁) 訂---------線丨 _ 經濟部智慧財產局員工消費合作社印製 忍有份觸 容具部接 差程較際 誤製用邊 齊該使無 對為有與 及 因具體 驟，程晶 步率製電 齊良的數 對高述函 行一上功 自供 ，雙 値提外置 數程此設 多製 。而 用該度罩 使 ，忍遮 。程此容少 體製因差更 晶的 。誤程 。 電述造齊製點 積上構對知優 面度高習的 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 492153
五、¥明說明（) 其他實施例係涵蓋於下列申請專利範圍的範疇中。 例如，在上述的製程中，閘極氧化物層1 2 '可被形成爲 與閘極氧化物層12有不同的厚度。在該案例中，二個電晶 體無須使用任何額外的遮罩便可以二種不同的閘極氧化物 厚度形成。該二個電晶體可爲η型或p型電晶體，或者該 電晶體之一可爲η型電晶體而另一個爲Ρ型電晶體。 在部份的實施例中，參考第3圖，參考第1Α圖至第1Η 圖以及第2Α圖至第2F圖之上述的製程亦形成DRAM單元的 FET電晶體於基板1〇上，諸如電晶體70，其中介電帽罩 40c之製程與介電帽罩40A，40B相同，參考符號1 2〃爲閘極 氧化物層。然而，在第3圖所示的構造中，CMOS電晶體60， 62並未形成無邊際接觸（亦即，參考第2F圖所述的製程步 驟並未在電晶體60, 62被進行）。然而，一用於接觸FET電 晶體70之汲極區74的無邊際接觸72被形成。應注意地是， 在上述任何構造形成之前（亦即在形成P井1 1於晶圓1 0中 步驟之前），連接至FET電晶體70之源極區的溝渠電容器C 係使用傳統製程被形成。 在形成無邊際接觸72後，一硼磷矽酸鹽玻璃（BPSG)層 76沈積於基板中的整個構造上。使用傳統照相微影技術， 複數個介層孔78蝕刻於BPSG層76中，以形成接觸。在 源極/汲極區48，52中的接觸區摻雜後，矽化物層形成 於源極/汲極區48，52中，以降低這些區域的接觸電阻 率。其次以任何傳統方法將鎢沈積於介層孔78中，而形 成連接至源極/汲極區48，52的接觸。該構造接著以任 何傳統方法進一步加工，以形成諸如互連層與接合墊等 -1 9 - 492153 .Ά 卜 A7 B7 其他層與構造。 參考符號説明 10.....半導體基板 1 1......p型井 12.....閘極氧化物層 14.....η型摻雜多晶矽層 16.....遮罩層 18.....開口 20.....淺溝渠 緣 内 隹 0 隔 區 動 主 區 PJm7> 33 主 層 罩 遮 4 3 經濟部智慧財產局員工消費合作社印製 ο 4 ο 2 5 5 層 矽層 層晶矽 物多晶 化雜多 井氧摻雜層層 型極型摻電電 η 閘 P 未導介 極 電 極 閘 區 區 極 極 罩汲罩汲 遮 / 遮 / 入極入極 植源植源 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 492153 一 _..________-——
修正I 五、發明說明（θ ) 53.........介電間隔物 5 4.....接觸 A7 B7 體 晶 電 體 導 半 物 化 氧體 層 屬晶 璃 金電 玻 式應觸鹽 補效接酸 互場際矽 ..型邊磷洞 ·♦ P無硼孔 (請先閱讀背面之注意事項再本頁) . -I線· 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. 492153 修正獄充! 六、申請專利範圍'… 第88 1 1 79 30號「用於製造電晶體之方法」專利案 (90年8月修正） 六、申請專利範圍： 1.一種用於製造第一與第二MOSFET電晶體於半導體基材 之相異電隔離主動區中的方法，各電晶體具有複數個 層，包含： 形成一第一層於該等主動區上； 設置一遮罩於該等主動區之一第一主動區上，該遮 罩界定一與該等主動區之一第二主動區共延的開口； 形成一第二層與一第三層，其係穿經開口沈積材料 ，該第二與第三層係以第二主動區界定； 形成第一電晶體與第二電晶體，其中該第一電晶體 係以該第一層作爲第一電晶體的複數個層之一而該第 二電晶體係以該 數個層之配對層 層與第三層作爲第二電晶體的複 2 ·如申sr專利範圍第1項之方法，其中該第一層形成於 第一與第二主動區中，該方法更包含自第二主動區移 除全部或部份的第一層。 3 .如申請專利範圍第1項之方法，更包含形成主動區隔 離，以定義第二主動區並電隔離第二主動區，其中該 遮罩包含主動區隔離，而該主動區隔離至少部份定義 該開口。 4 .如申請專利範圍第3項之方法，更包含有： 492153 六、申請專利範圍 移除該遮罩層之經選擇部份，以曝露出該第二主動 區， 其中該遮罩層與主動區隔離共同形成遮罩。 5 .如申請專利範圍第4項之方法，更包含有 蝕刻溝渠於該第一層與該半導體基材中，以界定該 第一與第二主動區，因而形成以該第一主動區界定之 一第一界定材料層， 沈積材料於該溝渠中，以形成主動區隔離，該主動 區隔離具有一頂端表面於該半導體基材上。 6 .如申請專利範圍第5項之方法，更包含有： 沈積另一材料以形成一第四層於覆蓋第一主動區的 遮罩上以及第二主動區中，以及 移除部份的第四層以形成該第二與第三層之一。 7 .如申請專利範圍第6項之方法，其中移除部份的該第 四層包含使用化學機械拋光法（CMP )製程，以將該第四 層蝕刻至該第四層與主動區隔離的頂端表面相同水平 或在其下方。 8 .如申請專利範圍第1項之方法，包含下列步驟：提供 該半導體基材具有一第一種導電形式的雜質，以及以 材料來形成一摻雜井於半導體基材中，該材料包含一 第二種形式的雜質，該第二層爲摻雜井。 9 .如申請專利範圍第1項之方法，其中該第一層爲一第 一閘極氧化物層，且該方法更包含沈積一第一多晶矽 492153 六、申請專利範圍 層而形成該第一電晶體的多數層之一，其中該遮罩將 覆蓋該第一多晶砂層， 其中該第二層係爲一第二閘極氧化物層，而該第三 層爲一第二多晶矽層， 其中形成該第一電晶體包含將該第一閘極氧化物與 該第一多晶矽層蝕刻並刻劃以形成一第一閘極電極， 且其中該第二電晶體包含將該第二閘極氧化物與該第 二多晶矽層蝕刻並刻劃以形成一第二閘極電極。 I 0 .如申請專利範圍第9項之方法，其中該第一與第二多 晶矽層之一包含一 η摻雜多晶矽層，而另一個該第一 與第二多晶砂層之一包含一 ρ摻雜多晶砂層。 II .如申請專利範圍第9項之方法，其中該第一閘極氧化 物層與第二閘極氧化物層具有不同的厚度。 1 2 ·如申請專利範圍第9項之方法，更包含沈積一介電層 於該第二多晶矽層上，其中在將第二閘極氧化物層與 第二多晶矽層蝕刻並刻劃以形成該第二閘極電極時， 該介電層被蝕刻與刻劃以形成一介電帽罩覆蓋於該第 二閘極電極中的第二多晶矽層上方。 1 3 ·如申請專利範圍第1 2項之方法，其中形成該第二電晶 體更包含設置用於形成半導體基材中之第二電晶體的 源極與汲極的一第一遮罩並藉該第二遮罩植入材料方令 半導體基材中，以形成該第一電晶體的極與汲極區， 該方法更包含有： 492153 六、申請專利範圍 形成一介電間隔物於第二鬧極電極的周圍，該介電 間隔物自介電帽罩延伸至該第二閘極電極周圍之源極 與汲極區之一，以及 形成一導電接觸於該源極與汲極區之一，該導電接 觸藉該介電帽罩與介電間隔物與第二閘極電極電隔離 〇 1 4 .如申請專利範圍第1 2項之方法，更包含至少部份之覆 蓋該第一主動區的遮罩在沈積該介電層之前被移除， 其中該介電層沈積於該第一主動區中之第一多晶矽層 上，在將該第一閘極氧化物層與該第一多晶矽層蝕刻 並刻劃以形成該第一閘極電極時，該介電層蝕刻並刻 劃以形成一個第二介電帽罩於該第一閘極電極中的第 一多晶砂層上。 1 5 .如申請專利範圍第1 3項之方法，其中形成該第一電晶 體更包含設置一個用於形成在半導體基材中之第一電 晶體的源極與汲極區的第三遮罩，並藉該第三遮罩植 入材料於半導體基材中而形成該第一電晶體的源極與 汲極區，該方法更包含： 形成一介電間隔物於該第一閘極電極邊緣，該介電 間隔物自第二介電帽罩延伸至鄰接該第一閘極電極邊 緣之第一電晶體的源極與汲極區之一，以及 形成一導電接觸於該第一電晶體的源極與汲極區之 一，該導電接觸藉第二介電帽罩與介電間隔物而與該 492153 六、申請專利範圍 第一閘極電極隔離。 16.—種用於製造第一與第二MOSFET電晶體於半導體基材 之相異電隔離主動區中的方法，各電晶體具有複數個 層，包含： 沈積一第一閘極氧化物層與一第一多晶矽層於主動 區上的半導體基材上； 蝕刻溝渠於該第一閘極氧化物層與多晶矽層及該半 導體基材中，以界疋該弟一'與弟一*主動區，因而形成 以第一主動區界定之第一界定閘極氧化物層與複晶矽 層； 沈積材料於該溝渠中而形成該主動區隔離，該主動 區隔離具有一頂端表面於該半導體基材上； 形成一遮罩層於該第一與第二主動區上； 將該遮罩層的經選擇部份移除，以曝露出該第二主 動區，其中該遮罩層與主動區隔離一倂形成一遮罩， 其係定義以第二主動區界定的一開口且該主動區隔離 係部份或完全定義該開口； 藉該開口沈積材料，以形成一第二閘極氧化物層與 一第二多晶矽層，該第二閘極氧化物層與第二多晶矽 層係以第二主動區界定； 形成第一電晶體與第二電晶體，其中該第一電晶體 係以該第一界定閘極氧化物層與多晶矽層作爲第一電 晶體的複數個層之配對層，而該第二電晶體係以該第
    492153 六、申請專利範圍 二閘極氧化物層與第二多晶矽層作爲第二電晶體的複 數個層之配對層。 1 7 ·如申請專利範圍第1 6項之方法，更包含自第二主動區 移除全部或部份的第一閘極氧化物層。 1 8 .如申請專利範圍第1 6項之方法，更包含： 沈積該材料以形成一第四層於該遮罩上以及第二主 動區中（穿經開口），以及 將部份的第四層移除以形成該第二閘極氧化物層與 弟一多晶砂層之一。 1 9 ·如申請專利範圍第丨8項之方法，其中移除部份的第四 層包含使用化學機械拋光法（CMP )製程移除，以將第四 層蝕刻至該第四層與主動區隔離的頂端表面相同水平 或位於其下。 20 ·如申請專利範圍第1 6項之方法，其中該半導體基材具 有一第一種形式的雜質，且該方法更包含藉開口而植 入一第二種形式的摻質材料，以形成一摻雜并於半導 體基材中，該搶雜井具有以弟一主動區界定的外圍。 21 .如申請專利範圍第1 6項之方法，其中該第一與第二多 晶矽層之一包含一 η摻雜多晶矽層，而另一個該第一 與第一多晶矽層之一包含一 Ρ摻雜多晶矽層。 22 ·如申請專利範圍第1 6項之方法，其中該第一閘極氧化 物層與第二閘極氧化物層具有不同的厚度。 23 .如申請專利範圍第1 6項之方法，其中形成該第二電晶 492153 六、申請專利範圍 體包含將第二閘極氧化物層與第二多晶矽層鈾刻並刻 劃以形成一第二閘極電極，該閘極電極與主動區隔離 將疋義弟一主動區中的源極與汲極區，以形成第二電 晶體之源極與汲極區； 形成一第二遮罩層於該第一與第二主動區上； 將該遮罩層的經選擇部份移除，以曝露出該第二主 動區，其中該遮罩層與主動區隔離一倂形成一遮罩， 其係定義以第二主動區界定的一第二開口且該主動區 隔離係部份或完全定義該第二開口； 藉該第二開口植入雜質材料於該源極與汲極區中， 以形成半導體基材中之第二電晶體的源極與汲極區。 24 ·如申請專利範圍第23項之方法，更包含沈積一介電層 於該第二多晶矽層上，其中在將第二閘極氧化層與第 二多晶矽層蝕刻並刻劃以形成第二閘極電極時，該介 電層被蝕刻並刻劃以形成一介電帽罩於該第二閘極 電極中的第二多晶砂層上。 2 5 .如申請專利範圍第2 4項之方法，更包含： 形成一介電間隔物於第二聞極電極的周圍，該介電 間隔物自介電帽罩延伸至該第二閘極電極周圍之源極 與汲極區之一，以及 形成一導電接觸於該源極與汲極區之一，該導電接 觸藉該介電帽罩與介電間隔物與第二閘極電極電隔離。 26 .如申請專利範圍第25項之方法，其中形成該第一電晶 492153 六、申請專利範圍 體包含將第一閘極氧化物層與第一多晶矽層蝕刻並刻 劃以形成一第二閘極電極，該第二閘極電極與主動區 隔離將定義第一主動區中的源極與汲極區，以形成第 二電晶體之源極與汲極區，該方法更包含有： 形成一第三遮罩層於該第一與第二主動區上； 將該第二遮罩層的經選擇部份移除，以曝露出該第 一主動區，其中該第三遮罩層與主動區隔離一倂形成 一遮罩，其係定義以第一主動區界定的一第三開口且 該主動區隔離係完全或部份定義該第二開口； 藉該第三開口植入雜質材料於該第二源極與汲極區 中，以形成半導體基材中之第一電晶體的源極與汲極 區° 27 .如申請專利範圍第26項之方法，更包含： 至少部份之覆蓋該第一主動區的第三遮罩在沈積該 介電層之前移除，其中該介電層沈積於該第一主動區 中之第一多晶矽層上，其中在將該第一閘極氧化物層 與該第一多晶矽層蝕刻並刻劃以形成該第一閘極電極 時，該介電層蝕刻並刻劃以形成一個第二介電層帽罩 於該第一閘極電極中的第一多晶矽層上。 28 .如申請專利範圍第27項之方法，更包含： 形成一第二介電間隔物於第一閘極電極的周圍，該 第二介電間隔物自第二介電帽罩延伸至該第一閘極電 極周圍之第二源極與汲極區之一，以及 492153 六、申請專利範圍 形成一第二導電接觸於該第二源極與汲極區之一， 該第二導電接觸藉該第二介電帽罩與第二介電間隔物 與第一閘極電極電隔離。 29.—種用於製造第一與第二MOSFET電晶體於半導體基材 之相異電隔離主動區中的方法，各電晶體具有複數個 層，包含： 形成一第一層於該等主動區上； 設置一遮罩於該等主動區之一第一主動區上，該遮 罩界定一與該等主動區之一第二主動區共延的開口； 形成一第二層與一第三層，其係透過該開口沈積材 料，該第二與第三層係以第二主動區界定； 形成第一電晶體與第二電晶體，其中該第一電晶體 係以該第一層作爲第一電晶體的複數個層之一而該第 二電晶體係以該第二層與第三層作爲第二電晶體的複 數個層之配對層； 蝕刻溝渠於該第一層及該半導體基材中以刻劃該第 一及第二主動區，藉此形成與該第一主動區共延之材 料的第一刻劃層；以及 沈積材料於該等溝渠中以形成主動區隔離，該主動 區隔離具有一頂部表面在該半導體基材上方。 30 ·如申請專利範圍第29項之方法，尙包含沈積另一該材 料以形成一第四層於覆蓋該第一主動區之遮罩上方且 在該第二主動區之中；以及移除部分之該第四層以形 492153 六、申請專利範圍 成該第二及第三層之一。 3 1 .如申請專利範圍第30項之方法，其中移除部分之該第 四層，包含利用一化學機械拋光法（CMP )製程來蝕刻該 第四層，直到該第四層相同準位於該主動區隔離之頂 部表面或在其下方爲止。 32.—種用於製造第一與第二MOSFET電晶體於半導體基材 之相異電隔離主動區中的方法，各電晶體具有複數個 層，包含： 形成一第一層於該等主動區上； 設置一遮罩於該等主動區之一第一主動區上，該遮 罩界定一與該等主動區之一第二主動區共延的開口； 形成一第二層與一第三層，其係透過該開口沈積材 料，該第二與第三層係以第二主動區界定； 形成第一電晶體與第二電晶體，其中該第一電晶體 係以該第一層作爲第一電晶體的複數個層之一而該第 二電晶體係以該第二層與第三層作爲第二電晶體的複 數個層之配對層； 其中該第一層係一第一閘極氧化物層，而該方法尙 包含沈積一第一多晶砂層，該第一多晶砂層係該第一 電晶體之複數層之一，其中該遮罩覆蓋該第一多晶矽 層， 其中該第二層係一第二閘極氧化物層而該第三層係 一第二多晶矽層， -10- 492153 六、申請專利範圍 其中形成該第一電晶體包含蝕刻及製作圖案該第一 閘極氧化物及該第一多晶矽層而形成一第一閘極電極 ，且其中形成該第二電晶體包含蝕刻及製作圖案該第 二閘極氧化物及第二多晶矽層而形成一第二閘極。 3 3 .如申請專利範圍第3 2項之方法，其中該第一及第二多 晶矽層之一包含一 η摻雜之多晶矽層而該第一及第二 多晶矽層之另一則包含一 Ρ摻雜之多晶矽層。 34 .如申請專利範圍第32項之方法，其中該第一閘極氧化 物層與該第二閘極氧化物層具有不同的厚度。 3 5 .如申請專利範圍第3 2項之方法，尙包含沈積一介電層 於該第二多晶矽層上方，其中當蝕刻及製作圖案該第 二閘極氧化物層及該第二多晶矽層以形成該第二閘極 電極時，蝕刻及製作圖案該介電層而形成一介電帽於 該第二閘極電極中之該第二多晶矽層上方。 36.如申請專利範圍第35項之方法，其中形成該第二電晶 體尙包含提供一第二遮罩以用於形成該第二電晶體之 源極及汲極區於該半導體基材中，以及透過該第二遮 罩佈植材料於該半導體基材之中以形成該第一電晶體 之源極及汲極區，該方法尙包含： 形成一介電間隔物毗鄰該第二閘極電極之一側，該 介電間隔物延伸自該介電帽到毗鄰於該第二閘極電極 之該側的源極及汲極區之一；以及 形成一導電性接點於該源極及汲極之一，該導電性
    -11- 492153 六、申請專利範圍 接點係藉該介電帽及該介電間隔物而電性地隔離於該 第二閘極電極。 3 7 .如申請專利範圍第3 5項之方法，尙包含在沈積該介電 層之前移除至少一部分覆蓋該第一主動區之遮罩’其 中該介電層係沈積在該第一主動區中該第一多晶矽層 上方，當蝕刻及製作圖案該第一閘極氧化物及該第一 多晶砂層以形成該第一閘極電極時，鈾刻及製作圖案 該介電層而形成一第二介電帽於該第一閘極電極中之 第一多晶砂層上方。 38 .如申請專利範圍第36項之方法，其中形成該第一電晶 體尙包含提供一第三遮罩以用於形成該第一電晶體之 源極及汲極區於該半導體基材中，以及透過該第三遮 罩佈植材料於該半導體基材之中以形成該第一電晶體 之源極及汲極區，該方法尙包含： 形成一介電間隔物毗鄰該第一閘極電極之一側，該 介電間隔物延伸自該第二介電帽到毗鄰於該第一閘極 電極之該側的源極及汲極區之一；以及 形成一導電性接點於該第一電晶體之源極及汲極之 一’該導電性接點係藉該第二介電帽及該介電間隔物 而電性地隔離於該第一閘極電極。 39 . —種用於製造第一與第二MOSFET電晶體於半導體基材 之相異電隔離主動區中的方法，各電晶體具有複數個 層，包含：
    -12- 492153 申請專利範圍 沈積一第一閘極氧化物層與一第一多晶矽層於主動 區上的半導體基材上； 餓刻溝渠於該第一閘極氧化物層與多晶矽層及該半 導體基材中，以刻劃該第一與第二主動區，藉以形成 與第一主動區共延之第一刻劃閘極氧化物層與多晶矽 層； 沈積材料於該等溝渠中而形成該主動區隔離，該主 動區隔離具有一頂端表面於該半導體基材上； 形成一遮罩層於該第一與第二主動區上； 將該遮罩層的經選擇部份移除，以曝露出該第二主 動區，其中該遮罩層與主動區隔離一倂形成一遮罩， 界定與第二主動區共延的一開口且該主動區隔離部份 或完全地界定該開口； 透過該開口沈積材料，以形成一第二閘極氧化物層 與一第二多晶政層，該第二閘極氧化物層與第二多晶 矽層係與第二主動區共延； 形成第一電晶體與第二電晶體，其中該第一電晶體 係以該第一刻劃閘極氧化物層與多晶矽層作爲第一電 晶體的複數個層之配對層，而該第二電晶體係以該第 二鬧極氧化物層與第二多晶矽層作爲第二電晶體的複 數個層之配對層；以& 全部地或部分地去除該第一閘極氧化物層自該第二 主動區。 -13- 492153 六、申請專利範圍 4 0 ·如申請專利範圍第3 9項之方法，尙包含透過該開口沈 積該材料以形成一第四層於該遮罩上方及在該第二主 動區之中； 移除部分該第四層以形成該第二閘極氧化物層及第 二多晶矽層之一；以及 其中該第四層的去除部分包含利用化學機械拋光法 (CMP )製程來蝕刻該第四層係相同準位於該等主動區隔 離之頂部表面或在其下方。 41.一種用於製造第一與第二MOSFET電晶體於半導體基材 之配對電隔離主動區的相對應之一中的方法，包含： 形成一第一層於該等主動區上； 設置一遮罩於該等主動區之一第一主動區之上，該 遮罩界定一與該等主動區之一第二主動區共延的開口 透過該開口沈積材料而形成一第二層及一第三層， 該第二與第三層係以該第二主動區來界定；以及 形成第一電晶體與第二電晶體，其中該第一電晶體 係以該第一層當作該配對主動區之第一主動區中複數 個層之一而該第二電晶體則以該第二層及第三層當作 該第二電晶體的複數個層之配對層。 -14-
TW088117930A 1998-10-20 1999-11-02 Method for fabricating transistors TW492153B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/175,267 US6323103B1 (en) 1998-10-20 1998-10-20 Method for fabricating transistors

Publications (1)

Publication Number Publication Date
TW492153B true TW492153B (en) 2002-06-21

Family

ID=22639626

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088117930A TW492153B (en) 1998-10-20 1999-11-02 Method for fabricating transistors

Country Status (7)

Country Link
US (1) US6323103B1 (zh)
EP (1) EP0996151B1 (zh)
JP (1) JP2000124330A (zh)
KR (1) KR100665428B1 (zh)
CN (1) CN1294646C (zh)
DE (1) DE69940761D1 (zh)
TW (1) TW492153B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323103B1 (en) 1998-10-20 2001-11-27 Siemens Aktiengesellschaft Method for fabricating transistors
US6809014B2 (en) 2001-03-14 2004-10-26 Micron Technology, Inc. Method to fabricate surface p-channel CMOS
KR100438772B1 (ko) * 2001-08-07 2004-07-05 삼성전자주식회사 버블 디펙트를 방지할 수 있는 반도체 소자의 제조방법
US6734109B2 (en) * 2001-08-08 2004-05-11 International Business Machines Corporation Method of building a CMOS structure on thin SOI with source/drain electrodes formed by in situ doped selective amorphous silicon
US7064034B2 (en) * 2002-07-02 2006-06-20 Sandisk Corporation Technique for fabricating logic elements using multiple gate layers
JP2004047608A (ja) * 2002-07-10 2004-02-12 Toshiba Corp 半導体装置及びその製造方法
US6773975B1 (en) * 2002-12-20 2004-08-10 Cypress Semiconductor Corporation Formation of a shallow trench isolation structure in integrated circuits
US7132323B2 (en) * 2003-11-14 2006-11-07 International Business Machines Corporation CMOS well structure and method of forming the same
JP4671775B2 (ja) 2004-06-25 2011-04-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR100558047B1 (ko) * 2004-12-28 2006-03-07 주식회사 하이닉스반도체 반도체 장치의 제조방법
US7807523B2 (en) * 2005-07-01 2010-10-05 Synopsys, Inc. Sequential selective epitaxial growth
US7510928B2 (en) * 2006-05-05 2009-03-31 Tru-Si Technologies, Inc. Dielectric trenches, nickel/tantalum oxide structures, and chemical mechanical polishing techniques
WO2008016619A1 (en) * 2006-07-31 2008-02-07 Vishay-Siliconix Molybdenum barrier metal for sic schottky diode and process of manufacture
US7981800B1 (en) 2006-08-25 2011-07-19 Cypress Semiconductor Corporation Shallow trench isolation structures and methods for forming the same
CN101304000B (zh) * 2007-05-11 2010-07-07 中芯国际集成电路制造(上海)有限公司 一种改善集成电路制程中硅位错的方法
US8232177B2 (en) * 2009-09-30 2012-07-31 International Business Machines Corporation Method of generating uniformly aligned well and isolation regions in a substrate and resulting structure
JP5557632B2 (ja) * 2010-07-14 2014-07-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
TWI614898B (zh) * 2013-12-06 2018-02-11 達爾國際股份有限公司 終止區結構及其製造方法
JP7037649B2 (ja) * 2018-06-18 2022-03-16 日立Astemo株式会社 半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4151635A (en) 1971-06-16 1979-05-01 Signetics Corporation Method for making a complementary silicon gate MOS structure
US3892609A (en) 1971-10-07 1975-07-01 Hughes Aircraft Co Production of mis integrated devices with high inversion voltage to threshold voltage ratios
US4411058A (en) 1981-08-31 1983-10-25 Hughes Aircraft Company Process for fabricating CMOS devices with self-aligned channel stops
JPS5919347A (ja) * 1982-07-23 1984-01-31 Matsushita Electric Ind Co Ltd 半導体集積回路およびその製造方法
US4599789A (en) 1984-06-15 1986-07-15 Harris Corporation Process of making twin well VLSI CMOS
US4939154A (en) 1987-03-25 1990-07-03 Seiko Instruments Inc. Method of fabricating an insulated gate semiconductor device having a self-aligned gate
JP3125943B2 (ja) 1991-09-17 2001-01-22 日本電信電話株式会社 半導体装置の製造方法
US5874317A (en) * 1996-06-12 1999-02-23 Advanced Micro Devices, Inc. Trench isolation for integrated circuits
JP3658903B2 (ja) * 1996-12-25 2005-06-15 ノーリツ鋼機株式会社 写真フィルム
US5866465A (en) * 1997-04-03 1999-02-02 Micron Technology, Inc. Semiconductor processing method of forming a contact opening to a region adjacent a field isolation mass
TW441005B (en) * 1998-04-13 2001-06-16 United Microelectronics Corp Method for producing dual gate oxide layer device
US6323103B1 (en) 1998-10-20 2001-11-27 Siemens Aktiengesellschaft Method for fabricating transistors

Also Published As

Publication number Publication date
EP0996151B1 (en) 2009-04-22
US6323103B1 (en) 2001-11-27
EP0996151A2 (en) 2000-04-26
CN1294646C (zh) 2007-01-10
DE69940761D1 (de) 2009-06-04
EP0996151A3 (en) 2000-06-07
CN1251470A (zh) 2000-04-26
JP2000124330A (ja) 2000-04-28
KR100665428B1 (ko) 2007-01-04
KR20000029167A (ko) 2000-05-25

Similar Documents

Publication Publication Date Title
TW492153B (en) Method for fabricating transistors
TW448543B (en) High performance DRAM and method of manufacture
US7138685B2 (en) Vertical MOSFET SRAM cell
TW550751B (en) Structure and method of fabricating embedded vertical dram arrays with silicided bitline and polysilicon interconnect
US7935998B2 (en) Self-aligned body contact for a semiconductor-on-insulator trench device and method of fabricating same
US5055898A (en) DRAM memory cell having a horizontal SOI transfer device disposed over a buried storage node and fabrication methods therefor
JP3403231B2 (ja) 半導体装置およびその製造方法
KR920010461B1 (ko) 반도체 메모리와 그 제조 방법
KR20030032836A (ko) 수직형 디바이스 집적화를 사용하여 자기정렬 ｃｍｏｓ인버터를 형성하는 방법
US7491618B2 (en) Methods and semiconductor structures for latch-up suppression using a conductive region
JPH098290A (ja) 半導体装置及びその製造方法
JPH0727976B2 (ja) 集積電子装置とその製法
US8946821B2 (en) SRAM integrated circuits and methods for their fabrication
JPS63502633A (ja) 積層ｍｏｓ装置のための製造方法
JP2008300623A (ja) 半導体装置及びその製造方法、並びに、データ処理システム
US20010030372A1 (en) Semiconductor memory device and method of fabricating the same
US5861643A (en) Self-aligned JFET
JPH056977A (ja) ダイナミツク型半導体記憶装置およびその製造方法
TW200417009A (en) Damascene gate multi-mesa mosfet
EP0203960B1 (en) High-performance trench capacitors for dram cells
TW512437B (en) Semiconductor device having LDD-type source/drain regions and fabrication method thereof
JP2002314065A (ja) Ｍｏｓ半導体装置およびその製造方法
JPH0715949B2 (ja) Ｄｒａｍセル及びその製造方法
TWI223456B (en) Semiconductor device and method for manufacturing the same
JPH0347588B2 (zh)

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees