TW483145B - Electrostatic discharge protection transistor structure - Google Patents
Electrostatic discharge protection transistor structure Download PDFInfo
- Publication number
- TW483145B TW483145B TW090105053A TW90105053A TW483145B TW 483145 B TW483145 B TW 483145B TW 090105053 A TW090105053 A TW 090105053A TW 90105053 A TW90105053 A TW 90105053A TW 483145 B TW483145 B TW 483145B
- Authority
- TW
- Taiwan
- Prior art keywords
- drain
- source
- trench
- well
- region
- Prior art date
Links
- 238000009792 diffusion process Methods 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 239000004065 semiconductor Substances 0.000 claims description 23
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 19
- 229910021332 silicide Inorganic materials 0.000 claims description 17
- 230000035515 penetration Effects 0.000 claims description 11
- 230000002079 cooperative effect Effects 0.000 claims description 6
- 230000005672 electromagnetic field Effects 0.000 claims description 3
- 239000012212 insulator Substances 0.000 claims description 3
- 238000009434 installation Methods 0.000 claims 1
- 238000013021 overheating Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 18
- 229910052710 silicon Inorganic materials 0.000 abstract description 18
- 239000010703 silicon Substances 0.000 abstract description 18
- 230000015572 biosynthetic process Effects 0.000 abstract description 7
- 230000015556 catabolic process Effects 0.000 abstract description 6
- 230000008021 deposition Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 11
- 230000008901 benefit Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 230000004807 localization Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000001459 lithography Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 235000012054 meals Nutrition 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- NPRYCHLHHVWLQZ-TURQNECASA-N 2-amino-9-[(2R,3S,4S,5R)-4-fluoro-3-hydroxy-5-(hydroxymethyl)oxolan-2-yl]-7-prop-2-ynylpurin-8-one Chemical compound NC1=NC=C2N(C(N(C2=N1)[C@@H]1O[C@@H]([C@H]([C@H]1O)F)CO)=O)CC#C NPRYCHLHHVWLQZ-TURQNECASA-N 0.000 description 1
- ZSLUVFAKFWKJRC-IGMARMGPSA-N 232Th Chemical compound [232Th] ZSLUVFAKFWKJRC-IGMARMGPSA-N 0.000 description 1
- 229910052776 Thorium Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 201000010099 disease Diseases 0.000 description 1
- 208000037265 diseases, disorders, signs and symptoms Diseases 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 150000002642 lithium compounds Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- RCYJPSGNXVLIBO-UHFFFAOYSA-N sulfanylidenetitanium Chemical compound [S].[Ti] RCYJPSGNXVLIBO-UHFFFAOYSA-N 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
- H01L27/027—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path
- H01L27/0277—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path involving a parasitic bipolar transistor triggered by the local electrical biasing of the layer acting as base of said parasitic bipolar transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Bipolar Integrated Circuits (AREA)
Description
483145 A7 B7 五、發明說明（1 )， 技術領| 本發明係有關於靜電放電保護電晶體結構，且尤甚者 (請先閱讀背面之注意事項再填寫本頁} 係有關於利用淺溝渠隔離之靜電放電保護電晶體結構。 發明背i 靜電放電（ESD)是由靜電荷之高壓突波（spike)引起 的。由靜電放電導致之損壞在現代積體電路中是嚴重的失 政機構’特別是當積體電路之實際尺寸持續縮小至次微米 之範圍時。 EDS之主要來源為人體。在15〇pF之人體電容上所感 應之大約0.6muC之電荷會導致4kV或更大的靜電能。任 何充電人體與如積體電路之接腳等接地物件之接觸均會以 幾安陪之峰值電流對積體電路持續放電大約10〇nsec之時 間。此狀況稱為，，人體模式，，或，，HBM，ES]D源”。
ESD之第二來源為金屬物件。金屬物件ESd源之特性 為因為具有較大之電容及較低之内部電阻所以與HBM esd源相比，其ESD暫態具有較高之上升時間。此狀况 稱為”機械模式或MM，ESD源”。 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 第三個ESD源是來自積體電路本身。積體電路對地充 電放電。因此，其ESD放電電流在積體電路内之流向是與 HBM ESD源及MM ESD源之ESD放電電流方向相反。此 狀況稱為”充電裝置模式，，或”CAD ESD源，，。〜 在電氣上，ESD發生於當積體電路之一個或多個接頭 與靜電充電至高電壓之人體或物件接觸時。藉由與人體、 設備、或電路本身之摩擦電效果及其他機械作用很容易❾ 本纸張尺度適用中國國家標準（CNS)A‘：[規格（21CU 297公釐） 91739 1 483145 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明（2 ) 可產生靜電位準。一旦接觸，積體電路經 置及DC電流路徑而放電。假如充電量過大:、：作中之裝 度將永久損壞積體電路以致於永遠無法動=流密 後的使用壽命縮短。因此，ESD破 =其之 量下降或使㈣可靠度變差。 間導致產 >目前’在此技藝巾’制與電料部接料接之 保濩裝置是非常普遍的。將ESD保 ^ ^ 褒置设計成所提供之 ^㈣具有足夠的電容量可安全地將由在Es ^ 電體所產生之電流放電，但是並不會妨礙積體電路在正常 操作下之功能。此外加的㈣保護裝置必然會因增加寄生 效果而導致電路性能降低。在如串聯電阻之某些例子中， ESD保護裝置可能直接導致其電路性f增加延遲。 因此，ESD保護裝置之主要目的為提供具高電容量之 電流路徑，其在ESD期間將很容易開啟，但是在正常操作 期間則無法開啟，且對電路性能產生最少之影響。 在過去，半導體積體電路裝置中廣泛使用n型金屬氧 化半導體（NMOS)電晶體作為ESD保護裝置。可是，這些 電晶體，汲極和源極接面之矽化作用（自我對準矽化作用， salicidation)會大大地降低ESD性能對具此方面技藝者而 吕疋耳熟能詳的。從ESD的觀點而言，矽化作用之主要效 果為使電晶體之汲極或源極接點較接近其在各閘極邊緣附 近之擴散邊。其結果為在高電流之狀況下，在汲極或源極 接點與其個別閘極邊緣之安定電阻會降低且此電流路徑將 導致”過熱點’’之形成，其通常是在閘極邊緣。一旦過熱點 本纸張尺度適用中闕家標準（CNS—)A4規格（i)iq x 297公餐 -------------裝·-------訂---------線 t (請先閱讀背面之注意事項再填寫本頁) 2 91739 483145 A7 B7
-itR 部 財 局 員 工 消 費 合 社 印 ή 五、發明說明（3 )， 形成，可用於防止電流經由過熱點而局部化之電阻將非常 小·^大部分的電流將經由矽化物而流向閘極邊緣。此將導 致高功率損失且損壞此區域。同時’經由汲極或源極矽化 物之高功率損失當超過其低共溶溫度時會在没極或源極接 點導致破壞。 用於解決自我對準矽化作用之最傳統方法為增加額外 $微影處理步驟，稱之為，，自我對準矽化作用區塊”。大部 分自我對準石夕化作用製造技術的處理具有自我對準石夕化作 區鬼之選項’其阻止在靠近電晶體閘極邊緣之區域内形 成I化物。若閘極邊緣無矽化作用，則需要ESD植入以便 使得汲極接面較深以及為了獲得較佳之esd性能而對 LDD微摻雜區域過摻雜。因為ESD植入在受保護電路中是 不期待的，所以在非ESD電路上才需要ESD植入區塊。 因此，此方法將會增加處理的複雜性，因為其至少需要兩 個額外的微影處理步驟，亦即，石夕化物作用區塊和ESD植 入區塊。 另個長1供E S D保濩之方法為使用接地之閘極薄氧 化n-型MOS(GGNM〇s)電晶體。在ggnm〇s電晶體中， 在因為跨經電晶體閘極氧化物之電壓而發生崩潰之前必須 先達到導通電晶體所需之電壓（導通電壓）。不幸地，隨著 將每些電晶體之尺寸縮小至深態〇 25微米之幾何位準 時，閘極氧化物變得非常薄以致於其閘極氧化物之崩潰電 壓接近導通電壓。因此，保護視窗傾向於接近零且其幾何 形狀將太小以致於無法提供保護。 尺度適家標準(CNS)A"見格⑵。x 29厂) 裝 訂------—線 (請先閱讀背面之注意事項再填寫本頁) 3 91739 五、發明說明（4 ). 因此，為較小幾何形狀之積體電路發展可與自我對準 石夕化作用,技術相容而不會增加處理之複雜性或成本的新 型ESD保護電路是迫切需要的。 發明之概述 本發明提供在積體電路裝置中用於ESD保護之電晶 體結構。ϋ由溝渠控制自我對準石夕化作用之沈積以便二 過熱點形成且允許控料通電壓^結構包含有切基體 上所形成之源極和汲極擴散區、閘極、和在源極和汲極擴 散區下閘極任-側所形成^•井。設置汲極溝渠以便分隔 在汲極接點和閘極邊，緣間之自我對㈣化仙，並藉由控 制汲極溝渠之大小和位置，可控制導通電墨，_，由沒極 擴散區至基體之崩潰所導致之導通電壓及由汲極井和源極 井之貫穿而導致之導通電壓。因此，可達到用於esd保護 之非常低導通電壓。 經 濟 部 智 慧 財 產 局 員. X 消 費 合 社 印 ή 本發明提供在積體電路裝置中用於ESD保護之電晶 體結構。利溝渠阻止自我對準矽化作用之形成及控J由 η井貫穿所導致之導通電壓。此結構包含有切基體上所 形成之源極和汲極擴散區、閘極、和在源極和汲極擴散區 下閘極任一側所形成之η•井。將源極溝渠放置於源極接點 和閘極邊緣之間以便降低電流局部化及避免在cdm eds 期間形成過熱點，且在HMBESD期間降低從汲極至源極 之正ESD脈衝導通電壓。 本發明亦提供在積體電路裝置中用於ESD保護電路 之電晶體結構，其使電流均勻流經此結構且因此不容易形 4 91739 纤Ο：)丄纤J)
五、發明說明（5 ) · 成過熱點。 本發明亦提供在積體雷路验 頁股电路裝置中用於ESD保護電路 之電晶體結構，其可耝白病剩_淮 、 '，、T興自我對準魏物製程技術相容而不 需要增加任何複雜的製程或成本。 本發明亦提供在積體電路裝置中用於esd保護電路 之電晶體結構，其為了應詩次深態G25微米製程而 低導通電壓。 具有此方面技藝者將藉由讀取下列參考所附圖式所做 之坪細說明而可更加瞭解本發明之上述及其他優點。 M_式之簡要説明 第1圖係顯示本發明之半導體結構的截面圖；和
苐2圖係顯示本發明另—他盛L 知5为個貝施例之半導體結構的截 面圖。 ft m 裝 訂---------線— (請先閱讀背面之注意事項再填寫本頁) 10 、50 電晶體裝置 12 、52 矽基體 14 、16 、54、56延伸接面 18 、58 閘極 20， k 60 閘極氧化物 22， 、62 多晶碎 閘極 經 濟 24、 * 64 源極擴散區 26、 k 6 6 汲極擴 散區 部 智 28、 30 、68 、 70 井 32、 .72 源極自 動校準矽化物 • Ό.' I 財 產 34、 74 汲極自動校準梦化物 局 員 X 36 ^ 76 源極接點 38、 78 汲極接 點 消 費 40 ^ 80 、90汲極溝渠 41、 81 、91寬 度 1 社 43、 83 、93深度 44、 84 、94間 隔距離 印 製 46 λ 86 電阻區 48、 88 沒極空 乏區 fe·氏張尺度家鮮（CNS)A4祕㈣x 297公餐了 91739 五、發明說明（6 ), 構^見> 考第1圖，圖中所顯示之半導體裝置，如溝 渠雙閑極金屬氧化半導體（TDMOS)電晶體裝置10,用於為 積體電路提供靜電放電（ESD)保護，尤甚者，用於為幾何 开/狀小於0.25微米之積體電路提供ESD保護。 TDMOS私晶體裝置1〇係形成於如矽基體η之半導 體基體上及其内，在本發明中其為P型基體。矽基體12 具有已植入微摻雜之源極延伸接面14和已植入微摻雜之 汲極延伸接面16。在矽基體12上的源極延伸接面14和汲 (極延伸接面16上的一部份及其間形成由如閘極氧化物 等閘極包；丨貝和如多晶矽閘極22等半導體閘極組成之閘 極U。如奸源極擴散區24等之源極擴散區和如n+汲極擴 散區26等之汲極擴散區係分別植入源極延伸接面μ和汲 極延伸接面1 6。 在源極擴散區24和汲極擴散區26下方分別形成用於 覆蓋源極延伸接面14和汲極延伸接面16之如源極^井“ 和汲極η井30等擴散井是本發明之一部分。使用 動校準矽化作用（Sallcldati〇n)處理分別在源極擴散區24 和及極擴散區26上形成如石夕化鈦等之金屬石夕化物之源極 自動校準石夕化物32和汲極自動校準石夕化物34。源極自動 校準石夕化物32 #汲極自動校準石夕化物34分別具有可與其 連接之源極接點36和汲極接點38。源極接點“和汲極接 點38通常為如鎢等之導電材料。 ^ 體12之内亦具有從矽基體12表面經過汲極擴散 6 91739 B7 B7 經 濟 部 智 慧 財 產 局 消 費 合 社 印 :¾ 91739 五、發明說明（7 ) · 區26而進入汲極n弈w ^ 之汲極溝渠40。汲極溝渠40為 I g 氧化物，且是位於汲極接點38和閘極18 邊緣之間。汲極溝準4 屏木40具有寬度41、深度43 閘極18之邊緣盥汲炻、* 八取義处 ^ ^ 、柽η井30之邊緣相隔距離44。汲極η- 井3 0沿著汲極溝渠4 〇佐加k Α 一 〇 -部的體積定義汲極η-井電阻區 46’第1圖中疋以相同翁 — j數予40標不之安定電阻的 表
之，並形成第1圖中以η如〜 口 丁 $ I 同數子48所標示之箭頭指示之汲 極空乏區48。 現參考第2圖，圖中所顯示之半導體裝置，如鹽〇s 電晶體裝置5G係用於為積體電路提供CDM和Hbmesd 保護’且尤甚者係用於為且 ' U.2：)微水之積體電路提供保 護。 在如石夕基體52等之半導體基體内及其上形成TDMOS 電晶體裝置50。石夕基體52具有已植入微換雜之源極延伸 接面54和已值入微摻雜之汲極延伸接面％。在矽基體w ^的源極延伸接面54和汲極延伸接面56間及其上的一部 份形成由如間極氧化物6〇等之閘極電介質和如多晶矽閘 極62等之半導體閘極所組成的閘極58。如n+源極擴散區 64之源極擴散區和如n +汲極擴散區等之汲極擴散區係 分別植入源極延伸接面54和汲極延伸接面56。 在源極擴散區64和汲極擴散區66下方分別形成如源 極η井68和汲極n井7〇等擴散井亦為本發明之一部分。 使用自動校準石夕化作用處理分別在源極擴散區64和汲極 擴散區6 6上开〉成如石夕化鈦等金屬石夕化物之源極自動校準 (CNS)A4 im (210 χ 297 ------ 483145 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明（8 ). 矽化物72和汲極自動校準矽化物74。源極自動校準矽化 物72和汲極自動校準矽化物74分別具有可與其連接之源 2接點76和汲極接點78。源極接點76和汲極接點冗通 常為如鎢等之導電材料。 。矽基體52之内亦具有從矽基體52表面經過汲極擴散 區66而進入汲極n井7〇之汲極溝渠8〇。汲極溝渠為 、遇緣體，如溝渠氧化物，且是位於汲極接點7 8和閘極5 8 邊緣之間。汲極溝渠80具有寬度81、深度83且其最靠近 閘極58之邊緣與汲極n井7〇之邊緣相隔距離84。汲極[ 井70沿著汲極溝渠80底部的體積定義汲極卜井電阻區 86,第2圖中是以相同數字86標示之電阻圖示表示之，並 形成第2圖中以相同數字88所標示之箭頭指示之汲極空乏 區8 8 〇 矽基體52之内亦具有從矽基體52表面經過源極擴散 區64而進入源極n井68之汲極溝渠90。汲極溝渠9〇為 絕緣體，如溝渠氧化物，且是位於源極接點76和閘極58 邊緣之間。源極溝渠9 0具有寬度9 1、深度9 3且其最靠近 閘極58之邊緣與源極n井68之邊緣相隔距離94。 —操作 第1圖之TDMOS電晶體裝置1〇的操作中，汲極溝渠 40阻止從没極接點38延續至閘極18之汲極自動校準石夕化 物（saHcide) 34。此強迫電流從汲極接點流入沒極 saHcude 34且進入沒極擴散區26。汲極溝渠4()之深度阻 止電流直接流經汲極擴散區2 6而進入汲極延伸接面丨$而 91739 --------訂--------- (請先閱讀背面之注意事項再填寫本頁) 8 483145 f A7
五、發明說明（9 )， 強迫其流進汲極η-井30。藉由形成汲極^井電阻區46可 經濟部智'慧財茬局員工消費合作社印製 91739 增加整個汲極區之擴散電阻。從汲極η_井電阻區46，電流 可流進汲極延伸接面1 6。 上述配置使得不需要傳統汲極salicide 34之矽化區塊 且仍舊可保有避免在汲極延伸接面16因為電流局部化而 形成過熱點之優點。再者，對〇.25μιη製程而言，汲極. 井電阻區46與ESD保護相關之擴散電阻會為汲極擴散電 阻增加至大約2至3 μπι長度，且正比於較小之幾何形狀（在 8至1 2倍之間且最好是裝置之幾何大小之十倍），此亦有 助於避免電流局部化。同聘，汲極η-井3〇使得不需使用 ESD植入光罩和ESD植入，其通常為在^井區内之pM〇s 和在ρ-井區内之NMOS。 在此TDMOS裝置10具有兩個啟通機構。其中之一是 利用汲極η-井30至矽基體12之突崩潰。另一個是利用源 極η -井28至汲極η -井30的貫穿。啟通發生時之電壓可稱 為崩潰電壓、貫穿電壓、啟通電壓、裝置之突返電壓、裝 置之觸發電壓。 當汲極電壓從0V增加時發生突崩潰作用和相關裝置 之啟通電壓。汲極η-井30至矽基體12接面在反向偏壓時 是高阻抗。最後，在跨經汲極η-井3 0至矽基體12接面之 汲極空乏區48之電磁場（ΕΜΙ或電場）變高到足夠開始 突崩倍增且此接面因為電子-電洞對之產生而突崩潰。所產 生的電子從汲極η-井30流至汲極接點38，導致基體電流 增加，此電流類似於具有η源極、ρ基體和η汲極之寄生 適爾ri國家標準（CNS)A4規格（210 X 297公釐) 裝·-------訂---------線 (請先閱讀背面之注意事項再填寫本頁) J 5 4 ) A7 B7 五、發明說明（10 npn雙載子電晶體之基極電流。隨著基體電流之增加（其 又有放基體電阻、井電阻和汲極電壓影響），從源極η- (請先閱讀背面之注意事項再填寫本頁) 井28至矽基體12接面之電位增加，因而使此接面順向偏 壓並將電子發射至石夕基體12。當來自源極η-井28之電子 "比益度開始提供沒極電流時，可視為已將寄生聯雙載子 電晶體導通。 在本發明中’可藉由控制跨經汲極空乏區48之Ε-場 輪廊而控制朋、凊電壓。藉由調整從&極溝渠4Q t靠近間極 18之邊緣及極卜井3〇邊緣之距離可達成上述目的。崩 /貝電壓Ik著及極溝渠4〇放置得愈接近汲極卜井3〇邊緣而 下降。 經濟部智慧財產局員工消費合作社印製 同¥ ’没極η-井30之電阻主要是由溝渠寬度41以及 距離44決定，其次是由溝渠深度43決定。卜井電阻亦影 響基體電机。此意謂η_井電阻會影響崩潰速度，進而影響 朋貝電壓。因此，當降低啟通電壓時，η-井電阻（藉由調 整摻雜濃度而控制）、距離44和溝渠寬度41均必須考慮。 可是，僅可將這三個因素降低至某種程度，因為汲極卜井 電阻區4 6之安定電阻必須維持在某一位車以避免過熱點 形成。因此，在他們之中必須折衷以便獲得最低的崩潰電 壓。 當及極電壓增加時，將發生穿透作用和相關裝置之啟 通電壓，所以汲極空乏區48會增加且在發生崩潰之前可抵 達（或牙透至）源極空乏區（未顯示）。在此情況下，esd 放電電流可從汲極接點38經過具有非常低之放電電阻的 $^¥"適用中國國家標準（CNS)A4規格（2I0 x 297-公髮) 10 91739 經濟部智'慧財產局員工消費合作社印製 A7 ------------- 五、發明說明（11 ) h 一" '— 穿透空乏區而流至源極接點32。 叮疋假如源極η-井28和没極η-井3 0太靠近，則在 正常操作之汲極電壓下，在TDM〇s電晶體裝置1〇中會有 很大的漏電流。假如源極^井28和汲極卜井3〇分開太遠， 則穿透電壓將會太高，此意謂裝置之導通電壓太高。所以， 亦必須在此中間折衷以便獲得最低之穿透電壓。 本發明之另一個優點為在矽基體12中所發生之穿透 較深。與傳統n_型MOS電晶體相比，因為在矽基體12中 所發生之啟通作用較深且最熱點係侷限在距離矽表面較遠 處，所以會影響電流局部化之開始。TDMOS電晶體裝置 10將沒極擴散區26之擴散電阻增加至適合ESD電流保護 之位準。再者，在短通道裝置中，汲極空乏區48之最大長 度（其決定崩潰電壓）可大於通道長度（介於源極延伸接 面14和沒極延伸接面1 6之間的距離）。在此例中，在源極 -汲極穿透之後，當汲極電壓持續增加時，可藉由通道長度 箝制汲極空乏區48。在源極-汲極穿透之後，通道長度上 之E-場增加非常多，導致於低汲極崩潰電壓，此小於汲極 -基體崩潰。 在第2圖之TDMOS電晶體裝置50之操作中，汲極溝 渠80阻止從汲極接點78連續至閘極58之汲極 salicide74。此強迫電流從汲極接點78流進汲極salicide74 且流進汲極擴散區66。汲極溝渠80之深度使流經汲極擴 散區66之電流不會直接流進汲極延伸接面56而強迫其流 進汲極η-井70。藉由形成汲極η-井電阻區86可增加整個 ----------------------訂--------- (請先閱讀背面之注意事項再填寫本頁} 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公,¾ ) 11 91739 483145 經 濟 部 智 慧 財 產 局 員 工 消 費 合 社 印 製
A7 五、發明說明（I2 沒極區之擴散電阻。電流從汲極卜井電阻區86流進汲極 延伸接面56。 上述用於TDMOS電晶體裝置50之配置是以用於 TDMOS電晶體裝置10之相同配置的相同方式操作，且具 有相同的有優點和設計考量。 除此之外，TDMOS電晶體裝置50設置有源極溝渠9〇 以便降低由充電裝置模式（CDM) ESD源在源極自動校準 石夕化物72形成之過熱點。利用CDMESD，放電電流從基 體流至源極接點7 6。 有時，使用基體浮動效應降低來自人體模式（hbm) ESD源之正ESD脈衝觸發導通電壓。放電路徑是從源極接 點76至汲極接，點78，所以寬& 91之大小和源極溝渠 之距離94具有相同的參數用於建立如先前為汲極溝渠 所描述之導通電壓。 TDMOS電晶體裝置1〇和5〇可以剎田 不3 υ J以利用自動校準矽化 技術製造’此矽化技術與用於製造目前的積體電路裝置之 砍化技術是完全相容的。 雖然已經藉由參考最佳模式而描述本發明，作是有許 多替代物、修正、和變化對具有此方面技藝者而言很明顯 是滿足前述說明的。因㈣望可以包含所有涵蓋在所附 申請專利範圍之精神和目的内之替代物、修正、和變化。 所有在此提出或在所伴隨圖示中顯示之事項係做為說明用 而非限制用。 91739 裝·-------訂---------線 (請先閱讀背面之注意事項再填寫本頁)
Claims (1)
- 483145 經濟部智慧財產局員工消費合作社印製 Α8 Β8 C8 D8 申請專利範圍 1· 一種靜電放電保護電晶體[10]，包含有·· 半導體基體間，此半導體基體叫具有源極和沒極擴 散區[24,26]，此半導體基體[12]在源極和沒極擴散區 [24,26]下具有各別的源極和汲極井[28,3〇]，此半導體其 體[12]在源極和汲極井[28,30]中具有輕度摻雜區； 閘極[18]，形成於半導體基體[12]上覆蓋源極和汲極井 [28,30]中之輕度摻雜區的部分； 源極和汲極矽化物[32,34]，係分別形成於源極和汲極擴 散區[24,26]上； 源極和汲極接點[36,38]，係分別連接至源極和汲極矽化 物[32,34];和 汲極溝渠[40]，此汲極構渠（4〇)在半導體基體[12]内用 於分隔在汲極接點[38]和閘極[18]間之汲極矽化物 [34]，此汲極溝渠[4〇]從汲極擴散區[26]延伸至汲極井 [30]。 2·如申請專利範圍第1項之靜電放電保護電晶體[1〇]，其 中： 該汲極井[30]為當在該汲極井[30]内汲極溝渠[40]下形 成電阻區[46】時，可控制摻雜濃度；和 沒極溝渠[40]，當電阻區[46]摻雜至形成安定電阻之同 時允許在沒極井[30]和半導體基體[12]之間發生突崩 潰，因此可避免在汲極矽化物[34]内形成過熱點。 3.如申請專利範圍第i項之靜電放電保護電晶體[1〇]，其 中： -------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 13 91739 483145 A8 B8 C8 D8 六、申請專利範圍 >及極溝渠[40]所具有之寬度形成在汲極井[30]内汲極溝 渠[40]下之電阻區[46];和 (請先閱讀背面之注意事項再填寫本頁) 沒極溝渠[40]所具有的寬度使得當電阻區[46]形成安定 電阻之同時允許在汲極井[3〇]和半導體基體[12]之間發 生突崩潰因此可避免在汲極矽化物[34]内形成過熱 點。 4·如申請專利範圍第1項之靜電放電保護電晶體[1〇]，其 中： 汲極溝渠[40]所具有之寬度和深度形成在汲極井[30]内 汲極溝渠[40]下之電阻區[46];和 汲極溝渠[40]所具有的寬度和深度使得當電阻區[46]形 成安定電阻之同時允許在汲極井[3 0]和半導體基體[12] 之間發生突崩潰，因此可避免在汲極矽化物[34]内形成 過熱點。 5·如申請專利範圍第1項之靜電放電保護電晶體[10]，其 中： 經濟部智慧財產局員工消費合作社印剩衣 半導體基體[12]具有自汲極井[3 0]延伸之汲極空乏區 [48]； 沒極溝渠[40]影響跨經汲極空乏區[48]之電磁場輪廓； 没極溝渠[40]在靠近閘極[18]之位置形成汲極井[30]内 汲極溝渠[40]下之電阻區[46];和 沒極溝渠[40]在靠近閘極[18]之位置當電阻區[46]形成 安定電阻之同時允許發生在汲極井[30]和源極井間穿 過汲極空乏區[48]之穿透，因此可避免在汲極矽化物[34] 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 14 91739 6 6 經 濟 部 智 慧 財 產 局 消 費 合 社 印 Α8 Β8 C8 D8 申請專利範圍、 内形成過熱點。 如申#專利範圍第1項之靜電放電保護電晶體[1〇]，其 中： /及極矽化物[34]在靜電放電期間使汲極電流流進汲極 擴散區[26];和 /及極擴散區[26]所具有之擴散電阻位準大約是靜電放 電保護電晶體[10]之幾何面積的十倍。 7·如申睛專利範圍第1項之靜電放電保護電晶體[1〇】，其 中： 汲極溝渠[40]為一絕緣體。 8.如申請專利範圍第1項之靜電放電保護電晶體[10]包含 有： 源極溝渠[90]，在半導體基體[12]中用於隔離在源極接 點和閘極[18]間之源極矽化物[32];和 源極溝渠[90]，延伸經過源極擴散區而進入源極井。 9·如申請專利範圍第8項之靜電放電保護電晶體[1〇]，其 中： 半導體基體[12]具有源極空乏區； 源極溝渠[90]影響跨經源極空乏區之電磁場輪廓； 源極溝渠[90]在靠近閘極[18]之位置形成源極井内源極 溝渠[90]下之電阻區[46];和 源極溝渠[90]具有位置當電阻區[46]形成安定電阻之同 時允許發生在源極井[28]和汲極井[30]間穿過源極空乏 區之穿透，因此可避免在源極矽化物[32】内形成過熱 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公釐） ^-----------------^ (請先閱讀背面之注意事項再填寫本頁) 483145 A8 B8 C8 D8 六、申請專利範圍 10.如申請專利範圍第8項之靜電放電保護電晶體[10]’其 中： 源極溝渠[90]為絕緣體。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 16 91739
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/519,838 US6310380B1 (en) | 2000-03-06 | 2000-03-06 | Electrostatic discharge protection transistor structure with a trench extending through the source or drain silicide layers |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW483145B true TW483145B (en) | 2002-04-11 |
Family
ID=24070002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW090105053A TW483145B (en) | 2000-03-06 | 2001-03-05 | Electrostatic discharge protection transistor structure |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6310380B1 (zh) |
| EP (1) | EP1132971B1 (zh) |
| JP (1) | JP2001284583A (zh) |
| AT (1) | ATE308118T1 (zh) |
| DE (1) | DE60114270T2 (zh) |
| SG (1) | SG88771A1 (zh) |
| TW (1) | TW483145B (zh) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW522542B (en) * | 2000-11-09 | 2003-03-01 | United Microelectronics Corp | Electrostatic discharge device structure |
| US6734504B1 (en) | 2002-04-05 | 2004-05-11 | Cypress Semiconductor Corp. | Method of providing HBM protection with a decoupled HBM structure |
| US6830966B2 (en) * | 2002-06-12 | 2004-12-14 | Chartered Semiconductor Manufacturing Ltd. | Fully silicided NMOS device for electrostatic discharge protection |
| JP4170210B2 (ja) | 2003-12-19 | 2008-10-22 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置 |
| KR100709830B1 (ko) | 2005-02-14 | 2007-04-23 | 주식회사 케이이씨 | 정전기 방전 보호 소자 및 그 제조 방법 |
| US7646063B1 (en) | 2005-06-15 | 2010-01-12 | Pmc-Sierra, Inc. | Compact CMOS ESD layout techniques with either fully segmented salicide ballasting (FSSB) in the source and/or drain regions |
| KR100884201B1 (ko) | 2007-07-24 | 2009-02-18 | 주식회사 동부하이텍 | 반도체 소자 |
| KR100940625B1 (ko) * | 2007-08-31 | 2010-02-05 | 주식회사 동부하이텍 | 엘씨디 구동 칩 및 그 제조방법 |
| US8354710B2 (en) | 2008-08-08 | 2013-01-15 | Infineon Technologies Ag | Field-effect device and manufacturing method thereof |
| JP5546191B2 (ja) * | 2009-09-25 | 2014-07-09 | セイコーインスツル株式会社 | 半導体装置 |
| JP5511395B2 (ja) * | 2010-01-06 | 2014-06-04 | セイコーインスツル株式会社 | 半導体装置 |
| JP5455801B2 (ja) * | 2010-06-10 | 2014-03-26 | 株式会社東芝 | 半導体装置 |
| US8536648B2 (en) | 2011-02-03 | 2013-09-17 | Infineon Technologies Ag | Drain extended field effect transistors and methods of formation thereof |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2626229B2 (ja) * | 1989-10-12 | 1997-07-02 | 日本電気株式会社 | 半導体入力保護装置 |
| JPH03155679A (ja) * | 1989-11-14 | 1991-07-03 | Sanyo Electric Co Ltd | 縦型ｍｏｓｆｅｔ |
| GB2242781A (en) * | 1990-04-06 | 1991-10-09 | Koninkl Philips Electronics Nv | A semiconductor device |
| US5504362A (en) * | 1992-12-22 | 1996-04-02 | International Business Machines Corporation | Electrostatic discharge protection device |
| US5760448A (en) | 1993-12-27 | 1998-06-02 | Sharp Kabushiki Kaisha | Semiconductor device and a method for manufacturing the same |
| KR0120572B1 (ko) * | 1994-05-04 | 1997-10-20 | 김주용 | 반도체 소자 및 그 제조방법 |
| US5491099A (en) * | 1994-08-29 | 1996-02-13 | United Microelectronics Corporation | Method of making silicided LDD with recess in semiconductor substrate |
| KR100214855B1 (ko) * | 1995-12-30 | 1999-08-02 | 김영환 | 정전기 방지용 트랜지스터 및 그의 제조방법 |
| US5869879A (en) * | 1996-12-06 | 1999-02-09 | Advanced Micro Devices, Inc. | CMOS integrated circuit having a sacrificial metal spacer for producing graded NMOS source/drain junctions dissimilar from PMOS source/drain junctions |
| JP3144330B2 (ja) * | 1996-12-26 | 2001-03-12 | 日本電気株式会社 | 半導体装置 |
| US5982600A (en) | 1998-04-20 | 1999-11-09 | Macronix International Co., Ltd. | Low-voltage triggering electrostatic discharge protection |
-
2000
- 2000-03-06 US US09/519,838 patent/US6310380B1/en not_active Expired - Lifetime
- 2000-03-30 SG SG200001835A patent/SG88771A1/en unknown
-
2001
- 2001-02-08 EP EP01103001A patent/EP1132971B1/en not_active Expired - Lifetime
- 2001-02-08 AT AT01103001T patent/ATE308118T1/de not_active IP Right Cessation
- 2001-02-08 DE DE60114270T patent/DE60114270T2/de not_active Expired - Lifetime
- 2001-03-02 JP JP2001058775A patent/JP2001284583A/ja active Pending
- 2001-03-05 TW TW090105053A patent/TW483145B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| SG88771A1 (en) | 2002-05-21 |
| ATE308118T1 (de) | 2005-11-15 |
| JP2001284583A (ja) | 2001-10-12 |
| EP1132971B1 (en) | 2005-10-26 |
| DE60114270T2 (de) | 2006-04-27 |
| DE60114270D1 (de) | 2005-12-01 |
| US6310380B1 (en) | 2001-10-30 |
| EP1132971A3 (en) | 2002-01-16 |
| EP1132971A2 (en) | 2001-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7615417B2 (en) | Triggered silicon controlled rectifier for RF ESD protection | |
| US7986011B2 (en) | Electrostatic discharge protection device | |
| US7372083B2 (en) | Embedded silicon-controlled rectifier (SCR) for HVPMOS ESD protection | |
| TWI335660B (en) | Low capacitance scr with trigger element | |
| US6639284B1 (en) | Compensated-well electrostatic discharge protection structure | |
| US7838940B2 (en) | Drain-extended field effect transistor | |
| US7384802B2 (en) | ESD protection device for high voltage | |
| KR101144025B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| TW483145B (en) | Electrostatic discharge protection transistor structure | |
| JP3573674B2 (ja) | 半導体集積回路の入出力保護装置とその保護方法 | |
| US6576959B2 (en) | Device and method of low voltage SCR protection for high voltage failsafe ESD applications | |
| US8076728B2 (en) | Integrated circuit arrangements with ESD-resistant capacitor and corresponding method of production | |
| US7405446B2 (en) | Electrostatic protection systems and methods | |
| US6764892B2 (en) | Device and method of low voltage SCR protection for high voltage failsafe ESD applications | |
| KR102361141B1 (ko) | 정전기 방전 보호용 반도체 소자 | |
| US20190109127A1 (en) | Self-biased bidirectional esd protection circuit | |
| US6835624B2 (en) | Semiconductor device for protecting electrostatic discharge and method of fabricating the same | |
| KR100364588B1 (ko) | 정전류를 방전하기 위하여 바이폴러 트랜지스터에 의해 구현된 보호회로를 구비한 반도체장치 및 그 제조공정 | |
| US7190030B1 (en) | Electrostatic discharge protection structure | |
| US6855609B2 (en) | Method of manufacturing ESD protection structure | |
| JP2002518831A (ja) | 半導体装置 | |
| TW503558B (en) | Low-noise silicon controlled rectifier for electrostatic discharge protection | |
| JP4504664B2 (ja) | 静電気放電保護素子及び静電気放電保護回路 | |
| US7307319B1 (en) | High-voltage protection device and process |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |