TW478116B - Semiconductor device and method of manufacturing same - Google Patents

Description

經濟部智慧財產局員工消費合作社印製 478116 A7 B7_ 五、發明說明（1 ) 本發明與半導體裝置有關，其半導體主體具第一表面， 以及與第一表面相對而立之第二表面，所配備之場效電晶 體内含源極、汲極、内插通道，以及與第一表面相對於通 道配置之第一閘極，該通道範圍係沿第一表面爲之；另於 第一閘極相對處，配置有第二表面之第二閘極。 本發明並與半導體裝置之製造方法有關，其半導體主體 具第一表面，以及與第一表面相對而立之第二表面，所配 備之場效電晶體内含源極、汲極、内插通道，以及與第一 表面相對於通道配置之第一閘極，該通道範圍係沿第一表 面爲之；另於相對於通道處，配置有第二表面之第二閘 極，其内含第二材質。 此類半導體裝置可見於JP-A-04 307972。 已知之半導體裝置配有第二閘極。 採、用第二閘極以抑制第一閘極相當短的場效電晶體 (FETs)中之短通道效應。如第一閘極相當短，源極與汲極 間之通道即相當短。短通道效應發生於具短通道之場效電 晶體，導致汲極之空乏區，因汲極之外加電壓延展至通道 中。爲抑制此短通道效應，出現了第二閘極；此第二閘極 需精確配置於場效電晶體内通道的相對位置。场效電晶體 愈作愈小，伴隨第一閘極之短縮，進而通道之縮減，尤以 爲增加速度及載流功率時爲甚。舉世皆望抑制短通道效 應，以改善場效電晶體之性能與可靠度。 在已知的半導體裝置中，第二閘極係以微影及蝕刻製 得。然而，在第二表面施行微影以精確地與第一表面對 -4- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) u^^r>v · n 1§ ϋ ϋ tmmB n 11 I ，> n an HI amma§ ϋ— ϋ— _ 口 經濟部智慧財產局員工消費合作社印製 478116 A7 B7__ 五、發明說明（2 ) 齊，確實無法爲之。 因場效電晶體之閘極縮減，校準誤差及第二閘極之尺寸 偏差相對增加。在場效電晶體小至閘極長度小於1〇〇奈米 時，此操作係決定第二閘極相對於第一閘極之尺寸與位置 之關鍵。如第二閘極未與場效電晶體之第一閘極對準，則 於通道上無法有效控制，導致無法有效抑制短通道效應。 如第二閘極之延伸超出通道範圍，則會在第二閘極與半導 體主體間產生不符所期之重疊電容，導致電晶體速度大幅 下降。此類性質產品隨閘極長度之縮減而益增。 已知裝置之主要缺失在於，因其製造方法導致不同批次 之產品間性質迥異。第二閘極位置未與場效電晶體之第一 閘極對準，並因各批次之裝置而異。另一缺失爲第二閘極 之尺寸亦非定値。 本發明之目的在提供首頁所述之半導體裝置，其第二閘 極能與第一閘極對準之方法。 本發明之目的亦在提供首頁所述之半導體裝置的製造方 法，其第二閘極能與第一閘極對準。 依本發明之裝置得以實現上述目的，其半導體主體中凹 處在第二表面具一深度，且凹處大致爲第一閘極正投影之 同心圓，内具第二閘極。 由於半導體主體中第二表面之凹處爲以第一閘極大致正 投影之同心圓，第二閘極位於該凹處内，其半導體主體中 第二閘極與通道之距離，較半導體主體中無凹處者爲近。 此外，與第二閘極橫向偏移的狀況相較，由於第二閘極大 -5- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) · ϋ in n II ϋ n in 一口、I ϋ ϋ ·ϋ I I I— · 經濟部智慧財產局員工消費合作社印製 478116 A7 _B7_ 五、發明說明（3 ) 致位於第一閘極下方，故其第二閘極距通道較近。 如此一來，對通道之控制較佳，對短通道效應之抑制益 、隹。源極-汲極串聯電阻亦下降，且存在通道旁之部份第二 閘極與半導體主體間的重疊電容亦減少。得以改善場效電 晶體性能。載流功率與速度尤增。不同批次產品間之變異 性減少。 第二閘極尺寸可異於第一閘極，但在一値得讚許之第二 閘極具體實施例中，其係沿第二表面分佈，且凹處之深度 均勻，並盡量與第一閘極尺寸相對應。 存在第一閘極正投影之第二閘極外橫向部份與半導體主 ； 體間的重疊電容得以減少。進而改善電晶體速度。 第二閘極之位置依此限定，且可依所對應之場效電晶體 中第一閘極明定出第二閘極的尺寸，半導體裝置性質因而 變異不大。 可僅填充部份凹處，但以第二閘極將凹處完全填滿爲 佳。 第二閘極材質可爲相對高摻雜之複晶矽或金屬。凹處中 之閘極材質封閉層，例如覆於凹處底壁層，即足以滿足第 二閘極之運作。爲降低第二閘極電阻，最好以第二閘極將 凹處完全填滿。然而，亦可選擇以第二閘極覆蓋部份底 壁，且其不超出第一閘極範圍。 1 在第一閘極與第一表面間可存在一閘極介電，使得場效 電晶體之運作宛如金屬-絕緣體-半導體場效電晶體 (MISFET) 〇具閘極介電之場效電晶體與不具閘極介電之場 -6- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) --------訂--------- 經濟部智慧財產局員工消費合作社印製 478116 A7 B7 _ 五、發明說明（4 ) 效電晶體相較，其閘極漏電流較低。 閘極介電亦可存在於凹處内之第二閘極與半導體主體 間，使得第二閘極與半導體主體具電容性耦合。具電容性 耦合之主要優點爲閘極漏電流低。閘極介電愈薄，第二閘 極對通道之控制愈佳。 半導體主體位於氧化層之上，如半導體裝置製造過程中 之矽基座。半導體主體與基座耦合之寄生電容愈低愈佳。 如第二基座與半導體主體之第一閘極及第一表面相倚，裝 置則需具額外強度，俾移除原矽基座與氧化層。如第二基 座之介電係數較氧化層與矽基座之等效介電係數爲低，即 可減少半導體主體與第二基座間之寄生耦合。 依本發明即得以實現本發明之目的及相關方法，以大致 與第一表面垂直方向，佈植摻雜離子於半導體主體第一表 面上之第一閘極與第二表面上之矽氧化層，其係經第一表 面形成矽半導體主體第一閘極後之佈植區，以及沿該區域 之矽氧化層中的佈植區，隨之以摻雜增強氧化法在佈植區 中形成氧化矽，並於該區形成氧化矽；再將矽氧化層移 除，即可在該區之第二表面產生凹處，並在該凹處施予第 二閘極材質，藉此形成第二閘極内之材質。 依本發明之方法需奠基於對氧化速率係依局部摻雜程度 而定之瞭解。以大致與第一表面垂直方向，經第一閘極與 第一表面佈植摻雜離子，如銻、砷、磷或硼。掺雜離子在 與第一閘極的碰撞過程中，在第一閘極區域中損失邵份能 量；而在第一閘極週遭區域則無能量損失，故可佈植摻雜 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)

經濟部智慧財產局員工消費合作社印製 478116 A7 _B7_ 五、發明說明（5 ) 離子於較深處，亦即深達氧化層。半導體主體之佈植區大 致正位於第一閘極之後，且其摻雜濃度相當高。若以如砷 與銻之重離子來佈植，則其佈植區邊緣處之摻雜離子濃度 分佈較以如硼與磷之輕離子佈植者爲陡。由於氧化速率與 摻雜程度有關，故在氧化過程中，矽半導體主體中第一閘 極層後區域之相對高摻雜區之氧化層長成，較矽區域週遭 之相對低摻雜區爲快。此導致一定深度的凹處，其大致爲 第一閘極正投影於半導體主體第二表面的同心圓佈植區。 在氧化過程中，佈植於氧化層區之摻雜離子維持在氧化層 中。 在第二基座配置於矽半導體主體與第一閘極之第一表面 後，將整個產品翻面。再將矽氧化層與摻雜增強氧化期間 形成的氧化矽移除。 第二閘極可以各種方法配置。如此一來，沉積於具凹處 之第二表面的第二閘極，即可以如複晶矽或金屬之第二閘 極材質製得，再將凹處側邊的層自第二表面移除，如抛光 法。 第二閘極材質留存於凹處區域，使得至少凹處底壁爲之 覆蓋，或以第二閘極填充整個凹處，其係視層之厚度與凹 處深度而定。 以此方式製得之第二閘極大致位於第一閘極正下方，並 與第一閘極尺寸相仿。 已可選由下述方式製得第二閘極。將第二閘極材質層， 如複晶梦或金屬，沉積於具凹處之第二表面。一光阻層位 -8- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 1¾^ --------^---------· 經濟部智慧財產局員工消費合作社印制衣 478116 A7 B7_ 五、發明說明（6 ) 於閘極材質之上。此光阻爲負光阻。將光阻層曝光。n 第二閘極材質反射。位於凹處中心上方之光阻之曝光強度 最高。在光阻層程序完成後，原塑造之第二閘極圖樣保留 在光阻中。此光阻之圖樣中心準確地座落於所對應之凹處 中心，並充作後續蝕刻第二閘極時之罩。將此光阻移除 後，即完成第二閘極。 在配置第二閘極材質前，可選擇在凹處放置閘極介電。 此第二表面凹處之閘極介電位於第二閘極與第二表面 間，有助於減少閘極漏電流。 半導體裝置可含互補式金氧半導體（CMOS)邏輯電路、記 憶體或其組合。在邏輯應用中，電壓增益與空乏模式操作 十分重要，其中尤以記憶體中之應用爲甚，俾可調變電流 於各數量級間。另一優點爲第二閘極在互補式金氧半導體 邏輯與記憶體均適用。可組合具記憶體應用之邏輯，使能 在一製程中製得之凹處中第二閘極，同時適用於半導體裝 置中所有的電晶體。 其亦適用於具矽半導體主體之凹處中第二閘極之反轉通 道中的二維效應。反轉通道寬度小至實際上即爲含二維電 子氣體之量子井。此限制使得裝置之製造，可基於庫倫閉 鎖（Coulomb blockade)、單電子效應或諸如電荷量子化之 量子效應爲之。 依本發明裝置的這些與其它、觀點之詳細内容，將參酌附 圖敘述之，其中： 圖1所示爲半導體裝置具體實施例剖面圖； -9 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------____ (請先閱讀背面之注意事項再填寫本頁) — — — — — — — — — %- 478116 A7 五、發明說明（7 ) 圖2所示爲半導體裝置製造方法之步骤序列， 圖2a至2e所示爲過渡產品剖面圖；其中之 圖2a爲經健後之過渡產品㈣圖^ 後區域形成高摻雜區； 昂甲1私〈 •圖2b爲經摻雜增強氧化後之過渡產品剖面圖，其 導體主體的第二表面形成凹處； 、圖2c爲過渡產品剖面圖’其中已產出源極與汲極，且基 座與半導體主體的第一表面及第一閘極相倚； 圖2d爲㈣氧化層料後之過渡以啦Η，其中並將 過渡產品上下顚倒； 7 圖2e爲過渡產品剖面圖，其中半導體主體的凹處已完全 爲第二閘極所填滿； 圖3爲第二閘極製造方法之修整步驟序列；其中之 圖3a爲過渡產品剖面圖，其中已將光阻曝光； 圖3b烏經光阻照射及第二閘極材質蝕刻之過渡產品剖面 圖；及 圖3c爲凹處内具第二閘極之半導體裝置剖面圖。 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 圖1所示半導體裝置之半導體主體1，具第一表面2及與第 一表面相對而立之第二表面3，和場效電晶體4。場效電晶 體4内含源極5、汲極6、内插通道7，以及與第一表面2相對 於通道7配置之第一閘極8。第一閘極8範圍9係沿第一表面2 爲之。與第一閘極8相對處，配置有第二表面3之第二閘極 10。第二閘極10位於深度爲12之凹處n。凹處1Ui在半導 -體主體1中第二表面3内，大致爲第一閘極8正投影之同心 10 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7 A7 五、發明說明（8 經濟部智慧財產局員工消費合作社印製

B7 圓。 具體實施例中所示第二閘極1〇，沿第二表面3至凹處⑴笨 又12之平均尺寸13，大致與第一閘極8尺寸9相同。 具體實施例中所示第二間極1〇之平均尺寸13，大致與第 :問極8尺寸9相同。κ中凹處η大致完全爲第二閘極10所 填无。具體實施例中所示第—閘極8與第—表面2間具閉極 介，η。具體實施例中所示閘極介電15則位於第二閉極⑼ 與第二表面3間。基座16與第-閘極8以及第-半導體主體i 相倚。 丘 丘 圖2中與圖1相對應部件之參考代碼均同。 圖2a中半導體王體j具第二表面3上之石夕氧化層η。半導 遭忘體1可爲如絕緣體上州〇1)晶圓之_，·而第二表面3上 1氧化層17可爲如絕緣體切晶圓之潛藏氧化層。梦半 導體主體1之厚度約1〇〇奈米較佳。 第-閘極8位於半導體主體1中之第一表面2上。第一閉極 之材質可爲如複晶矽或金屬。在製造過程中，亦可將第一 閘極8稱之爲假閘極。假閘極之材質可爲如複晶秒、氮化 物、氧化物或電阻，或爲這些材質之組合。在稍後稱之爲 取代閘極製程的製造過程階段中，假閘極之材質可以如高 捧雜複晶梦或金屬代之。 ° 以大致與第-表面2垂直方向，經第一表面2佈植捧雜離 子於半導體王體1的第一表面2上之第一問極8與第二表面3 上之矽氧化層17。 在矽半導體王體1之第一閘極8後方形成之佈植區18，摻 -11-

本纸張尺度適用中國國家標準(CNS)A4規格（210 X 297公^

I— .裝 訂--------- (請先閱讀背面之注意事項再填寫本頁) 478116 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（9 ) 雜濃度約如102G個原子/立方公分；佈植區19沿該區域成型 於矽氧化層17中。上述摻雜離子均經熱活化，如以快速熱 製程法。 圖2b爲經摻雜增強氧化後之半導體主體1，其具閘極介電 14、第一閘極8與氧化層17。由於氧化速率與掺雜濃度有 關’在氧化過程中，梦半導體主體1中第* —闊極8層後區域 之相對高摻雜區18之氧化層長成，較矽半導體主體1之高摻 雜區I8週邊爲快。例如，若在高摻雜區18之磷摻雜濃度約 爲3 X 102G個原子/立方公分，i在1〇3〇 π下將磷摻雜電活 化處理20秒；在700。(：下將其置於氧中熱氧化15分鐘，在 碎半導m主體之兩捧雜鱗區18中，會有厚度約奈米之額 外氧化矽自矽氧化層17長成，然而在高摻雜區週邊長成之 乳化碎則少於3奈米。此舉在南捧雜铸區η中造成半導體主 體15之第二表面3中深12之凹處U，其中凹處大致爲第一 閘極8正投影之同心圓，且充滿了氧化妙。 圖2c爲過渡產品剖面圖，其中源極5與汲極6已經佈植完 成，且其摻雜業已經快速熱製程法活化。通道7位於源極5 與汲極6間，場效電晶體4的第一閘極8下方。基座16與半導 體主體1的第一表面2及第一閘極8相倚。基座16以具低介電 係數者較佳，如玻璃。 圖2d爲過渡產品剖面圖，其中將整個產品上下顚倒，並 已將氧化層17移除，如採濕化學蝕刻，藉此產生凹處l]L。 圖2e爲施加第二閘極10後之過渡產品剖面圖。第二閘極 10係由第二閘極材質製成，如鋁或氮化鈦。第二閘極介電 -12 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） (請先閱讀背面之注意事項再填寫本頁) 裝

I I I I I—，· ϋ ϋ n n —i I 478116 A7 _2_ B7_ 五、發明說明（1Q ) 15配置於第二閘極10與半導體主體1間，如具體實施例所 示，採用化學蒸渡沉積法。 圖3中與圖1、圖2相對應部件之參考代碼均同。 圖3 a爲過渡產品剖面圖，其中將光阻曝光。光阻層21配 置於第二閘極材質20層之上。此光阻爲負光阻。將光阻層 21整個曝光。光經第二閘極材質20反射。位於凹處11中心 之光阻之曝光強度因反射而最高。 圖3b爲經光阻照射及蝕刻第二閘極材質20產生第二閘極 10之過渡產品剖面圖。在光阻層21程序完成後，第二閘極 之圖樣22保留在光阻中。此光阻之圖樣22中心準確地座落 於所對應之凹處11中心，並充作後續蝕刻第二閘極材質20 時之罩，以完成第二閘極10。 圖3c爲半導體裝置剖面圖。將光阻中之第二閘極圖樣22 移除後，即得出凹處11内之第二閘極1〇。 —— — — — — — — — II I ·—— (請先閱讀背面之注意事項再填寫本頁) · · 經濟部智慧財產局員工消費合作社印製 -13- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

1. 478116 A8B8C8D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 1· 一種半導體裝置，其半導體主體（1)具第一表面（2)及與 第一表面相對而立之第二表面（3)，配置之場效電晶體 (4)包含源極（5)、没極（6)、内插通道（7)，以及與第一 表面（2)相對於通道（7)配置之第一閘極（8)，該第一閘極 (8)範圍（9)係沿該第一表面（2)爲之，並在第一問極（8) 相對處，配置有第二表面（3)上之第二閘極（1〇)，其特徵 爲深度（12)之凹處（11)位於半導體主體中第二表面 (3)内，其中凹處（11)大致爲第一閘極（8)正投影之同 圓，第二閘極（1〇)存在於凹處（11)内。 2.如申請專利範園第〖項之半導體裝置，其特徵爲第二 極（10)，沿第二表面（3)至凹處（11)深度之尺 (13)，大致且至多對應於第一閘極之尺寸（9)。 如申請專利範圍第i或第2項之半導體裝置，其特徵爲 處（11)大致爲第二閘極（10)所填充。 如申請專利範圍第1或第2項之半導體裝置.，其特徵爲閉 極介電（14)位於第一閘極（8)與第一表面（2)之間。 如申請專利範圍第i或第2項之半導體裝置，其特徵爲問 極介電（15)位於第二閘極（1〇)與第二表面（3)之間。 如申請專利範圍第丨項之半導體裝置，其特徵爲基座 〇6)與半導體主體⑴的第一表面⑺及第一閘極⑻相 倚。 一種半導體裝置之製造方法，其半導體主體⑴具第一 表雨（2)，以及與第一表面相對而立之第二表面（3卜配 置〈场效電晶體（4)包含源極⑺、没極⑹、内插通道 閘 寸 3. 5. 6. -14- χ297公釐Γ 凹 (請先閱讀背面之注意事項再填寫本頁)

   1/01iO A8B8C8D8 六、申請專利範圍 7)，以及與第一表面（2)相對於通道（7)配置之第一閘極 (8)，以第二閘極材質組成之第二閘極（1〇)，矽與通遒 (7)相對配置於第二表面;其特徵爲佈植離子於半導 ，主體（1)中，該半導體主體具有一在第一表面（2)上之 第一閘極（8)及一在第二表面（3)上之矽氧化層（17)，此 佈植係自與第一表面（2)大致垂直方向，經第一表面（2) 馬<，俾形成半導體主體（1)中，第一閘極（8)下方之佈 植區（18)，以及該區（18)周圍矽氧化層（17)中之佈植區 (19);隨之以摻雜增強氧化法，在佈植區（18)中形成氧 化砍、’並將矽氧化層（17)與該區之氧化矽移除，形成第 二表面（3)在該區（18)之凹處（11)，再以第二閘極材質 (2〇)填充於凹處（11)，形成第二閘極（1〇)之材質。 、 如申請專利範圍第7項之方法，其特徵爲在第二閘極材 質（20)填充於凹處（11)前，即施予閘極介電（15)。 (請先閱讀背面之注意事項再填寫本頁) 1T---------線 i 經濟部智慧財產局員工消費合作社印製 -15-