CN100397597C - 金属氧化物半导体晶体管的制造方法以及存储器元件的制造方法 - Google Patents

Abstract

本发明是关于一种金属氧化物半导体晶体管以及存储器元件的制造方法。该金属氧化物半导体晶体管的制造方法是先在基板上形成图案化膜层，以定义出欲形成源极区和漏极区的位置。接着在图案化膜层所暴露出的基底上形成多个区域氧化结构，以定义出沟道区的位置。然后移除图案化膜层，再以区域氧化结构为掩模而在基底中形成源极/漏极区。然后再移除区域氧化结构，而使基底上自然形成多个凹陷区域。接着在基底上形成栅绝缘层，再在凹陷区域上方的栅绝缘层上形成栅极。由于凹陷形的沟道区具有较长的长度，因此可避免金属氧化物半导体晶体管发生短沟道效应。

Description

金属氧化物半导体晶体管的制造方法以及存储器元件的制造方法

技术领域

本发明涉及一种半导体元件的制造方法，特别是涉及一种金属氧化物半导体晶体管以及存储器元件的制造方法。

背景技术

随着现今电脑微处理器(Microprocessor)的功能愈来愈强，软件所进行的程式与运算也愈来愈庞大。因此，存储器(即存储器，内存，存储介质，以下均称为存储器)的制作技术已成为半导体产业重要的技术之一。

一般来说，存储器可依其储存资料(即数据，以下均称为资料)的型态而分为挥发性存储器与非挥发性存储器。以非挥发性存储器来说，其并不会因电源供应的中断而使得储存于其中的资料完全被消除，因此常被用来储存电脑的开机系统资料等等。

目前的存储器技术正在逐渐朝向提高集成度以及缩小元件尺寸的方向发展。然而，在逐渐缩小晶片(晶片即为芯片，以下均称为晶片)上的存储器元件的同时，却会因其沟道长度的缩小而引起短沟道效应(ShortChannel Effects)，造成元件无法正常运作。所以通常在缩小沟道长度的同时，必须增加沟道中的杂质，以抑止短沟道效应的发生。但是，沟道中若掺入过多的杂质，又会引发另一个漏电流(leakage current)的问题。

而且，为了提高集成度，在工艺中必须尽可能地缩小每一存储单元间的距离。然而，现有技术通常是以微影/蚀刻工艺来定义出每一个存储单元的位置，但是因微影工艺极限的限制，存储单元间的距离将受限于微影工艺所允许的范围之内。

由此可见，上述现有的半导体元件以及存储器元件的制造方法在结构与制造上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决半导体元件以及存储器元件的制造方法存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品及方法又没有适切的结构及方法能够解决上述问题，此显然是相关业者急欲解决的问题。

有鉴于上述现有的半导体元件以及存储器元件的制造方法存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及其专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的金属氧化物半导体晶体管以及存储器元件的制造方法，能够改进一般现有的半导体元件以及存储器元件的制造方法，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。

发明内容

本发明目的在于，克服现有的存储器元件的制造方法存在的缺陷，而提供一种新的存储器元件的制造方法，所要解决的技术问题是使其增加沟道区的长度而可提升存储单元阵列中的存储单元的密度，进而可以提高元件的效能，从而更加适于实用。

本发明的另一目的在于，克服现有的半导体元件的制造方法存在的缺陷，而提供一种新的金属氧化物半导体晶体管的制造方法，所要解决的技术问题是使其可以解决元件集成度增加后所导致的短沟道效应以及位线阻值过高的问题，从而更加适于实用。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种金属氧化物半导体晶体管的制造方法，其包括以下步骤：在一基底上形成一图案化膜层，以暴露出部分的该基底；进行一区域氧化工艺，以在该图案化膜层所暴露出的部分该基底上形成一区域氧化结构；移除该图案化膜层，以暴露出该区域氧化结构两侧的部分该基底；在该区域氧化结构两侧的该基底中分别形成一源极区以及一漏极区；移除该区域氧化结构，而在该源极区与该漏极区之间形成一凹陷区域；在该基底上形成一栅绝缘层；以及在该凹陷区域上方的该栅绝缘层上形成一栅极。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的金属氧化物半导体晶体管的制造方法，其中在形成该区域氧化结构之后以及移除该图案化膜层之前，更包括在该基底上方形成一牺牲层，其中该牺牲层暴露出该图案化膜层且覆盖住该区域氧化结构。

前述的金属氧化物半导体晶体管的制造方法，其中所述的牺牲层与该图案化膜层之间具有蚀刻选择性。

前述的金属氧化物半导体晶体管的制造方法，其中所述的图案化膜层的材料包括氮化硅，该牺牲层的材料包括氧化硅。

前述的金属氧化物半导体晶体管的制造方法，其中所述的形成该牺牲层的方法包括以下步骤：在该基底上形成一牺牲材料层，覆盖住该图案化膜层以及该区域氧化结构；以及部分移除该牺牲材料层，以使该图案化膜层暴露出来。

前述的金属氧化物半导体晶体管的制造方法，其中所述的形成该源极区以及该漏极区包括以下步骤：以该区域氧化结构作为注入掩模，进行一深离子注入工艺，以在该区域氧化结构两侧的该基底中分别形成一深掺杂区；移除部分的该区域氧化结构，以增加该基板被暴露出的面积；以及进行一浅离子注入工艺，以在每一所述深掺杂区的一侧分别形成一浅掺杂区。

前述的金属氧化物半导体晶体管的制造方法，其中在形成该栅绝缘层之后以及形成该栅极之前，更包括依序在该栅绝缘层上形成一氮化硅层以及一阻障层。

前述的金属氧化物半导体晶体管的制造方法，其中在该基底上形成该图案化膜层之前，更包括在该基底上形成一垫氧化层，且移除该区域氧化结构时更包括将该垫氧化层移除。

本发明的目的及解决其技术问题还可采用以下的技术方案来实现。依据本发明提出的一种存储器元件的制造方法，其包括以下步骤：提供一基底，且该基底上已形成有多个隔离结构，以将该基底区分为一存储单元阵列区以及一周边电路区；在该基底上形成一图案化膜层，该图案化膜层暴露出位于该存储单元阵列区内的部分的该基底；进行一区域氧化工艺，以在该存储单元阵列区内被暴露出的该基底中形成多个区域氧化结构；移除该图案化膜层，以暴露出其余部分的该基底；在该存储单元阵列区内所暴露出的其余部分的该基底中形成多条埋入式位线；移除所述区域氧化结构，而在该存储单元阵列区的该基底中形成多个凹陷区域；在该基底上以及所述凹陷区域内形成一栅绝缘层；在该栅绝缘层上形成一导体层；图案化该导体层，以在该存储单元阵列区中定义出多条字线，并且在该周边电路区中定义出至少一栅极结构；以及在该栅极结构两侧的该基底中形成一源极/漏极区。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的存储器元件的制造方法，其中在形成所述区域氧化结构之后以及移除该图案化膜层之前，更包括在该基底上方形成一牺牲层，其中该牺牲层暴露出该存储单元阵列区内的该图案化膜层并覆盖住所述区域氧化结构。

前述的存储器元件的制造方法，其中所述的牺牲层与该图案化膜层之间具有蚀刻选择性。

前述的存储器元件的制造方法，其中所述的图案化膜层的材料包括氮化硅，该牺牲层的材料包括氧化硅。

前述的存储器元件的制造方法，其中所述的形成该牺牲层的方法包括以下步骤：在该基底上形成一牺牲材料层，覆盖住该图案化膜层以及所述区域氧化结构；移除该周边电路区内的该牺牲材料层；以及移除该存储单元阵列区内的部分的该牺牲材料层，以使该存储单元阵列区内的该图案化膜层暴露出来。

前述的存储器元件的制造方法，其中所述的形成该埋入式位线的步骤包括以下步骤：在该基底上形成一图案化光刻胶层，以覆盖住该基底的该周边电路区；以该图案化光刻胶层以及该区域氧化结构作为注入掩模，进行一离子注入工艺；以及移除该图案化光刻胶层。

前述的存储器元件的制造方法，其中所述的形成该埋入式位线的步骤包括以下步骤：在该基底上形成一图案化光刻胶层，以覆盖住该基底的该周边电路区；以该图案化光刻胶层以及该区域氧化结构作为注入掩模，进行一深离子注入工艺，以在该基底中形成多个深掺杂区；移除该区域氧化结构的部分厚度，以增加该基板被暴露出的面积；进行一浅离子注入工艺，以在各所述深掺杂区的两侧形成一浅掺杂区；以及移除该图案化光刻胶层。

前述的存储器元件的制造方法，其中在形成该栅绝缘层之后及形成该导体层之前，更包括在该存储单元阵列区内的该栅绝缘层上依序形成一氮化硅层以及一阻障层。

前述的存储器元件的制造方法，其中在该基底上形成该图案化膜层之前，更包括在该基底上形成一垫氧化层，且移除该区域氧化结构时更包括将该垫氧化层移除。

前述的存储器元件的制造方法，其中所述的基底上的所述隔离结构包括区域氧化隔离结构或是浅沟槽隔离结构。

本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，为了达到前述发明目的，本发明的主要技术内容如下：

本发明提出一种金属氧化物半导体晶体管的制造方法，此方法是先在基板上形成图案化膜层，接着再进行区域氧化(Local Oxidation，简称LOCOS)工艺，以便于在图案化膜层所暴露出的基底中形成区域氧化结构。接着再移除图案化膜层，以暴露出部分的基底。之后，在被暴露出的基底中形成源极区与漏极区。然后再移除区域氧化结构，而在源极区与漏极区之间的基底上形成多个凹陷区域。接着在基底上形成栅绝缘层，之后再在凹陷区域上方的栅绝缘层上形成栅极。

由此可知，本发明的金属氧化物半导体晶体管的制造方法，是先在基板上形成图案化膜层，以定义出欲形成源极/漏极区的位置。接着在图案化膜层所暴露出的基底上形成多个区域氧化结构，以定义出沟道区的位置。然后移除图案化膜层，再以区域氧化结构为掩模而在基底中形成源极/漏极区。然后再移除区域氧化结构，而使基底上自然形成多个凹陷区域。接着在基底上形成栅绝缘层，再在凹陷区域上方的栅绝缘层上形成栅极。由于凹陷形的沟道区具有较长的长度，因此可避免金属氧化物半导体晶体管发生短沟道效应。

本发明还提出一种存储器元件的制造方法，此方法是先提供一基底，且此基底上已形成有多个隔离结构，以将基底区分为存储单元阵列区以及周边电路区。接着在基底上形成图案化膜层，以暴露出存储单元阵列区内的部分基底。之后再进行区域氧化工艺，而在存储单元阵列区内被暴露出的基底中形成区域氧化结构。然后移除图案化膜层，以暴露出其余部分之基底。之后，在存储单元阵列区内的区域氧化结构所暴露出的其余部分基底中形成埋入式位线。然后再移除区域氧化结构，而在基底中形成多个凹陷区域。接着，在基底及凹陷区域上形成栅绝缘层，再在栅绝缘层上形成导体层。之后，图案化导体层以在存储单元阵列区内定义出多条字线，并在周边电路区内定义出至少一栅极结构。然后，在栅极结构之两侧的基底中形成源极/漏极区。

借由上述技术方案，本发明至少具有下列优点：本发明是利用区域氧化法而在基底上形成具有特殊形状的区域氧化结构，使得在进行移除区域氧化结构的步骤后，基底中可以形成凹陷区域。且由于源极区与漏极区是配置在凹陷区域的两侧，因此凹陷区域下方的基底在靠近表面处即成为半导体元件的沟道区。由此可知，本发明是在一定的间距中，形成非直线形的沟道区，以增加沟道区的长度。因此，本发明可以有效地解决现有习知的半导体元件因提高集成度而导致短沟道效应的问题。

综上所述，本发明的存储器元件的制造方法，可提升存储单元阵列中的存储单元的密度，进而可以提高元件的效能。本发明的金属氧化物半导体晶体管的制造方法，可以解决元件集成度增加后所导致的短沟道效应以及位线阻值过高的问题。本发明具有上述诸多的优点及实用价值，并在同类方法中未见有类似的方法公开发表或使用而确属创新，其不论方法上或功能上皆有较大的改进，在技术上有较大的进步，并产生了好用及实用的效果，且较现有的半导体元件以及存储器元件的制造方法具有增进的多项功效，从而更加适于实用，而具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并为了让本发明的上述和其他目的、特征和优点能更明显易懂，以下特举出多个较佳实施例，并配合附图，详细说明如下。

附图说明

图1A至图1H是本发明一较佳实施例的一种存储器元件的制造流程及结构剖面示意图。

图2A至图2B是本发明一较佳实施例中的一种存储器元件的牺牲层的制造流程及结构剖面示意图。

图3是本发明另一实施例中的一种只读存储器元件的剖面示意图。

100：基底      102：隔离结构

104a：存储单元阵列区    104b：周边电路区

106：垫氧化层           108：膜层

108a：第一图案化膜层    108b：第二图案化膜层

110：区域氧化结构       112：牺牲层

112a：牺牲材料层        116、117：光刻胶层

120：埋入式位线         120a：深掺杂区

120b：浅掺杂区          122：栅绝缘层

123：氮化硅层(氮化矽层) 124：导体层

124a：字线              124b：栅极结构

125：阻障层             126：源极/漏极区

127、132：沟道区        130：凹陷区域

140：存储单元阵列

具体实施方式

为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的金属氧化物半导体晶体管以及存储器元件的制造方法其具体实施方式、结构、特征及其功效，详细说明如后。

本发明的工艺是以区域氧化结构来定义出凹陷型沟道区的位置，以便于增加半导体元件的沟道区的长度。下述实施例将以存储器元件为例来说明本发明的工艺。值得注意的是，本发明还可以应用于其他金属氧化物半导体晶体管的工艺中，所以熟习此技艺者应该知道，下述实施例仅是用以说明本发明，而并非用以限定本发明。

图1A至图1H是本发明一较佳实施例的一种存储器元件的制造方法的流程就结构剖面示意图。

请参阅图1A所示，本发明较佳实施例的存储器元件的制造方法，其包括以下步骤：首先，在基底100上形成多个隔离结构102，以在基底100上定义出存储单元阵列区104a以及周边电路区104b。其中，隔离结构102例如是区域氧化隔离结构或是浅沟槽隔离(Shallow Trench Insulator，STI)结构，而本实施例的隔离结构102是以区域氧化隔离结构为例做说明。接着，在基底100上形成膜层108，其材料例如是氮化硅。而且，在一较佳实施例中，形成膜层108之前还可以先在基底100上形成一层垫氧化层106，用以保护基底100的表面，使基底100表面在后续工艺(例如是蚀刻工艺)中不易受到损坏。

请参阅图1B所示，对膜层108进行图案化，以形成图案化膜层108a与图案化膜层108b。其中，图案化膜层108a是位于存储单元阵列区104a内，而图案化膜层108b则是位于周边电路区104b内。在本实施例中，图案化膜层108的方法例如是进行微影工艺以及蚀刻工艺。此外，在另一实施例中，覆盖在周边电路区104b内的图案化膜层108b也可以是与存储单元阵列区104a内图案化膜层108a分别由不同的膜层所形成，此处是以较简单的工艺为例做说明。

请参阅图1C所示，进行区域氧化法，以在图案化膜层108a所暴露出的基底100上形成多个区域氧化结构110。特别的是，区域氧化结构110是用以在后续工艺中定义出存储单元的沟道区(图中未示)。而且，在一实施例中，在基底100上形成区域氧化结构110之后，更包括在基底100、图案化膜层108a以及图案化膜层108b上形成牺牲层112，且该牺牲层112是暴露出图案化膜层108b以及部分的图案化膜层108a，如图1C所示。

牺牲层112的形成方法，例如是先在基底100上以化学气相沉积(Chemical Vapor Deposition，CVD)法形成一层牺牲材料层112a(如图2A所示)，其材料例如是与图案化膜层108a及图案化膜层108b的材料之间具有蚀刻选择性。在本实施例中，图案化膜层108a及图案化膜层108b的材料例如是氮化硅，而牺牲材料层112a的材料例如是氧化硅。然后，以例如是微影工艺在图案化膜层108a上形成光刻胶层116(如图2B所示)，并以光刻胶层116为掩模而进行蚀刻工艺，以移除位于图案化膜层108b上的部分牺牲材料层112a。在此蚀刻工艺中，其例如是以图案化膜层108b作为蚀刻终止层(etch stop layer)来蚀刻牺牲材料层112a。之后再移除光刻胶层116，并进行蚀刻工艺以回蚀图案化膜层108a上的部分牺牲材料层112a，以形成牺牲层112。

当然，本发明并不限定牺牲层112的形成方法即为图2A至图2B所示的流程，熟习此技艺者可以依照本发明的技术实质而利用其他工艺来形成牺牲层112，惟其亦落在本发明的范围内。

请接着参阅图1D所示，移除图案化膜层108a与图案化膜层108b，以暴露出部分的基底100，而此步骤例如是藉由一蚀刻工艺来完成。值得注意的是，在此实施例中，倘若图案化膜层108a上配置有牺牲层112，则在此蚀刻工艺中由于图案化膜层108a的蚀刻速率例如是大于牺牲层112的蚀刻速率，因此当图案化膜层108a与第二图案化膜层108b完全被移除之后，仍会有部分的牺牲层112存在于区域氧化结构110上，如图1D所示。

请参阅图1E所示，在基底100上的周边电路区104b内形成光刻胶层117以覆盖住基底100的周边电路区104b。接着再以区域氧化结构110为掩模进行一深离子注入工艺，而在存储单元阵列区104a内所暴露出的基底100中形成深掺杂区(deep doping area)120a。

接着请参阅图1F所示，再次移除部分的牺牲层112与区域氧化结构110，以暴露出存储单元阵列区104a内的更多部分的基底100。之后，再以此时的区域氧化结构110及其上的牺牲层112为掩模进行一浅离子注入工艺，而在深掺杂区120a的两侧形成浅掺杂区(shallow doping area)120b。此时，该深掺杂区120a与浅掺杂区120b即构成存储器元件的埋入式位线120。其中，该深掺杂区120a与浅掺杂区120b的掺杂深度则是取决于注入工艺中所使用的离子束的能量。在形成深掺杂区120a与浅掺杂区120b之后，即可移除光刻胶层117。

请参阅图1G所示，进行一蚀刻工艺，以移除基板100上所残留的所有膜层，其例如是牺牲层112以及区域氧化结构110。值得注意的是，在一较佳实施例中，若基底100上形成有垫氧化层106，则周边电路区104b内的垫氧化层106亦会在此蚀刻工艺中与牺牲层112及区域氧化结构110同时被移除。而在区域氧化结构110被移除之后，基底100上即会形成多个凹陷区域130。之后，在基底100上及凹陷区域130内依序形成栅绝缘层122及导体层124。其中，导体层124例如是填满凹陷区域130。在本实施例中，导体层124例如是多晶硅层，而栅绝缘层122的材料例如是氧化硅，且栅绝缘层122的形成方法例如是热氧化(thermal oxidation)法，而导体层124的形成方法例如是化学气相沉积法。

请参阅图1H所示，图案化导体层124与栅绝缘层122，以在周边电路区104b内形成电路元件的栅极结构124b，并同时在存储单元阵列区104a内形成存储器元件的字线(word line)124a。此时，即完成存储单元阵列区104a内的存储单元阵列140。其中，两个相邻的埋入式位线120之间的凹陷区域130下方的区域132即为存储单元的沟道区。之后再在栅极结构124b两侧的基底100中形成源极/漏极区126，而后续工艺则同于现有的存储器元件的工艺，熟习此技艺者可以了解其详细技术，此处不再赘述。

熟习此技艺者应该知道，在形成栅极结构124b以及源极/漏极区126的工艺中，必需在存储单元阵列区104a内的导体层124上形成一层掩模层(图中未示)，以保护存储单元阵列区104a内的膜层在此步骤中不受影响。特别值得注意的是，周边电路区104b内的电路元件的沟道区127与源极/漏极区126的形成方法，可以是一般常用的MOS工艺，也可以应用本发明的工艺。也就是说，源极/漏极区126的形成方法可以是与埋入式位线120的形成方法相同，而沟道区127的形成方法则例如是与沟道区132的形成方法相同。

此外，在形成导体层124之后与图案化导体层124与栅绝缘层122之前，还可以先在导体层124上形成一层顶盖层(capping layer)或是可降低导体层的阻值的金属硅化物层(silicide layer)(图中未示)，本发明并未对其加以限定，熟习此技艺者可自行依实际工艺所需来决定。

本发明亦可应用在氮化硅只读存储器元件的工艺中。以下将举一实施例并配合附图说明如下。

图3是本发明的另一实施例中一种只读存储器元件的剖面示意图。请参阅图3所示，依照上述实施例的说明而在基底100上形成栅绝缘层122之后，先依序在栅绝缘层122上形成氮化硅层123以及阻障层(barrierlayer)125，然后再在阻障层125上形成导体层124。其中，阻障层125的材料例如是氧化硅，因此栅绝缘层122、氮化硅层123以及阻障层125即构成氮化硅只读存储器元件中的ON0(氧化硅/氮化硅/氧化硅)堆迭结构。接着再进行导体层124的图案化工艺，以在存储单元阵列区104a内形成字线124a，并在周边电路区104b内形成栅极结构224，此时即完成了氮化硅存储单元阵列240。之后，在栅极结构224两侧的基底100中形成源极/漏极区126，而后续工艺即同于目前的存储器元件的工艺。

由于在集成度较高的半导体元件中，是需要宽度较小的源极/漏极区(即是存储器元件中的位线)与长度较长的沟道区，且由上述说明可知，本发明是以图案化膜层来定义出源极/漏极区的位置，而图案化膜层的图案间的区域氧化结构则是用以定义沟道区的位置。也就是说，本发明是先定义出尺寸较小的源极/漏极区的位置(也就是图案化膜层的图案的位置)，之后再形成区域氧化结构以定义出沟道区的位置。因此，本发明可避免现有习知以微影/蚀刻工艺来定义出沟道区的位置时，沟道区的尺寸将受限于微影工艺所能允许的范围的问题。所以本发明能够以较简单的工艺来提高集成度，以节省工艺成本。

而且，本发明更利用区域氧化法而在基底上形成具有特殊形状的区域氧化结构，使得在进行移除区域氧化结构的步骤后，基底上可以自然形成凹陷区域。且由于源极/漏极区是配置在凹陷区域的两侧，因此凹陷区域下方的基底在靠近表面处即成为元件的沟道区。由此可知，本发明是在一定的间距中形成非直线形的沟道区，以增加沟道区的长度。因此，本发明可有效地解决现有习知半导体体元件因提高集成度而导致短沟道效应的问题。

此外，在形成本发明的源极/漏极区的步骤中，是先后进行一深离子注入工艺与一浅离子注入工艺，因此本发明可降低源极/漏极区的阻值。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (18)

1.一种金属氧化物半导体晶体管的制造方法，其特征在于其包括以下步骤：

在一基底上形成一图案化膜层，以暴露出部分的该基底；

进行一区域氧化工艺，以在该图案化膜层所暴露出的该基底上形成一区域氧化结构；

移除该图案化膜层，以暴露出该区域氧化结构两侧的该基底；

在该区域氧化结构两侧的该基底中分别形成一源极区以及一漏极区；

移除该区域氧化结构，而在该源极区与该漏极区之间形成一凹陷区域；

在该基底上形成一栅绝缘层；以及

在该凹陷区域上方的该栅绝缘层上形成一栅极。

2.根据权利要求1所述的金属氧化物半导体晶体管的制造方法，其特征在于其中在形成该区域氧化结构之后以及移除该图案化膜层之前，更包括在该基底上方形成一牺牲层，其中该牺牲层暴露出该图案化膜层且覆盖住该区域氧化结构。

3.根据权利要求2所述的金属氧化物半导体晶体管的制造方法，其特征在于其中所述的牺牲层与该图案化膜层之间具有蚀刻选择性。

4.根据权利要求3所述的金属氧化物半导体晶体管的制造方法，其特征在于其中所述的图案化膜层的材料包括氮化硅，该牺牲层的材料包括氧化硅。

5.根据权利要求2所述的金属氧化物半导体晶体管的制造方法，其特征在于其中所述的形成该牺牲层的方法包括以下步骤：

在该基底上形成一牺牲材料层，覆盖住该图案化膜层以及该区域氧化结构；以及

部分地移除该牺牲材料层，以使该图案化膜层暴露出来。

6.根据权利要求1所述的金属氧化物半导体晶体管的制造方法，其特征在于其中所述的形成该源极区以及该漏极区包括以下步骤：

以该区域氧化结构作为注入掩模，进行一深离子注入工艺，以在该区域氧化结构两侧的该基底中分别形成一深掺杂区；

移除部分的该区域氧化结构，以增加该基板被暴露出的面积；以及

进行一浅离子注入工艺，以在每一所述深掺杂区的两侧分别形成一浅掺杂区。

7.根据权利要求1所述的金属氧化物半导体晶体管的制造方法，其特征在于其中在形成该栅绝缘层之后以及形成该栅极之前，更包括依序在该栅绝缘层上形成一氮化硅层以及一阻障层。

8.根据权利要求1所述的金属氧化物半导体晶体管的制造方法，其特征在于其中在该基底上形成该图案化膜层之前，更包括在该基底上形成一垫氧化层，且移除该区域氧化结构时更包括将该垫氧化层移除。

9.一种存储器元件的制造方法，其特征在于其包括以下步骤：

提供一基底，且该基底上已形成有多个隔离结构，以将该基底区分为一存储单元阵列区以及一周边电路区；

在该基底上形成一图案化膜层，该图案化膜层暴露出位于该存储单元阵列区内的部分的该基底；

进行一区域氧化工艺，以在该存储单元阵列区内被暴露出的该基底中形成多个区域氧化结构；

移除该图案化膜层，以暴露出其余部分的该基底；

在该存储单元阵列区内所暴露出的其余部分的该基底中形成多条埋入式位线；

移除所述区域氧化结构，而在该存储单元阵列区的该基底中形成多个凹陷区域；

在该基底上以及所述凹陷区域内形成一栅绝缘层；

在该栅绝缘层上形成一导体层；

图案化该导体层，以在该存储单元阵列区中定义出多条字线，并且在该周边电路区中定义出至少一栅极结构；以及

在该栅极结构两侧的该基底中形成一源极区和漏极区。

10.根据权利要求9所述的存储器元件的制造方法，其特征在于其中在形成所述区域氧化结构之后以及移除该图案化膜层之前，更包括在该基底上方形成一牺牲层，其中该牺牲层暴露出该存储单元阵列区内的该图案化膜层并覆盖住所述区域氧化结构。

11.根据权利要求10所述的存储器元件的制造方法，其特征在于其中所述的牺牲层与该图案化膜层之间具有蚀刻选择性。

12.根据权利要求11所述的存储器元件的制造方法，其特征在于其中所述的图案化膜层的材料包括氮化硅，该牺牲层的材料包括氧化硅。

13.根据权利要求10所述的存储器元件的制造方法，其特征在于其中所述的形成该牺牲层的方法包括以下步骤：

在该基底上形成一牺牲材料层，覆盖住该图案化膜层以及所述区域氧化结构；

移除该周边电路区内的该牺牲材料层；以及

移除该存储单元阵列区内的部分的该牺牲材料层，以使该存储单元阵列区内的该图案化膜层暴露出来。

14.根据权利要求9所述的存储器元件的制造方法，其特征在于其中所述的形成该埋入式位线的步骤包括以下步骤：

在该基底上形成一图案化光刻胶层，以覆盖住该基底的该周边电路区；

以该图案化光刻胶层以及该区域氧化结构作为注入掩模，进行一离子注入工艺；以及

移除该图案化光刻胶层。

15.根据权利要求9所述的存储器元件的制造方法，其特征在于其中所述的形成该埋入式位线的步骤包括以下步骤：

在该基底上形成一图案化光刻胶层，以覆盖住该基底的该周边电路区；

以该图案化光刻胶层以及该区域氧化结构作为注入掩模，进行一深离子注入工艺，以在该基底中形成多个深掺杂区；

移除该区域氧化结构的部分厚度，以增加该基板被暴露出的面积；

进行一浅离子注入工艺，以在各所述深掺杂区的两侧形成一浅掺杂区；以及

移除该图案化光刻胶层。

16.根据权利要求9所述的存储器元件的制造方法，其特征在于其中在形成该栅绝缘层之后及形成该导体层之前，更包括在该存储单元阵列区内的该栅绝缘层上依序形成一氮化硅层以及一阻障层。

17.根据权利要求9所述的存储器元件的制造方法，其特征在于其中在该基底上形成该图案化膜层之前，更包括在该基底上形成一垫氧化层，且移除该区域氧化结构时更包括将该垫氧化层移除。

18.根据权利要求9所述的存储器元件的制造方法，其特征在于其中所述的基底上的所述隔离结构包括区域氧化隔离结构或是浅沟槽隔离结构。

Images