TW474068B - Parallel turbo coder implementation - Google Patents

Parallel turbo coder implementation Download PDF

Info

Publication number
TW474068B
TW474068B TW089117076A TW89117076A TW474068B TW 474068 B TW474068 B TW 474068B TW 089117076 A TW089117076 A TW 089117076A TW 89117076 A TW89117076 A TW 89117076A TW 474068 B TW474068 B TW 474068B
Authority
TW
Taiwan
Prior art keywords
xor
logic
std
signal
vector
Prior art date
Application number
TW089117076A
Other languages
English (en)
Inventor
Gerd Moersberger
Georg Spoerlein
Original Assignee
Ericsson Telefon Ab L M
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Telefon Ab L M filed Critical Ericsson Telefon Ab L M
Application granted granted Critical
Publication of TW474068B publication Critical patent/TW474068B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65Purpose and implementation aspects
    • H03M13/6561Parallelized implementations
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/23Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
    • H03M13/235Encoding of convolutional codes, e.g. methods or arrangements for parallel or block-wise encoding
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2903Methods and arrangements specifically for encoding, e.g. parallel encoding of a plurality of constituent codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957Turbo codes and decoding

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Error Detection And Correction (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Detection And Correction Of Errors (AREA)

Description

474068
、發明說明( 發明領域 本發明係關於加速編碼器實施,以及特別是本發明係關 於加速編碼器實施之平行化。 發明背景 電信通訊系統之發射機基頻部分經常連同包含將傳輸位 元之般編碼咨與其他邵分。該編碼器增加合成資訊至具 有位元大小K之進入資料流。因此,位元數藉由因素1/r 增加’與編碼器速率r有關。目前,1/2及1/3之編碼器速 率爲共同使用,雖然其他速率亦爲可能。結果,對各塊κ 個未編碼位元而言,-該編碼器輸出一塊K/r個編碼位元。 在電信通訊系統之資料流接收側上,該原始資料流由接 收器之編碼資料塊重新計算,縱使某些位元在例如空氣介 面上傳輸期間變成訛誤。 最近,加速編碼器爲了電信通訊資料傳輸之錯誤控制目 的而已經採用。通常,加速編碼涉及到應用至少二組件碼 至傳輸之前之相同資訊順序不同插入版本。如相關技藝已 熟知加速編碼,例如1993年5月IEEE國際通訊會議,第 1064-1070 頁 Berrou 等人之’’Near Shannon Limit Error -
Correcting Coder and Decoder : Turbo-Codes丨’以及_ 1997 年 12 月 IEEE 通訊雜誌第 94-102 頁 Sklar 之”A Primer on Turbo Code Concepts'丨,此處將不提供更進一步細節以及陳 述之參考資料在此處以提及的方式併八本文中。 加速編碼器之一例子在圖8中顯示。如圖8所示,該加 速编碼器包括結構相等之二加·速編碼器方塊TCB 1、TCB2 -4- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝 # 經濟部智慧財產局員工消費合作社印製 474068
五、發明說明(2 ) 經濟部智慧財產局員工消費合作社印製 。二加速編碼器方擒之;PI A 、 万现之不问馬其中之一方塊以未改變次序 接收輸入塊位元,炊而另_ ' Χάί … —万塊以插入次序接收輸入位元 。對各輸入位元而言,例钆,1认山,、 J如 3輛出位元分別在輸出0、1 以及2上產生。 於如圖8所示,該加速編碼器方% Τ(:βι包括在其輸入之 第XOR閘1〇〇以及在其輸出之第二x〇r問1〇2。之間 具有配置3個延遲單^ 1G4 i⑽以供個別輸人位元之延 $。類似地是,該加速編碼器方塊丁CB2包括在其輸入之 第一 XOR閘1 1〇以及在其輸出之第四x〇R閘1 12。之間 具有提供延遲個別續入位元之3個延遲單元114至118。 亦如圖8所示,該加速編碼器輸入信號直接供應至加速 編碼器方塊1而經由插入器12〇供應至第二加速編碼器方 塊TCB2。對輸出0而言,該輸入信號亦直接轉送而不用任 何修正。 操作性地,圖8顯示之該加速編碼器參數爲各加速編碼 為方塊延遲單元數以及此外輸入信號供應至不同XOR閘 100、102、110 以及 112。 圖8顯示之該加速編碼器直接實施依賴延遲單元以及輸 入及輸出暫存器(未在圖8顯示)之使用,如此加迷編碼以 按位元方式完成。此處,所有延遲單元以相同系統時鐘工 作’所以延遲單元輸出因此代表先前時鐘循環之輸入。 雖然以串列方式使用延遲單元之加速編碼器之直接實施 不需要許多暫存器及XOR閘,但是主要缺點爲加速編碼以 串列方式執行。此意義爲每系統時鐘循環只編碼一位元。 -5- 本紙張尺度適用中國^^準(cns)a4規格(210 x 297公 (請先閱讀背面之注意事項和填寫本頁) 1· :裝 474068
”亥系統時鐘頻率 結論是’對需要高位元速率之案例而言 將增加爲非常高値。 列如1200通道將 且右、— 〜” 1笔秒時間週期 具有1〇〇位兀之語音通道相關時,需要 1 ’于、統時鐘频傘爲 120 Mhz。 丁理 X、午馬 此處,將非常難以實施相關加速編碼器, 或是F P G A技術。 例如使用 ASIC- 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 、雖然—解答將爲實施各通道之專屬加速編碼器,但是此 方式將需要輸入及輸出位元流之複雜處理,因爲不同通道 仍然必須平行編碼。此情形將引導非常複雜控制邏輯 正確時間供應正確輸入至正確加速編碼器。 u ,不同加 逮編碼器之輸出亦將必須以相同複雜方式加以處理。 發明總結 有4a杰上文,本發明之目的爲增加該加速編碼器方塊處 理速度。 - 匕 如本發明,此目的爲經由加速編碼器平行實現而達成。 迄今爲止,加速編碼器方塊結構起初爲使用之後形成該 加速編碼器方塊平行化基準之一般形式化説明加以説明。Λ 特別是,該加速編碼器方塊輸入樣本解譯爲η維平行輸 入向量元素,其中η爲平行化度數。 該加速編碼器方塊之一般形式化說明之後用以導出此平 行輸入向量至至少一輸出向量之映射。 更詳細地是,内部狀態變數替代處理應用至該一般形式 化説明之各内邵狀態變數,其中該内部狀態變數之表示爲 474068
五、發明說明(4 ) 經濟部智慧財產局員工消費合作社印製 二::素掃描’該元素之後經由利用該内部狀態 〗決疋〈時間索引替代表示而實行後向時間索引轉 換加以替代。這些替代步驟爲重複直到各内部狀態變數之 表不只與依據平行化度數延遲之加速編碼器輸入向量元素 以及内邵狀態變數値相關爲止。 、此外3替代處理同樣爲各平行輸出向量之各元素加以 實行。再次,各輸出向量之各向量元素表示爲具有最大時 間索引(内邵狀態變數掃描以及之後該向量元素表示之後 向時間索引轉換爲遞迴地決定直到該向量元素表示只與依 據平行化度數延遲冬内部狀態變數値相關爲止。 所以,如本發明建議平行化該加速編碼器方塊,所以只 有一平行化加速編碼器方塊爲需要而取代多數串列加速編 碼器以達成增加之處理速度。此情形引導複數個加速編碼 器方塊不需要複雜輸入及輸出控制之決定性優點。 例如,、對⑸位元平行加速編碼器方塊而言,”上文提到例 子之形成之系統時間頻率位於3〇 MHz之範圍,所以可以 容易地使用FPGA或是ASIC技術加以實現。所以,該平行 化加速編碼器方塊以及由此導出之加速編碼器依據平行化 度數達成串列加速編碼器之上之增加速度,所以預先定義 之規範使用FPGA或是ASIC技術基準實施可以符/合。因: ,該平行化加速編碼器方塊可以形成在基頻部分具有低處 理延遲之複雜通訊系統之基準而沒有同時不同通道之複^ 處理。 夂亦 此外,當與串列加速編碼器比較時,該平行化加速編碼 ----I----丨丨丨裝·-------訂--I------*^ιρ· (請先閱讀背面之注意事項再填寫本頁) 7- 474068 第89117076號專利申請案 中文說明書修正頁(90年9月) A7 B7
五 、發明説明(5 ) 器方塊以及相關加速編碼器只需要邏輯閘以及暫存器之最 小額外過剩物。 此外,當加速編碼器前後之處理方塊亦支援平行處理方 式時,完整編碼器方塊與具有串列加速編碼器以及一些額 外轉換器之編碼器方塊比較整體需要較少邏輯(平行至串 列,反之亦然)。 裝
如本發明另一具體實施例,亦提供一電腦可讀取儲存媒 體,包括軟體碼部分以供當在電腦上執行時,執行如發明 性平行化方法之步驟。較佳地是,該軟體碼部分為VHDL 類型。 所以,本發明允許以設計至不同硬體技術如ASIC或是 FPOA之映射相關之減少發展循環數及增加之彈性分別達 成平行加速編碼器設計快速發展及修正之基準。 圖式之簡單說明 在下文中,本發明較佳具體實施例將參考附圖而加以說 明,其中:
線 圖1顯示具有一個輸出之加速編碼器方塊電路圖; 圖2顯示具有複數個輸出之加速編碼器方塊電路圖; 圖3顯示資料輸入時間順序流至平行輸入向量之映射以 及平行輸出向量至資料輸出時間順序流之映射; 圖4顯7JT特定加速編碼益方塊串列貫施之電路圖, 圖5顯示圖4顯示之加速編碼器方塊二位元平行實施之 電路圖; 圖6顯示圖4顯示之加速編碼器方塊四位元平行實施之 -8- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 474068 A7 B7 五、發明說明(6 電路圖; -----------裳·丨1 (請先閱讀背面之注意事項再填寫本頁} 圖7A顯示圖4顯示之加速編碼器方塊八位元平行實施 之輸入部分之電路圖; 只她 圖7B顯示圖4顯示之加速編碼器方塊平行實施之輸 分之電路圖;以及 圖8顯示包括插入器以及加速編碼方塊1及 之加速編碼器概要圖。 圖式之詳細說明 在下、中本舍明較佳具體貫施例將參考圖1至圖7加 以説明。 " 特別是,起初如圖1及圖2所示之加速編碼器方塊正式 説明將既定爲如本發明之平行化方法之説明基準。 》 之後,將參考圖3説明資料輸入之時間順序流如何可以 映射至平行輸入向量以在平行化加速編碼器方塊中處理以 及此平行化加速編碼器方塊平行輸出向量如何可以再次映 射至資料輸出之時間順序流。 此處利用如本發明之平行化方法之加速編碼器方塊平行 貫施之後續不同例子將參考圖4至圖7既定。 經濟部智慧財產局員工消費合作社印製 1 · 具有串列實施、一般説明之加速編碼器方樓: 圖1顯示使用串列實施之加速編碼器方塊電路圖。 如圖1所示,該加速編碼器方塊包括Ν個延遲單元,X1 Χ2,···,ΧΝ,例如正反器。延遲單元X丨,χ2, ··· ^輸出信號 將分別視爲Xl⑴,Χ2⑴,…,Χν⑴,其中t表示整數時間索 引。在第一延遲單元Χι輸入上提供輸入x〇R閘12以及在 -9 - 本紙張尺度適用巾關家標準(CNS)A4規格(210 X 297公爱) 474068 A7 五、發明說明(7 ) 最後延遲單元X—出上提供輸出x〇r間… 亦如圖1所示,經由輸入延遲單元16供應之輸入信號I(t
以及輸出XOR閘14輪士狀铖丰认, V _ 輸出仏唬、,Λ由輸出延遲單元1 8轉送< 不如圖1所示,輸出信號⑴ 、击技抑 2⑴,···,〜⑴可以經由 、接㈣,a2, ·..,〜供應至輸入⑽閘12。亦 元輸入信號可以經由連接器ρ〇,, 遲早 職閘Μ。此外,延遲單元出經由至輸出 輸出XOR閘14。 °。h供應至 藉由正式指定値〇或是丨至各連接器αι, 此外扣足至各連接Ρ β〇,β!,…,βΝ,可能如下式—日Ν X及 個延遲單元之任何串列加速編碼器方塊實施:月具有h
Xl (t)=:工(t-1)㊉ arXjL (t-1) © α2·Χ2 (t-l)㊉· ·染 •切 aN,(t、i)、 ai ε {〇, 1} (1·χ1) X2(t) = χχ(t-1) (1·X2) 111!11111 t !1_ (請先閱讀背面之注意事項再填寫本頁} # 經濟部智慧財產局員工消費合作社印製 = XN-l(t-l) (1·XN) 10 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) 47406s A7 B7
五、發明說明(8 ) 匕)=0〇.[工(匕-1)㊉arxi(卜工) ㊉ a2.X2 (卜1) ㊉· ··㊉ aN-xN(t:-i)]㊉ βγχ! (t-l)㊉ β2·χ2 (t-1)㊉· · ·㊉ =β〇·工(t-1)㊉ βο.α^α-Ι)㊉ βΐ·χ1(ί:-1)㊉ P〇,xN(t-l)㊉ PM.XNk-1) β〇·工(t-1)㊉ Χ]_(ί:-1)·[β〇·(Χι ㊉ βι]㊉ (t -1) · [Pq’CCn ㊉ Pn] ε {〇, 1} 绥濟部智慧財產局員工消費合作社印製 L---1--------*«r--- (請先閱讀背面之注意事項再填寫本頁) d.Q) 如圖2所示,具有單一輸出之加速編碼器方塊上文既定 之一般説明可以歸納爲使用串列實施以及具有複數輸出之 加速編碼器方塊。 如圖1以及亦如圖2顯示延·遲單元Xi,X2···,χΝ輸出信 -11 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 4^4068 A7 經濟部智慧財產局員工消費合作社印製 、發明說明 號將再次視爲Xl⑴,x2 (t),···,xN⑴。各延遲單元Χι,X2,···, XN輸出信號X|(t),&⑴,…,χΝ⑴已經在圖i顯示經由連接 器α!,α2,···,αΝ供應至輸入XOR閘12。亦且,輸入資料流 經由延遲單元16供應至輸入x〇r閘12。 圖2顯示之事列加速編碼器方塊與先前討論之加速編碼 器方塊不同點在於提供複數個輸出Ql (t),...,QM(t)。如圖 2所示,各輸出提供相關輸出x〇R閘14_丨,…,14_M。在各 輸出XOR閘14-1,…,14-M之輸出上,具有連接之相關輸 出延遲單元18-1,...,18-M。 亦如圖2顯示’延遲單元X丨,x2...,ΧΝ之各輸入可以經 由連接器βΜ,β丨,丨,β丨2, ·..,Ρΐ Ν•丨供應至第—輸出閘"· i ;:及更進一步經由連接器β2,“2,Ι,β2,2,…,k等供應 =二出閘14-2等。此外’最後延遲單 供應至第一輸出閘14],經由連接 f至矛-輸出閑14·2等。最後’各輸出XOR間之二出产 號延遲以導A加速編碼时塊輸幻巧h⑴,8 圖2顯示之加速编碼器之正式說明^’ Qm 於各輪Ψ η “、 ^ 、 ”先則4論之不同在 、'卩1 (),…,QM⑴之相關表示歸納爲: (t) = Pjo·工(t-i)㊉ ㊉ pjl;| ㊉ — !11111^^ t — 11111 e 1111! *1^1^. {請先閱讀背面之注意事項再填寫本頁)
474068 A7 B7 五、發明說明(扣 pij ε {〇, 1} j ε [!' · · · , Μ], (l.Q) 串列實施之加速編碼器方塊上述之正式表于 是複數輸出將作用爲如本發明之平行化方法之説明二固或. 然而’在如本發明之平行化方法將在下文説明之:半。 初串列資料輸入流至平行輸入向量之映射以及平行::起 里回至串列資料輸申流之映射將參考圖3加以説明。向 2· 使用度數n平行實施之加速編碼器方塊: 在左上側,圖3顯示如串列資料輸入流之時間順序。麵 似地是,圖3在右上側部分顯示如串列輸出流之時間順= 〇 如圖3所示,平行輸出向量ι〇, η,Ιη-1可以由一串列資 料輸出値I (t-l)5 I (t-2),…,I (t-n)如下式導出: I (t-l)= 10 (p_l) I (t-2)= II (p-1) ··裝--------訂--------- rtt先閱讀背面之注意事項再填寫本頁,> # 經濟部智慧財產局員工消費合作社印製 (t-n) = In-1 (p-1) 假設圖3顯示之由串列資料輸入流導出之平行輸入向量 -13- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 474068
知於下文説明之加速編碼 平行輸出向量⑽…‘卜^處理’其中之一到達 如圖3所示’此平行輸 串列資料輸出流_,...,咖(1^:了〜下式映射回至
Qj(t) Qj(t-1)
Qj°(p)QjUp)
Qj(t-(n-l)) = Qjn-i(-p) (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 2 ·1 平行化之一般描繪 如本發明,纟串列域及平行域中具有使用之不同時間標 产話説’串列時間域之'组η個串列資料輸入相當 ^依據平行時間域Ρ之-時鐘循環平行處理之平行輸入向 "5* 〇 結論是,形成之平行系統時鐘爲慢於串列系統時鐘η倍 ,假設相同量資料將處理。所以,該串列時間式仏1)可以 由平行時間式(ρ-1)取代以及一系列η串列時間輸入重新寫 爲單一平行輸入向量,早於(ρ-1)之一平行時鐘循環。類似 地是,該事列輸出重新寫爲現行平行循環(ρ)之平行輸出 量。 使用如圖1及圖2之加速編.碼器方塊之一般説明以及 _ 丘匕 -14 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -裝---------訂---------. 474068 A7 五、發明說明(12 1 員 費 外:串列資料輸入流至平行輸入向量之映射以及平 向量至串列輸出資料流之反向映射,依據本發明之方 賴具有η個串列資料輸人項目之平行輸人向量之供應= 行化加速編碼器方塊以及各包括“固輸出資料項目^ 輸出向量之計算。 、輸出向量之η個元素與内部延遲單元只在早期之串列加 速編碼器方塊實施之η個系統時鐘與内部延遲單元 Χν <値有關-只相當於平行化加速編碼器方塊之一循環-以 及此外與平行輸入向量综合之這些η個循環期間 入資料項目有關。 掏 如將由下文所示’在本發明之下之方式依賴代表平行輸 出向量之輸出元素以及與平行加速編碼器方塊之内部延遲 单=輸^直以及先前平行循環之平行輸入向量有關之次一 平仃循ί衣·^平行加速編碼器方塊《内部延遲單元輸出値 等式決定。 如該串列表示(參考等式(1.Q)),在時間t之串列實施 加速編碼器方塊各輸出値由時間卜丨之延遲單元χΐ,· 之輸出値以及時間N1之輸入資料項目計算。 藉由以早期串列實施之系統時鐘循環之値取代内部延遲 ,元所有輸出値以及經由遞迴方式重複這些取代步驟直到 有早先η個串列系統時鐘猶環之輸出値留下爲止,可 具有在η個争列循環或是等效於一個平行循環上之輸出 果平行計算之導出等式。 換句居口見’這些等式將平行化加速編碼器方塊之基準 閱 之 之
Xr 以 結 Μ (_____ · 15 _ 本紙張尺度適財關家標靴NS)A4規格⑽ 474068
成爲代表一個平行時鐘循 2·2第-内部狀態之後二n個串列時鐘循環。 (請先閱讀背面之注意事項再填寫本頁) # ^ μ 、_ 曼向時間索引代替: 在準備上又提到之遞迴 押一 、$姦處理時,可以使用第一延遲 早70 Χ丨之輸出表示(比較等式(1.χι)) X1 (匕) =I (t-l) _ ㊉ cti.Xi (匕-ι)㊉
Ct2 *X2 (t - 1)㊉· ·.㊉ aN*xN (t -1) 亦在下文視爲第--内部狀態以如下式表示串列時鐘循環 t-1,···,t-(n-l)之此内部狀雜··
經濟部智慧財產局員工消費合作社印製 xi(t:-(n-i)) = i(t:-n)㊉ ai.Xi(t_n)㊉ α2·χ2 (匕-n)㊉· ·.㊉ aN*xN (t ~π) (2·父1·η-l) -16- _ 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) 474068 A7 五、發明說明(14 ) ,3 其他内邵狀態之後向時間索引 #7丨代替(1 = 2 Χτχ 此外,其他延遲單元X, γ 、 ,···,Ν): 2’···’ Χν〈輸出表示(參考等式 (1·χ2),…,(1·χΝ))
Xi⑴
Xi -1 (t-1 ) 亦在下文視爲其他内部狀態可以如 t-υη-υ之這些内部狀態:式表,時鐘循環.
Xi (t-l) xi-l (t — 2) (2-Xi·1)
Xj[(t-(n-l)) = xi-i(t-n) (2. 經濟部智慧財產局員工消費合作社印製 2.4 輸出向量元素之後向時間索引代替: 此外,該加速編碼器方塊之至少一輸出表示(比較等式(1.Q)) Qj (t) = β」0·工(t-l)㊉ — … x;L (t-l) · [Pjo.ajL ㊉ pjj ㊉ XN (卜1) · [h 〇·αΝ ㊉ PjN;] (2.Q.0) ^ ^--------^--------- (請先閱讀背面之注意事項再填寫本頁) _ -17- ‘紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) 474068 A7 B7 五、發明說明(15) 可以如下式用以表示串列時鐘循環t-Ι,…,t-(n-l)之此輸 出: 請 先 閱 讀 背 面 之 注 意 事
Qj (t-i) = Pj〇.I (t-2)㊉ ㊉以工]㊉ xN(t-2) · [β」〇.αΝ ㊉ β」Ν] (2.Q.1)
Qj (t-(η-1)) β」〇·工(t-n)㊉
Xi(t-n).[Pj〇.cti ㊉ β」ι]㊉ 經濟部智慧財產局員工消費合作社印製 XN (t-η) · [β」〇·(% ㊉ pjN] (2.Q.n-l) -18 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 474068 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(16 ) 2*5經由遞迴後向時間索引轉換步驟之平行化: 2.5.1目的 已經如上文描繪,如本發明之平行化處理之下之目的爲 表示各平行輸出向量之元素-圖2顯示之每輸出丨,…, 個元素-爲一串列n個_列資料輸入流以及一平行循環内部 狀態之函數-等效於η個串列循環-在現行平行循環之前:
Qj(t-i) = ..., I(t-n); x^t-n).....XN(t-n)] f〇r i ε [0, ···,n-1] j ε [1,…,M]
Qji(P) = f[I〇(p-l),…,In-l(p-i); …,ΧΝ(ρ-1)]· (2.Qi) 2.5.2遞迴時間索引轉換步驟 首先’爲達成此目標所有内部狀態均平行化。對所有内 邵狀態Xi (t),…,χΝ⑴而言,起初將在此内部狀態表示中使 用之取大時間索引依據一串列運作説明加以設定成t· 1。 之後所有内部狀態之表示爲考量以及各狀態爲遞迴掃描 以藉由表示使用上文列出之等式(2)之一之此現行最大時 間索引之前之時間索引相關之相同内部狀態之方程式取代 與現行最大時間索引有關之内部狀態變數。 所以,該考量之内部狀態之表示以由現行最大時間索引 至現行最大時間索引之前之時.間索引形成之轉換方式加以 -19 - 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 x 297公釐) •I —丨丨—!111 ·—丨丨丨—丨—訂-丨— I- (請先閱讀背面之注意事項再填寫本頁) 474068 A7
先 閱 讀 背 面 之 注 意 事 項 再I 填 寫 本 頁 裝 4 474068 A7 B7 五、發明說明(18 ) while ( tmax > t-n ) (請先閱讀背面之注意事項再填寫本頁) { scan representation of internal state X]^(t) for internal states with maximum time index tmax; · for ( all internal states with maximum time index ) { execute backward time index transition from tmax to tmax-l through state variable substitution using .eq. (2) above; } cancel double terms in representation of internal state xj^ (t); tmax = tmax-l; } } /* parallelization of output variables */ 經濟部智慧財產局員工消費合作社印製 for ( j=l; j<=M; j++ ) { for ( i = 0; i<=n-2; i + + ) { /* consider output vector element Qj(t-i) */ -21 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) 474068 A7 B7 五、發明說明(19 ) tmax = t-i-l; while ( tmax > t-n ){ scan representation of Qj(t-i) for internal states with maximum time index; for ( all internal states with maximum time index ){ execute backward time index transition from tmax to t max' 1 through state variable substitution using eq. (2) above; cancel double terms in representation of Qj (t-i); 一 max -max" (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 } /* end procedure */ 爲解釋上文一般説明之平行化方式之應用,在下文中, 此平行化處理將參考特定例子加以詳細解釋。 如下文將顯示,各平行化加速編碼器方塊包括儲存單元 ,例如第一群組正反器10,…,17以儲存輸入信號I (t)之η 個樣本I (t-1),…,I (t-n)以供應至平行化加速編碼器方塊 -22- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 474068 A7 經濟部智慧財產局員工消費合作社印製 五、發明說明(20 ) 以及至少一儲存單元,例如第二群組正反器Q 〇,…,Q 7以 儲存平行化加速編碼器方塊至少一輸出信號Qj (t),j二1, ···,Μ 之 η 個樣本 Qj (t),···,Qj (t>(n-l))。 此外’加速編碼态裝置包括n個延遲單元(x丨,…,XN)之 延遲單元庫以及調適爲輸入信號I (t)之η個樣本之平行處 理’如此3延遲早元庫(Χι,…,χΝ)之至少二延遲單元直接 接收該輸入信號I⑴之η個樣本(Ι (Ν1), ,I (t-n))之子集 合以及該加速編碼器裝置之至少一延遲單元(Χι,…,乂“輸 出信號供應至該加速編碼器裝置之至少二延遲單元。 圖4顯示特定串g加速編碼器方塊電路圖,而可以使用 於圖8顯示之加速編碼器。 此處’必須注意輸入延遲單元1 6及輸出延遲單元1 8本 身不疋串列貫施之案例必要條件,但是在平行化案例中變 成必要以收集如圖3所示之輸入向量及輸出向量之元素。 圖4顯示之串列加速編碼器方塊可以藉由使用如上文介 紹之等式(1)之正式說明以N=3,M = i,α=[αι,^,叫 =[0, 1,、1] ’ β = [β丨,β2, β3, ρ4] = π,h 〇, i]加以簡短説明 。在下又中,將解釋此串列加速编碼器方塊如何可以平行 化馬η = 2, 4及8位元平行加速編碼器方塊。 仞子 Ν — 3,1,α二[0, 1, 1],β = [1,1, 0, 之2位元平行加速編碼器 由等式U)開始,我們獲得 (請先閱讀背面之注意事項再填寫本頁) R-裝 ·. #.
297公釐) 474068 A7 B7 五、發明說明(21 )
Xl(t) = I(t-l)㊉ x2(t-l)㊉ x3(t-l) (請先閱讀背面之注意事項再填寫本頁) X2(t) = X!(t-1) X3 (t) = x2 (t - 1) Q(t) = 1(匕-1)㊉ ㊉ x2(t-i) 如圖4顯示之加速編碼器方塊之説明。下列在二串列時間-循環之後向時間索引轉換爲必要: x:L(t:) = I(t-l)㊉ X2(t-1)㊉々(卜1) <=> Xl(t) = I(t-l)㊉ Xi(t-2)㊉ X2(t-2) 鑑於平行電路: => χι (ρ) = ΙΟ (p-1)㊉ X! (p-1)㊉ X2 (P-工) x2(t) = xx(t-1) < => x2(t) = 1(卜2)㊉ ^2(1-2)㊉ x3(t_2) 鑑於平行電路: => x2 (P)=工1 (ρ-l)㊉ X2 (P-1)㊉ x3 (P-1) 經濟部智慧財產局員工消費合作社印製 X3 (t) = X2 (t -1) < => X3(t) = (t-2 ) 鑑於平行電路: -24- 本紙張尺度適用中國國家標準(CNS)A4規格(210 χ 297公釐) 474068 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(22) => X3(p) = Xi(p-1) Q(t) = Θ xi(t-l)㊉ X2(t-1) < => Q(t) = I(t-l)㊉[1(卜2)㊉ X2(t-2)㊉ x3(t-2)]㊉ X;L(t:-2)鑑於平行電路: => QO (p) = 10 (p-1)㊉ II (p-1)㊉ Xi (p-1)㊉ X2 (P-1)㊉.¾ (P-· 1) Q(t-l) = I(t-2)㊉ Xi(t:-2)㊉ χ2(^2)鑑於平行電路: _ => Ql(p) = Il(p-l)㊉ x^p-l)㊉々(P·*1〉圖5顯示此平行化處理之結果,亦即圖4顯示之加速編 碼器方塊之二位元實施之電路圖。3.2 例子:Ν=3,Μ=1,α=[0,1,1],β=[1,1,0,1] 之4位元平行加速編碼器 由等式(1)開始,我們獲得 X^t) = I(t-l)㊉ ㊉ X3(t-1) x2(t) = Xl(t-1) X3(t) = x2(t-1) Q(t) = I(t-1)㊉ Xl(t:-1)㊉ X2(匕-1) -25- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ------r------^裝—— (請先閱讀背面之注意事項再填寫本頁) . 474068 A7 B7 五、發明說明(23) 如圖4顯示之加速編碼器方塊之説明。下列在四串列時間 循環之後向時間索引轉換爲必要: (請先閱讀背面之注意事項再填寫本頁) xyt) = I(t-l)㊉ x2(t-l)㊉ X3(t-1) < => Xl(t) = I(t-l)㊉ Χι(ί:-2)㊉ x2(t-2) < => xdt) = I(t-l)㊉工(t-3)㊉ x2(t-3)㊉ x3(t-3)㊉ Xl(t-3) < => xl(t) = I(t-l)㊉ I(t-3)㊉ χ;ι_(Ι:-4)㊉ X2(t-4)㊉ I(t-4)㊉ X2(t-4)㊉ x3(t-4) 鑑於平行電路: => Xl (P) =10(p-1)㊉工2(p-1) ®Ι3(ρ-1)Θχι(ρ-1)®Χ3(ρ- 1) x2⑻ =Ki(t-l) < => X2⑻ =工(t-2〉㊉ x2(t-2) ㊉ X3(t-2) < => x2 (t) =工(t-2)㊉ Χχ(t-3) ㊉ X2(匕 _ 3) · < => x2 (t) =工(t-2)㊉[I(t-4) ㊉ X2(t_4)㊉ x3(t-4)]㊉ 4) 鑑於平行電路: _ _ 經濟部智慧財產局員工消費合作社印製 => x2 (P)=工1 (P-1)㊉ 13 (p-1)㊉ Xl (p-i)㊉ X2 (p-D ㊉ χ3 (p_ 1) X3 (t) = X2 (t -1) -26- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 474068 A7 ___B7__ 五、發明說明(24 ) <=> X3(t) = Xi(t-2) (請先閱讀背面之注意事項再填寫本頁) < => x3(t)=[工(t-3)㊉ 乂2(匕-3)㊉ x3(t-3)] < => x3(t) = I(t-3)㊉ Xi(t-4)㊉ Qk-4) 鑑於平行電路: => X3 (P)=工2 (P-1)㊉ xi (P**1)㊉ x2 (P-1) r Q(t) = I(t-l)㊉ Χ]_(ί:-1)㊉:^2(1^1) < => Q(t) = I(t-l)㊉[I(t-2)㊉ x2(t_2)㊉ x3(t-2)]㊉ X]_(t:-2) < = :> Q(t) = I(t:-1)㊉ _I(t-2)、㊉ ㊉ x2(t-3)㊉ [工(t-3)㊉ X2(t-3)㊉ x3(t-3)] < => Q(t) = I(t-l)㊉ I(t-2)㊉ I(t-3)㊉ [工(t-4)㊉ X2(t-4) ® X3(t-4)]㊉ x2(匕-4) 鑑於平行電路: => QO (p)=工〇 (p-1)㊉工1 (p-1)㊉工2 (p-1)㊉工3 (p-1)㊉ X3 (p-1) 經濟部智慧財產局員工消費合作社印製 Q(t-l)=工(t-2)㊉ χ! (t-2)㊉ X2 (t-2) — < => Q(t-l) = I(t-2) Θ [工(t-3)㊉ Χ2(^3)㊉ 乂3(卜3)]㊉
Xl (t-3) <二> Q(t-l) = I(t-2)㊉ I(t-3)㊉ X]_(t-4)㊉ X2(t-4)㊉ [工(t-4)㊉ X2(t-4) ·㊉ X3(t-4)] -27- 本紙張尺度適用中國國家標準(CNS)A4規格(210 χ 297公釐) 474068 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明說明(25)鑑於平行電路:=> Q1 (P) = II (ρ-1)㊉工2 (p-ι)㊉工3 (P-1)㊉ Xi (p-ι)㊉ x3 (p- 1) Q(t-2)=工(匕-3)㊉ X]_(t:-3)㊉ x2(t:-3) < => Q(t-2) = I(t-3)㊉[I(t-4)㊉ x2(t:-4)㊉ x3(t-4)]㊉ Xl (t-4)鑑於平行電路: => Q2 (P)=工2 (ρ-1) Φ 工3 (p-1)㊉ q (p-1)㊉ χ2 (p-ι)㊉ χ3 (p-1) » Q(t-3) = I(t-4)㊉ Xi(t-4)㊉ X2(t-4)鑑於平行電路: => Q3 (p)=工3 (p-1)㊉ 乂工(p-1)㊉ χ2 (p-1)圖6顯示此平行化處理之結果,亦即圖4顯示 < 加速编 碼方塊之四位元實施之電路圖。3.3 例子:N = 3,M = 1,α = [0,1,1],β = [1,1,0,1]之8位元平行加速編碼器 由等式(1)開始,我們獲得 -28- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 474068 A7 B7 五、發明說明(26)
Xl(t) = I(t-l)㊉ x2(t-1)㊉ ^3( = .1) (請先閱讀背面之注意事項再填寫本頁) X2(t) = Χχ(t-1) X3(t) = x2(t-1) Q(t) = I(t-l)㊉ x^t-l)㊉ 乂2(亡-工) 如圖4顯示之加速編碼器方塊之説明。下列在八串列時間_ 循環之後向時間索引轉換爲必要:
Xl(t) = I(t-l)㊉ X2(t-1)㊉ X3(t__1) < => Xl(t) = 1(匕-1)㊉ X2_(t:-2)㊉ X2(t-2) < => Xl(t) = I(t_l)㊉[工(t-3) Θ X2(t-3)㊉ x3(t-3)]㊉ xl(匕-3) <=> Xl(t) = I(t-l)㊉ I(t-3)㊉ Xi(t-4)㊉ X2(t-4)㊉ [I(t-4)㊉ X2(t·4)㊉ x3(t-4)] <=> X工(t) = I(t-l)㊉ I(t-3)㊉ 1(匕-4)㊉ [I(t-5)㊉ x2(t-5)㊉ x3(t-5)]㊉ x2(t:-5) < => X]_(t) = I(t-l)㊉ I(t-3)㊉ I(t-4)㊉ I(t-5)㊉ X2(t_6) .xUt) = I(t-l)㊉ I(t-3)㊉ I(t-4)㊉ I(t-5)㊉ 乂工(1:-7) 經濟部智慧財產局員工消費合作社印製 < => Xl(t) = I(t-l)㊉ I(t-3)㊉ I(t-4)㊉ I(t-5)㊉ [工(t-8)㊉ X2(t-8)㊉ X3(t-8)] -29- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 474068 A7 B7 五、發明說明(27) 鑑於平行電路: (請先閱讀背面之注意事項再填寫本頁) => Χι (ρ)=工0 (p-1)㊉工2 (p-1)㊉工3 (p-1)㊉ 14 (p-1)㊉ I7(p-1)㊉ χ2(ρ-1) Φ X3(P-1) X2(t) = χχ(t-1) < => x2(t) = [;E(t-2)㊉ x2(t-2)㊉ x3(t-2)] < => X2(t)=工(匕-2)㊉ X]_(t-3)㊉ X2(t-3) < => X2(t) = I(t-2)㊉[工(t - 4)㊉ X2(t「4)㊉ x3(t-4)]㊉
Xl (t-4) · < => X2(t)=工(卜2)㊉ 1(卜4)㊉ Xi(t-5)㊉ X2(t-5)㊉ [I(t-5)㊉ x2(t-5)㊉ x3(t-5)] < => x2(t) = I(t-2)㊉ I(t-4)㊉ I(t:-5)㊉ [工(匕-6) Θχ2( = -6)㊉ x3(t-6)]㊉ 乂2(匕-6) < => x2(t) = I(t-2)㊉ I(t-4)㊉ I(t-5)㊉ 1(仁-6)㊉ χ2(^7) < => x2(t) = I(t:-2)㊉ I(t-4)㊉ I(t-5)㊉ I(t:-6)㊉ xyt-S) 鑑於平行電路: 經濟部智慧財產局員工消費合作社印製 => X2 (P)=工1 (p-1)㊉工3 (p-1)㊉工4 (p-1)㊉ 15 (p-1)㊉ Xi (p-1) X3(t) = x2(t-1) < => x3 (t) = (t-2) -30- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 474068 A7 B7 五、發明說明(28) < => x3(t) = [;[(t:-3)㊉ X2(t-3)㊉ x3(t-3)] (請先閱讀背面之注意事項再填寫本頁) < => Χ3(1)=工(t-3)㊉ X]_(t:-4)㊉ X2(t_4) < => X3(t) = ㊉[I(t-5)㊉ X2(t-5)㊉ X3(匕縛5)]㊉ xl(匕- 5) < = :> X3(t) = I(t-3)㊉ I(t-5)㊉ Xi(t-6)㊉ X2(t-6)㊉ [工(t-6)㊉ x2(t-6)㊉ x3(t-6)] < => x3(t:) = I(t-3)㊉ I(t-5)㊉ I(t-6)㊉ [I(t-7)㊉ x2(匕_7)㊉ 乂3(匕-7)]㊉ x2(t-7) < => x3(t) = I(t-3)㊉工(t-5)㊉工(t-6)㊉工(匕-7)㊉ x2(t-8) 鑑於平行電路·· => X3 (P)=工2 (p-1)㊉工4 (p-1)㊉ 15 (p-1)㊉工6 (p-1)㊉ x2 (p-1) Q(t) = I(t-l)㊉ xUt-l)㊉;^2(=-工) < => Q(t) = I(t-l)㊉[I(t-2)㊉ x2(t:-2)㊉ x3(t-2)]㊉ -2) < => Q(t) = I(t-l)㊉ I(t-2)㊉ X]L(t:-3)㊉ x2((t-3)㊉· 經濟部智慧財產局員工消費合作社印製 [工(t-3)㊉ X2(t - 3)㊉ x3(t-3)] -- < => Q(t) = 1(匕-1)㊉ I(t-2)㊉ I(t-3)㊉ [工(t-4)㊉ X2((t-4)㊉ x3(t-4)]㊉ x2((t-4) < => Q(t) = I(t-l)㊉ I(t-2)㊉工(t-3)由 1(匕-4)㊉ x2((t-5) < => Q(t) = I(t-l)㊉ I(t-2)㊉ I(t-3)㊉ I(t-4)㊉ xUt-S) -31 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 474068 A7 B7 五、發明說明(29) < => Q(t) = I(t-l)㊉ I(t-2)㊉ I(t-3)㊉ I(t-4)㊉ [工(t-7)㊉ x2(t-7)㊉ X3(t-7)] < = >· Q(t) = I(t-l)㊉ I(t-2)㊉ I(t-3)㊉ I(t-4)㊉ I(t-7)㊉ x丄(t-8)㊉ X2(t-8) 鑑於平行電路: => QO(p) = IO(p-l)㊉工 1(ρ-1)㊉ I2(p-1)㊉ I3(p-1)㊉ I6(p-1)㊉ χ工(p-1)㊉ χ2(Ρ_1) Q(t-l) = I(t-2)㊉ xytO ㊉ X2(t-2) < => Q(t-l) = I(t-2)㊉[I(t-3)㊉ x2(t-3)㊉ x3(t-3)]㊉ X]_ (t - 3 ) < => ’Q(t-l) = I(t-2)㊉ I(t-3)㊉ ^(¢:-4)㊉ x2((t-4)㊉ [工(t-4)㊉ x2(t:-4)㊉ x3(t-4)] < => Q(t-l) = I(t-2)㊉ I(t-3)㊉ 1(卜4)㊉· [I(t:-5)㊉ X2(t-5)㊉ X3(t-5)]㊉ X2(t-5) 經濟部智慧財產局員工消費合作社印製 ------------裝--- (請先閱讀背面之注意事項再填寫本頁) < => Q(t:-1) = I(t-2)㊉ I(t-3)㊉ I(t-4)㊉ I(t-5)㊉ x2(t-6) < => Q(t-l) = I(t-2)㊉工(匕-3)㊉ I(t-4)㊉ I(t-5)㊉ < => Q(t-1) = I(t-2)㊉ I(t-3)㊉ I(t-4)㊉ I(t-5)㊉ [工(t-8)㊉ x2(t-8)㊉ x3(t-8)] -32- 本紙張尺度適用中國國家標準(CNS)A4規格(210 χ 297公釐) 474068 A7 B7 五、發明說明(3Q) 鑑於平行電路: (請先閱讀背面之注意事項翔填寫本頁) => Ql(p) = Il(p-l)㊉工 2(p-l)㊉工 3(p-l)㊉工 4(p-l)㊉ I7(p-1)㊉ χ2(ρ-ΐ)㊉ χ3(ρ_ι) Q(t-2) = I(t-3)㊉:^(1:-3)㊉:^2(亡-3) < => Q(卜2) =: I(t-3)㊉[I(t-4)㊉ x2(t-4)㊉ x3(t-4)]㊉ Χχ(t-4) < => Q(t:-2) = I(t-3)㊉ 1(匕-4)㊉ xyt-S)㊉ xsk-5)㊉ [工(t-5) _ ㊉ X2(t-5)㊉ x:3(t-5)] < => Q(t-2)=工(卜3)㊉工(t-4)㊉工(t-5)㊉ [工(t-6)㊉ X2(t-6)㊉ X3(t-6)]㊉ x2(t-6) < => Q(t-2) = I(t-3)㊉ I(t-4)㊉ I(t-5)㊉ I(t-6)㊉ x2(匕-7) <=> Q(t-2〉 = I(t-3)㊉ I(t-4)㊉ I(t-5)㊉ I(t-6)㊉ Xi(t-8) 鑑於平行電路: => Q2 (p)=工2 (ρ-l)㊉工3 (ρ-l)㊉工4 (ρ-l)㊉工5 (ρ-l)㊉ 乂工(p-1) 經濟部智慧財產局員工消費合作社印製 Q(t-3)=工(t-4)㊉ Xi(t-4)㊉ X2(t-4) < => Q(t_3) = I(t-4)㊉[I(t-5)㊉ x2(ft-5)㊉ x3(t-5)]㊉
Xl (t-5) -33- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 474068 A7 B7 五、發明說明(31) < => Q(t-3) = I(t-4)㊉ I(t-5)㊉ Xi(t:-6) Θ x2(t_6)㊉ [工(t - 6)㊉ X2 (亡-6 )㊉ X3 (亡弓)] < => Q(t-3) = I(t-4)㊉ I(t-5)㊉ I(t-6)㊉ [工(t-7) Θ X2(t-7)㊉ ㊉ x2(t_7) < => Q(卜3) = I(t-4) Θ I(t-5)㊉工(卜6)㊉工(t-7)㊉ X2(t-8) 鑑於平行電路: => Q3 (p)=工3 (p-1)㊉工4 (p-1)㊉工5 (p-1)㊉ 16 (p-1)㊉ x2 (P-1) Q(t-4) = :E(t-5)㊉ xyt-S)㊉ x2(t-5) < => Q(t-4) = I(t:-5)㊉[I(t-6)㊉ Χ2(^6)㊉ χ3(^6)]㊉ Χχ (t-6) < => Q(t-4) = I(t-5)㊉ I(t-6)㊉ xyt-?)㊉ x2(t-7)㊉ [工(t-7)㊉ x2 (t-7)㊉ x3 (t-7)] < => Q(t-4) =I(t-5)㊉ I(t-6)㊉ I(t-7)㊉ [工(t-8)㊉ Χ2(υ)㊉ x3(t-8)]㊉ X2(t-8) -34- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------------- (請先閱讀背面之注意事項再填寫本頁) 訂: 經濟部智慧財產局員工消費合作社印製 474068 A7 B7 五、發明說明(32) 鑑於平行電路: (請先閱讀背面之注意事項再填寫本頁) => Q4 (p)=工4 (p-1)㊉工5 (p-1)㊉工6 (p-1)㊉工7 (p-1)㊉ X3 (P-1) Q(t-5) = I(t-6)㊉ Χι_(ί:-6)㊉:<2(亡一6) < => Q(t-5) = I(t-6)㊉[工(t-7)㊉ χ2(^7)㊉ x3(t_7)]㊉
Xl (t-7) < => Q(t-5) = I(t-6)㊉工(t-7)㊉ ^(68) Θ X2(t_8)㊉ [工(t-8)㊉ X2(t-8)㊉ χ3(^8)] 鑑於平行電路: => Q5(p) = I5(p-1)㊉工6(p-l)㊉工7(p-l)㊉ xi(P-l)㊉ X3(P_ 1) . Q(t-6) = I;(t:-7)㊉ Xi(t-7)㊉ X2(t-7) <=> Q(t-6) = I(t-7)㊉[I(t-8)㊉ X2(t-8) Θ x3(t-8)]㊉ Χχ (t-8) 鑑於平行電路: 經濟部智慧財產局員工消費合作社印製 => Q6 (p)=工6 (p-1)㊉工7 (p-1)㊉ x;l (p-1)㊉ x2 (P·*1〉㊉ x3 (P-1) Q(t-7) = I(t-8)㊉ xyt-S)㊉ x2(t-8) -35- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 474068 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明(33 ) 鑑於平行電路: => Q7 (p)=工7 (ρ-l)㊉ Χ]_ (p-1)㊉ χ2 (p-工) •圖7Α及7Β顯示此平行化處理之牡果 心、、"果,吓即圖4顯示之 加速編碼方塊之八位元實施之電路圖。 4. VHDL ^ 上文以步驟接步驟方式説明之遞迴平行化可以邏輯综合 工具使用以比較不同設計替代方案。不限於任何此種特別 系統,此處參考非常鬲速硬體說明語言VHDL爲使用邏輯 综合工具之邏輯電跨設計之典型例子。 加速編碼器方塊平行化結果實施方式之vhdl碼優點爲 設計可以很短時間實現而不用局限於特定技術,例如 或是FPGA。 因此,實際技術不經由加速編碼器方塊平行化結果加以 規範,但是可以設定爲將由編碼後續之邏輯综合工具處理 之參數,因此與不同設計選擇比較爲容易改變。 、 在下文中’ VHDL碼爲圖5,6以及7顯示之2,4以及8 位元平行化加速編碼器方塊列出。由於V η d L碼語今在相 關技藝爲熟知以及關於上文解釋之平行化結果爲不言而喻 ,所以此處將不給予其他細節解釋。 LIBRARY ieee; USE ieee.std—logic一1164.ALL; ------I---— 裝·---I---訂---I----- (請先閱讀背面之注意事項再填寫本頁) -36 474068 A7 B7 五、發明說明(34 USE ieee . std_logic__arith. ALL; ENTITY en一turb〇_c〇der—rt:l IS • PORT ( -- General: reset:—p clk32m input: 一 8 input_4 input_2 input__l :工N STD一L·CλGIC; : 工N STD_L〇GIC; -- Clock (rising edge triggered) IN std一logic一vector(7 DOWNTO 0); IN std_logic_vector(3 DOWNTO 0); IN std一logic一vector(1 DOWNTO 0); IN std_logic; turboCoding 2 bit parallel output_8 output_4 〇utput_2 output 1 END en turbo coder rtl; OUT std一logic—vector(7 DOWNTO 0); 〇UT std一logic—vector(3 DOWNTO 0); OUT std_logic_vector(1 DOWNTO 0); OUT std—logic (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製
ARCHITECTUilE rtl OF en turbo coder rtl IS SIGNAL si一xl SIGNAL· si一x2 SIGNAL si一x3 SIGNAL sl_i SIGNAL· si o std一logic; std一logic; std_logic; std—logic; std一logic; -37- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 474068 A7 B7 五、發明說明(35) SIGNAL s2_ jkI std一 _logic; SIGNAL· s2_ 一 x2 std_ _l〇gic ; SIGNAL s2_ 一 std 一 .logic/ SIGNAL· s2_ 一 i std 一 JLogic一vector* (1 DOWNTO 〇); SIGNAL· s2_ 一 o std一 logic一vector(1 DOWNTO 〇); SIGNAL s4_ 一 xl std_ ^logic ; SIGNAL s4_ _x2 std一 logic; SIGNAL s4_ __x3 std_ 一logic; SIGNAL s4_ 一 i std_ logic—vector(3 DOWNTO 〇); SIGNAL· s4· 一 o std_ logic一vector(3 DOWNTO 〇); SIGNAL· s8 一 xl std_ ^logiq; SIGNAL s8 __x2 std_ logic ; SIGNAL s8 一x3 std_ 一iogic; SIGNAL· s8 一 i std_ logic一vector* (7 DOWNTO 〇); SIGNAL s8 —〇 std_ logic—vector(7 DOWNTO 〇); BEGIN tc : 1 : PROCESS (clk32m, reset_ p) -- seriell building of (請先閱讀背面之注意事項再填寫本頁) 裝 訂·· 經濟部智慧財產局員工消費合作社印製
turbo coder block TCB
BEGIN IF reset—p = 11' THEN si xl <= '0'; -38- 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) 經濟部智慧財產局員工消費合作社印製 474068 A7 _B7 五、發明說明(36 ) sl__ 一 x2 < = 1 0 ' / si _x3 < = '0 '; si一 _i < = '0 ,; si一 _〇 < = '0 '; ELSIF clk^m'EVENT AND clk32m = ' 1 1 THEN si一i <= input一1; si—xl <= sl__i XOR sl_x2 XOR sl___x3; si一x2 <= sl—xl; s1—x3 < = sl—x2; sl_〇 <=sl__i XOR sl_x2 XOR sl_xl; END IF; END PROCESS tc_l; output__l <= sl_o; tc一2: PROCESS (clk32m/ reset_p) -- 2bit parallel building of turbo coder block
BEGIN IF reset_p = '1' THEN s2—xl <= '0'; 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ----------I— — — — — — II ^ ·11111111 . (請先閱讀背面之注意事項再填寫本頁) 474068 A7 _______B7 _ 五、發明說明(37) s2—x2 < = 'Ο '; s2」c3 <= 1 Ο 1 ; s2一i <= (OTHERS => ·0·); s2一〇 <= (OTHERS => '0');
ELSIF clk32m'EVENT AND clk32m = '1' THEN s2—i <= input—2; s2一xl <= s2—i(0) X〇R s2一xl X〇R s2一x2; s2_x2 <= s2_i(1) XOR s2一x2 X〇R s2一x3; s2_x3 <= s2一xl; s2—o(0) <= s2Ji (0) X〇R · s2一i(l) X〇R s2一xl X〇R s2一x2 X〇R s2_jk3; s2一o(l) <= s2一i(l) X〇R s2一xl X〇R s2—x2; END IF; END PROCESS tc_2; output—2 <= s2_o; tc___4 : PROCESS (clk32m/ reset_p) -- 4bit parallel building of turbo coder block 9
BEGIN
IF reset一p =言1, THEN -40 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 請 先 閱 讀 背 面 之 注 意 h 經濟部智慧財產局員工消費合作社印製 474068 A7 B7 五、發明說明(38) s4_ _xl <='0 1 / s4_ _x2 <=1 0 ' / s4_ _x3 <='0 ' / s4_ _i <=(ΟΊ 'HERS => 1 〇') / s4_ _〇 <=(OTHERS => 1 〇丨) / ELSIF clk32m 'EVENT AND clk32m ='1 'THEN s4_ _i <=input_4, r s4_ _xl <=s4 i(〇) X〇R s4 一 _i(2) XOR s4__i(3) X〇R s4 一 _xl XOR s4_x3; s4_ x2 <=s4二i (1) X〇R s4 一 _i(3) XOR s4__xl X〇R S4 一 _x2 XOR s4_x3; s4_ _x3 <=s4 i(2) X〇R s4 一 _xl XOR s4_x2; s4_ _〇(0) <=s4 一 i(〇) X〇R s4 一 .i(l) XOR s4_i(2) X〇R s4_ i(3) XOR S4_x3; s4_ _〇(l) <=s4 一 i(l) X〇R s4 一 .i (2> XOR s4_i(3) X〇R s4_ _xl XOR s4_x3; s4_ _〇(2) <=s4 一 i(2) X〇R s4 一 _i(3) XOR s4__xl X〇R s4_ _x2 X〇Rs4—x3; s4 一〇(3) <=S4_ 一丄⑶ X〇R s4_ _xl XOR s4_x2; — — — — — —---裝·!ί 丨!訂-----I-- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 END IF; END PROCESS tc_4; output—4 <= s4__o ; 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 474068 A7 B7 五、發明說明(39) tc一8: PROCESS (clk32m, reset—p) -- 8bit parallel building of turbo coder block
BEGIN
IF reset—p = '11 THEN S8- 一 xl <='0'; s8· _x2 <='0'; s8_ —x3 <=,01; s8_ 一i <=(OTHERS => 101); s8_ <=(OTHERS => ,01); ELSIF clk32m'EVENT AND clk32m = ' 1 1 THEN s8_i <= input_8; s8一xl <= s8_i(0) XOR s8__i(2) X〇R s8_i(3) X〇R s8_i(4) XOR s8__i(7) XOR s8_x2 XOR s8_x3; s8—x2 <= s8_i(1) XOR s8_i(3) XOR s8_i(4) XOR s8_i(5)*XOR s8_xl; s8—x3 <= s8_i(2) XOR s8_i(4) XOR s8_i(5) XOR s8_i(6) XOR s8__x2; _ s8_o(0) <= s8_i(0) XOR s8__i(l) XOR s8_i(2) XOR s8_i(3) XOR s8_i(6) XOR s8 xl XOR s8 x2; -42- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) — I — I 丨 — — — — — 丨^^ · !丨 — ! —訂. (請先閱讀背面之注意事項再填寫本頁) 474068 A7 B7 五、發明說明(40) s8 〇(1) s8_o(2) s8_o(3) s8_〇 (4) s8—〇(5) s8一。(6) s8 〇(7) s8—i(l) X〇R s8_ X〇R s8-XOR s8_ s8—i(2) XOR s8_ X〇R s8_ s8—i(3) XOR s8_ XOR s8 广 s8—i(4) XOR s8· XOR s8_ s8—i(5) XOR s8 XOR s.8 s8—i(6) XOR s8 XOR s8 s8 i (7) XOR s8 _i (2) XOR s8_i(3) _i (4) XOR s8—i (7) x2 X〇R s8—x3; _i (3) XOR s8__i(4) _i(5) XOR s8_xl; _i(4) XOR s8—i(5) _i(6) XOR s8_x2; _i (5) XOR s8—i(6) _i(7) XOR s8一x3; __i (6) XOR s8_i (7) __xl XOR s8__x3; _i(7) XOR s8一xl _x2 XOR s8_x3; xl XOR s8 x2; ------------裝--- (請先閱讀背面之注意事項再填寫本頁) . END IF; END PROCESS tc__8 ; output___8 <= s8_〇; END rtl; 5. 加速編碼器實現 雖然本發明相關背景技藝已經參考圖8,但是此圖8將 與本發明有關,將在下文顯示。 如目前爲止説明之本發明,.已經參考具有Μ個輸出之加 -43- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) #- 經濟部智慧財產局員工消費合作社印製 8 6 ο 4 A7 B7 玉 經濟部智慧財產局員工消費合作社印製 發明說明(41 ) 速編碼斋方塊之平行化。然而,必彡g '、敌到如本發明,穿替 加速編碼器之結構需要平行化加迷編碼器方塊啓動二次, 如圖8所示(其中二方塊假設Μ = 1)。 -加速編碼器方塊與正常輸入資料流有關以導出圖"g 示之0_T i以及另一加速編碼器方塊與插入之輸入资 料流有關以導出OUTPUT 2。由於輸入資料流亦直接轉送 至OUTPUT 0,所以加速编碼器之三輸出每平行時鐘循環 具有3n個位元之寬度,其中n爲平行化度數。 1 44 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)

Claims (1)

  1. 474068 .. 弟89117〇76號專利申請案 中文申請專利範圍修正本(9〇年9月) 六、申請專利範圍 種平行加速編碼器實施方法 碼器方塊開始 由如下式之串列加速編 (t) 父2 (匕) •1 (t-l) © arx± (t-1) © Χχ (t-l) 4·Χ2(^1) © ···㊉ αΝ·ΧΝ(Νυ ai ε {〇, 1} xN(t) = xN^i(t:.i) Qj (tl) = PjO.I (t-i)㊉ Xi(t,l).[pj0·% ㊉ β〕、] Θ
    裝 訂 xN(t,l),[Pj〇.aN ㊉ β〕·Ν】 Pi j ε {0 ,, 1} j ε [1,…,N】 包括下列步驟: )如下式貝行第一内部狀態之時間索引代替處理: X1 (匕-1) # I(t·2)㊉吖x1(t-2) Θ a2.X2(t-2) © ··· θ aN*XN(t:-2)
    474068 六、申請專利範圍 8 8 8 8 A B c D (2 .1) xl(t (Π4)) = ⑴㊉ αιΧι(^η)㊉ α2·Χ2 (卜11)㊉· ··㊉ αΝ.χΝ (匕-n) 1) (2,X王·η· 其中η為平行化度數; i b) 如下式實行其餘内部狀態(i=2, ···,N)之時間索引代 替處理: xi (匕-1) Xi-i(C-2) 裝 (2.Xi·l) 訂 (2·父丄·η-1) Qj c) 如下式實行輸出信號之時間索引代替處理 l) = PjO.I (匕,(i + l))㊉ -2- ε · · · , n-ij (2.Q.i) i ρ ζ Φ 本紙張尺度適用中國國家標準(CNS) A4規格(210 x 297公釐) 4^4068
    以導出平行輸出向量·· Qj (匕) =Qj〇(p) Qj (匕-1) = QjKp) Qj (t-(n-i)) = Qjn-i(p) j ε [l, ···, M] ϊ d) 如下列子步驟實行各内部狀態Xk⑴(k=== 時間索引代替處理·· ,…,之 叫設定該内部狀態Xk⑴之最大時間索引元素為 tmax === t- 1 ; d2)掃描具有最大時間索引tmax之内部狀態〜⑴ 之内部狀態表示; d3)使用等式(2)經由狀態變數代替步驟以内部狀 態xk(t)之表示由tmax至tmax-l執行後向時間索引轉 換;以及 d4)當tmax > t-n時將tmax減少值1以及重複步驟 d2)至 d4) ; + e) 如下列子步驟實行各平行輸出向量Qj(t) (j==1,^ Μ)各元素Qj(t-i) (i= 〇, ···,n-2)之時間索引代替處理·· ’ el) 設定考量之平行輸出向量Qj⑴之向量元素 Qj(t-i)之最大時間索引元素為tmax= t七i ; e2) 掃描具有取大時間索引之向量元素Qj(t-i)之 474068 Λ8 B8 C8 D8 申請專利範圍 表不 » e3) 使用等式(2)經由狀態變數代替步驟以向量元 素Qj(t-i)之表示由〖max至tmax- 1執行後向時間索引轉 換;以及 e4) 當tmax〉t-n時將tmax減少值1以及重複步驟 d2)至 d4)。 2· —種平行化度數n之平行加速編碼器方塊,包括: a) 裝置(1〇,…,17),以儲存輸入信號I(t) n個樣本 GOl),…,I(t-n))至平行加速編碼方塊; b) 至少一裝置(Q0,···,Q7),以儲存該平行加速編碼方 塊至少一個輸出信號Qj⑴(j = 1,…,M)之η個樣本(Qj(t), ···,Qj(t-(n-1));以及 °) 加速編碼器裝置,包括η個延遲單元(Xi,…,χΝ)之 延遲單元庫以及調適為輸入信號I(t)之η個樣本之平行 處理,如此該延遲單元庫(X!,…,ΧΝ)之至少二延遲單元 直接接收該輸入信號I(t)之η個樣本(I(t-l),…,I(t_n))之 子集合以及該加速編碼器裝置之至少一延遲單元(Xl, ,Xn)輸出信號供應至該加速編碼器裝置之至少二延遲單 元。 3.如申請專利範圍第2項之平行化度數η之平行加速編碼 器方塊,其特徵在於該加速編碼器裝置具有由如下式之 串列加速編碼器方塊說明經由申請專利範圍第1項之平 行加速編碼器實施方法可導出之結構 -4- 本紙張尺度適用中國國家標準(CNS) Α4規格(210Χ 297公釐) 474068 8 8 8 8 Α Β c D •、申請專利範圍 >:1(匕)=1(匕,1)㊉ ai.xi(t:-l)㊉(^2.乂2(匕-1)㊉· ··㊉ αΝ.χΜ (匕-1) 以丄ε {〇, 1} χ2 (匕)=χχ(t-l) x^j (t) = xn-i (t-1) Qj (t) = Pj〇.I (匕-1)㊉ xi(t:-l).[Pj〇-ai ㊉ pj]J θ x^(t:-l) * [pj 〇·α^ Θ Pj^] Pji ε {0/1} j ε [1, ···, M] 4.如申請專利範圍第2或3項之平行加速編碼器方塊,其 特徵在於該平行化度數為2,^N=3,M=l,a=[0,l, 1],該β=[1,1,0, 1]以及該加速編碼器裝置結構為 Q0(p) = IO(p-l)㊉工l(p-l)㊉ Xl(p-l)㊉ Χ2(Ρ-” ㊉ Χ3(Ρ· 1) Ql(p) =Ι1(ρ-1)㊉ X丄(ρ-1) ΘΧ2(Ρ-1)' 17 其中 -5- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
    474068 8 8 8 8 A B c D 申請專利範圍 X1(P) = I〇(p-l)㊉ Xl(p-l)㊉ X2(p-1), X2(P) = Il(p-l)㊉ X2(p-1)㊉ X3(P-1)'以及 X3 (P) = Xl(P-1) 5.如申請專利範圍第2或3項之平行加速編碼器方塊,其 特徵在於該平行化度數為4,該N= 3,M= 1,α = [0, 1,1] ,該β = [1,1,0, 1]以及該加速編碼器裝置結構為 Q〇(p) = Ι0(ρ-1) Θ Il(p-l)㊉工2…1)㊉ Ι3(ρ-1) Θ Χ3(Ρ- 1) Ql(p) = Il(p-l)㊉工2(ρ-1)㊉ Ι3(ρ-1)㊉ xyp-l) © X3(P- 1) Q2(p) = I2(p-1)㊉ I3(p-1)㊉ x:L(p,l)㊉ X2(P-1)㊉ X3(P. 1) Q3(p) = I3(p-1) Θ xyp-l)㊉々(P·1), 其中 X]L(p) = IO(p-l)㊉ I2(p-1) θ I3(p-1)㊉ x;L (p-1)㊉ X3 (p-1)' x2 (p) = II (p-1)㊉ 13 (p-1)㊉ Xl(p-1)㊉ x2(p-l)㊉ '以及 -6 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)
    8 8 8 8 A Β c D 474068 六、申請專利範圍 x3(p) = I2(p-1)㊉父l(p-l)㊉ χ2(Ρ-1)。 Γ: 6.如申請專利範圍第2或3項之平行加速編碼器方塊,其 特徵在於該平行化度數為8,該N = 3,Μ = 1,α = [0,1, 1],該β=[1,1,0, 1]以及該加速編碼器裝置結構為 Q〇(p) = IO(p-l)㊉工l(p-l)㊉ Ι2(ρ-1) @ !3(ρ-1)㊉ Ι6(ρ-1)㊉ xUp-l)㊉ χ2(ρ-1) Ql(p) = Il(p-l)㊉工2(ρ-1) Θ Ι3(ρ-1)㊉ Ι4(ρ-1)㊉ Ι7(ρ-1) @ χ2(ρ-1)㊉ χ3(ρ-1) Q2(p) = Ι2(ρ-1)㊉ Ι3(ρ-1)㊉工4(ρ-1)㊉ Ι5(ρ·1) Θ Χι(ρ- 1) Q3(p) = Ι3(ρ-1)㊉ Ι4(ρ-1)㊉工5(ρ-1)㊉工6(ρ-ι) © χ2(ρ- 1) Q4(p) = Ι4(ρ-1) θ Ι5(ρ-1)㊉工6(ρ-1)㊉工7(ρ-ΐ) © χ3(ρ-. 1) Q5(p) = Ι5(ρ-1)㊉工6(ρ-1) © Ι7(ρ-1)㊉ Xl(p-D ㊉ Χ3(ρ. 1) QS(p) = IS(p-i) © Ι7(ρ-1)㊉ Χι(ρ-ι)㊉ xyp-” ㊉ χ3(ρ_ 1) Q7(p) = Ι7(ρ-1)㊉ xUp-l) ® χ2(ρ-1), 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) 8 8 8 8 A B c D 474068 六、申請專利範圍 其中 Xi(p) = ΙΟ(ρ··1)㊉ I2(p-1)㊉ I3(p-1)㊉ I4(p-1)㊉工7(p-l)㊉ X2(p-1)㊉ X3(p-1), x2(P)=工 1(P-1)㊉ I3(p-1)㊉ I4(p-1)㊉ I5(p-1)㊉ Xi (p-1),以及 x3(p) = I2(p-1) I4(p-1)㊉ I5(p-1)㊉ I6(p-1)㊉ x2(p-l)〇 . 7. —種電腦可讀取儲存媒體,其編碼有軟體程式碼部分, 可使一電腦執行如申請專利範圍第1項之平行加速編碼 器實施方法。 8. 如申請專利範圍第7項之電腦可讀取儲存媒體,其中該 軟體程式碼部分為VHDL類型。 9. 如申請專利範圍第8項之電腦可讀取儲存媒體,其中該 軟體程式碼部分定義為: LIBRARY ieee; USE ieee.std_logic_1164.ALL; USE ieee.std_logic_arith.ALL; ENTITY eurbo_coder11 IS P〇RT( — Ge πθ ]T3.1 : reset_p : IN STD^LOGIC; clk32m : IN STD—LOGIC; — Clock (rising edge triggered) -8- V、、 本紙張尺度適用中國國家標準(CNS) A4規格(21〇x 297公釐) 474068 A8 B8 C8 D8 七、申請專利範圍 input:_8 input:_4 input:_2 input—1 --turboCoding 2 output—8 output:—4 output_2 output」); EOT) en turbo coder rtl; IM std一logic一vector(7 DOWNTO 0)/ IMstd_logic—vector(3 DOWNTO 0); IN std_logic_vector(1 DOWNTO 0)/ IN std一logic; bit parallel :OUT std一logic一vector* (7 DOWNTO 0); :OUT std一logic三vector(3 DOWNTO 0); :OUT std—logic一vector(1 DOWNTO 0); :OUT std—logic ARCHITECTURE rtl OF en turbo coder rtl IS SIGNAL sl_xl SIGNAL Si一x2 SIGNAL si—x3 SIGNAL si—i SIGNAL si o SIGNAL s2—xl SIGNAL S2_x2 SIGNAL s2_x3 SIGNAL s2—i SIGNAL s2_〇 std一 logic,· std一logic; std一logic; r std一logic; std—logic; std_logic; std 一 logic ,· std_logic;std一logic一vector(1 DOWNTO 0); std一logic一vector(1 DOWNTO 0); -9- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 8 8 8 8 A BCD 474068 六、申請專利範圍 SIGNAL s4. jcl :std· 一logic; SIGNAL S4· _x2 :std_ _logic; SIGNAL s4_ _x3 :std_ logic; SIGNAL S4_ :std· logic—vector (3 DOWNTO 〇); SIGNAL S4_ 一 o :st d_ JLogic 一 vector (3 DOWNTO 〇) / SIGNAL s8_ jcl :std_ _logic; SIGNAL S8_ _x2 :std_ logic; SIGNAL S8_ jk3 :st d_ _logic ; SIGNAL s8· 一 i :std_ logic一vector (7 DOWNTO 〇) / SIGNAL s8_ p :std_ •logic一vector (7 DOWNTO 〇); BEGIN tc_l : PROCESS (clk32m, reset一p) -- seriell building of TC BEGIN 工F reset一p =: 11' THEN si一xl <= 10 '; sl_x2 <= '0 1 ; Sl_x3 <= 10 1 ; si—i <= ' 0 ·; Sl_〇 <= 101; ELSIF clk32m,EVENT AND clk32m = »1' THEN A f si—i <= input:」; 、』 -10- 本紙張尺度適用中國國家檫準(CNS) A4規格(210 X 297公釐) 47406S A8 B8 C8 D8 六、申請專利範圍 sl_xl <= sl_i X〇R sl_x2 XOR sl_x3; si—x2 <= sl_xl; sl_x3 < = sl_x2; sl_o <= sl_i XOR sl_x2 XOR sl_xl; END IF; END PROCESS tc一1; output:_l < = sl_o ; tc一2: PROCESS (clk32m/ reset一p) -- 2bit par building of TC BEGIN IF reset一p = 11' THEN s2—xl <= 101; s2—x2 <= 101; s2一x3 <= 10'; s2—i <= (OTHERS => 101); s2—o <= (OTHERS => '0 f); ELSIF clk32m,EVENT AND clk32m = 111 THEN s2_i <= input_2; s2_xl <= s2_i(0) XOR s2_xl XOR s2_x2; s2_x2 s2 i(1) XOR s2 x2 XOR s2 x3; -11 - 本紙張尺度適用中國國家標準(CNS) A4規格(210x 297公釐)
    裝 訂 8 8 8 8 A BCD 474068 六、申請專利範圍 s2_x3 <= s2—xl; s2—。(0) <= s2一i(0) XOR s2 i(1) XOR s2 xl XOR s2 x2 XOR s2 x3; s2 o(l) <= s2 i(1) XOR s2 xl XOR s2 x2; — — — — END IF; END PROCESS tc_2; output_2 <= s2一o; tc—4: PROCESS (clk32m/ reset一p) -- 4bit par building of TC BEGIN IF reset_p = 111 THEN S4- _xl <=,〇·; S4^ _x2 <=·〇,; S4_ _x3 <=10'; S4_ <=(OTHERS =: >·〇); S4_ o <=(OTHERS =: >·〇·); ELSIF clk32m»EVENT AND clk32m = Ί1 THEN s4—i <= input—4; s4一xl <= s4一i(0) XOR s4_i(2) XOR s4一i(3) XOR S4 xl XOR s4 x3; -12- 本紙張尺度適用中國國家標準(CNS) A4規格(210 x 297公釐) 474068 A8 B8 C8 D8 、申請專利範圍 S4_x2 <= s4_i(l) XOR. s4_i(3) XOR s4_xl XOR s4_x2 XOR S4_x3; S4_x3 <= s4_i(2) XOR s4_xl XOR s4_x2; s4_o(0) <= s4_i(0) XOR s4_i(l) XOR s4_i(2) X〇R s4_i(3) XOR s4一x3; s4_o(l) <= s4_i(l) XOR s4_i(2) XOR s4_i(3) • XOR s4_xl XOR S4_x3; s4一。(2) <= s4_i(2) XOR s4_i(3) XOR s4一xl XOR S4_x2 XOR s4一x3; s4_o(3) <= s4_i(3) XOR s4_xl XOR S4—X2; END IF; END PROCESS tc_4; output_4 <= s4_o; tc—8: PROCESS (clk32m, reset一p) -- 8bit par building of TC BEGIN IF reset^p = 111 THEN s8_xl <= 10'/ s8_x2 <= (01; s8_x3 <= 101; s8 i <= (OTHERS => 101); -13- 本紙張尺度適用中國國家標準(CNS) A4規格(210 x 297公釐) 474068 8 8 8 8 A B c D 申請專利範圍 s8 ο (OTHERS 〇f); ELSIF clk32m'EVENT clk32m 11 THEN s8_i s8 xl < = input_8 s8 i(0) s8 x2 s8 x3 s8—i (1) s8 i(2) s8 〇(0) <= s8 i (0) s8 o(l) <= s8 i (1) s8_o(2) s8一。(3) s8_o (4) s8—。(5) s8_o (6) s8 o(7) < = s8_i (2) s8_i(3) s8_i(4) s8_i(5) s8_i(6) s8 i(7) XOR s8_i(2) XOR s8_i(3) X〇R s8_i(4) XOR s8_i(7) XOR S8一x2 XOR s8」c3; XOR s8Jl(3) XOR s8_i(4) XOR s8_i(5) XOR s8_xl; XOR s8_’i(4〉XOR s8一i(5) XOR s8一’i(S) XOR s8_x2; XOR s8—i(l) XOR s8—i(2) XOR s8_i(3) XOR s8_i(6) XOR s8_xl XOR s8_x2; XOR s8—i(2) XOR s8一i(3) XOR s8_i(4) XOR s8—i⑺ XOR s8一x2 XOR s8一x3; XOR s8_i(3) XOR s8_i(4) X〇R s8—i(5) XOR s8一xl; XOR s8_i(4) XOR s8_i(5) XOR s8—i(6) XOR s8_x2; XOR s8_i(5) XOR s8_i(6) XOR s8_i(7) XOR s8—x3; XOR s8—i⑹ XOR s8_i(7) XOR s8_xl XOR s8_x3; XOR s8_i(7) XOR s8—xl XOR S8_x2 XOR s8_x3; XOR s8 xl XOR s8 x2; -14-
    本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 8 8 8 8 A B c D 0 474068 六、申請專利範圍 END IF; END PROCESS tc_8; output—8 <= s 8一o; END rtl 0 5 本紙張尺度適用中國國家標準(CNS) A4規格(210 x 297公釐)
TW089117076A 1999-09-15 2000-08-24 Parallel turbo coder implementation TW474068B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP99117945A EP1085660A1 (en) 1999-09-15 1999-09-15 Parallel turbo coder implementation

Publications (1)

Publication Number Publication Date
TW474068B true TW474068B (en) 2002-01-21

Family

ID=8238967

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089117076A TW474068B (en) 1999-09-15 2000-08-24 Parallel turbo coder implementation

Country Status (11)

Country Link
US (1) US6651209B1 (zh)
EP (2) EP1085660A1 (zh)
JP (1) JP4713039B2 (zh)
KR (1) KR20020035595A (zh)
CN (1) CN1196268C (zh)
AR (1) AR025674A1 (zh)
AT (1) ATE263454T1 (zh)
AU (1) AU6842800A (zh)
DE (1) DE60009531T2 (zh)
TW (1) TW474068B (zh)
WO (1) WO2001020787A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7315579B2 (en) * 2001-02-28 2008-01-01 Broadcom Corporation Trellis coded modulation tails
US6731936B2 (en) 2001-08-20 2004-05-04 Qualcomm Incorporated Method and system for a handoff in a broadcast communication system
US6980820B2 (en) 2001-08-20 2005-12-27 Qualcomm Inc. Method and system for signaling in broadcast communication system
US6701482B2 (en) * 2001-09-20 2004-03-02 Qualcomm Incorporated Method and apparatus for coding bits of data in parallel
US6948109B2 (en) * 2001-10-24 2005-09-20 Vitesse Semiconductor Corporation Low-density parity check forward error correction
US6954885B2 (en) 2001-12-14 2005-10-11 Qualcomm Incorporated Method and apparatus for coding bits of data in parallel
FR2853164A1 (fr) * 2003-03-31 2004-10-01 France Telecom Procede de codage correcteur d'erreur utilisant au moins deux fois un meme code elementaire, procede de codage, dispositifs de codage et de decodage correspondants
US7912485B2 (en) 2003-09-11 2011-03-22 Qualcomm Incorporated Method and system for signaling in broadcast communication system
US8570880B2 (en) 2004-08-05 2013-10-29 Qualcomm Incorporated Method and apparatus for receiving broadcast in a wireless multiple-access communications system
US20100192046A1 (en) * 2005-01-14 2010-07-29 Nxp B.V. Channel encoding
US8620900B2 (en) * 2009-02-09 2013-12-31 The Hong Kong Polytechnic University Method for using dual indices to support query expansion, relevance/non-relevance models, blind/relevance feedback and an intelligent search interface
US8583993B2 (en) * 2011-06-17 2013-11-12 Lsi Corporation Turbo parallel concatenated convolutional code implementation on multiple-issue processor cores
KR101286019B1 (ko) * 2012-01-20 2013-07-19 주식회사 이노와이어리스 터보 인코더 장치
EP2693673A1 (en) * 2012-08-01 2014-02-05 Alcatel Lucent Bit-interleaver for an optical line terminal
US9281846B2 (en) 2013-07-31 2016-03-08 Globalfoundries Inc Turbo encoding on a parallel processor
EP2899991A1 (en) * 2014-01-24 2015-07-29 Alcatel Lucent Space time switch and bit interleaver

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61214623A (ja) * 1985-03-20 1986-09-24 Fujitsu Ltd 畳み込み符号化回路
JPH07253895A (ja) * 1994-03-14 1995-10-03 Sony Corp 複数ビット同時演算による高速除算器
FI100565B (fi) * 1996-01-12 1997-12-31 Nokia Mobile Phones Ltd Tiedonsiirtomenetelmä ja laitteisto signaalin koodaamiseksi
US6023783A (en) * 1996-05-15 2000-02-08 California Institute Of Technology Hybrid concatenated codes and iterative decoding
KR19990012821A (ko) * 1997-07-31 1999-02-25 홍성용 전자기파 흡수체 조성물과 이의 제조 방법, 전자기파 흡수용도료 조성물과 이의 제조 방법 및 이의 도포 방법
CN100466483C (zh) * 1998-06-05 2009-03-04 三星电子株式会社 用于速率匹配的发送机和方法
EP1048114B1 (en) * 1998-08-20 2006-06-07 Samsung Electronics Co., Ltd. Device and method for inserting previously known bits in input stage of channel encoder
JP2000114986A (ja) * 1998-10-08 2000-04-21 Oki Electric Ind Co Ltd 符号化方法及び装置
US6366624B1 (en) * 1998-11-30 2002-04-02 Ericsson Inc. Systems and methods for receiving a modulated signal containing encoded and unencoded bits using multi-pass demodulation
US6304991B1 (en) * 1998-12-04 2001-10-16 Qualcomm Incorporated Turbo code interleaver using linear congruential sequence

Also Published As

Publication number Publication date
CN1196268C (zh) 2005-04-06
US6651209B1 (en) 2003-11-18
JP4713039B2 (ja) 2011-06-29
DE60009531D1 (de) 2004-05-06
CN1390391A (zh) 2003-01-08
EP1085660A1 (en) 2001-03-21
AU6842800A (en) 2001-04-17
KR20020035595A (ko) 2002-05-11
DE60009531T2 (de) 2005-03-03
EP1221200B1 (en) 2004-03-31
WO2001020787A1 (en) 2001-03-22
ATE263454T1 (de) 2004-04-15
JP2003509943A (ja) 2003-03-11
EP1221200A1 (en) 2002-07-10
AR025674A1 (es) 2002-12-11

Similar Documents

Publication Publication Date Title
TW474068B (en) Parallel turbo coder implementation
Cohn Some remarks on the invariant basis property
Britton The word problem
Chenevier The p-adic analytic space of pseudocharacters of a profinite group and pseudorepresentations over arbitrary rings
Henneaux et al. All consistent interactions for exterior form gauge fields
CA2039988C (en) Processor chip
Howe Remarks on classical invariant theory
EP0566498B1 (en) Digital signature device and process
Sah Automorphisms of finite groups
Feng et al. Simplified understanding and efficient decoding of a class of algebraic-geometric codes
CN101902228A (zh) 快速循环冗余校验编码方法及装置
Gadouleau et al. Memoryless computation: new results, constructions, and extensions
Ritter et al. Generators of subgroups of U (ZG)
Kirkman et al. Invariants of (-1)-skew polynomial rings under permutation representations
DE3856035T2 (de) Schaltung mit grosser bandbreite und verfahren zur reed-solomon-kodierung, dekodierung und fehlerkorrektur
Lai Condition for the nonsingularity of a feedback shift-register over a general finite field (Corresp.)
Pecelli Dichotomies for linear functional-differential equations
Bellanger et al. Premultiplication scheme for digital FIR filters with application to multirate filtering
Niedermaier The quantum spectrum of the conserved charges in affine Toda theories
Deshpande et al. Does the cancellation of quadratic divergences imply supersymmetry?
Mehendale et al. Coefficient transformations for area-efficient implementation of multiplier-less FIR filters
Privat A novel class of serial-parallel redundant signed-digit multipliers
CN221466006U (zh) 一种逻辑运算电路,安全散列算法的压缩电路和芯片
SU1727122A1 (ru) Интегрирующее устройство
Jing et al. Wedge modules for two-parameter quantum groups

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees