TW472457B - Delay element using a delay locked loop - Google Patents

Delay element using a delay locked loop Download PDF

Info

Publication number
TW472457B
TW472457B TW089107347A TW89107347A TW472457B TW 472457 B TW472457 B TW 472457B TW 089107347 A TW089107347 A TW 089107347A TW 89107347 A TW89107347 A TW 89107347A TW 472457 B TW472457 B TW 472457B
Authority
TW
Taiwan
Prior art keywords
delay
node
line
signal
delay line
Prior art date
Application number
TW089107347A
Other languages
English (en)
Inventor
Jean-Marc Dortu
Albert M Chu
Frank Ferraiolo
Original Assignee
Infineon Technologies Corp
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Corp, Ibm filed Critical Infineon Technologies Corp
Application granted granted Critical
Publication of TW472457B publication Critical patent/TW472457B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input

Landscapes

  • Pulse Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Description

經濟部智慧財產局員工消費合作社印製 472457 ' A7 _B7_ 五、發明說明（，） 發阴昔吾 1 .技術領域 '· 此掲示有関延遲電路，且更待別地有關一種利用延遲 閉鎖迴路來産生數位式指標以用於匹配其他電路中之延 遲的延遲元件。 2 ·相關技薛說麗. 延遲閉鎖迴路（D L L )偽採用來比較週期性信號之輸入 信號與輸出信號。在此方式中，該等信號間之相位差可 設定於大約零。參閲第1圖，傺顯示習知之D L L 1 0，輸 入信號C K i η傜輸入於延遲線1 2及相位比較器1 4，輸出 信號C Κ 〇 u t則藉使用相位比較器1 4來比較於輪人信號 C K i η ,相位比較器1 4會設定及調整延遲線1 2以提供零 相位差於輸人與輸出信號間。當輸入C K i η與輸出C Κ 〇 u t. 信號間之延遲到逹時脈週期T或其倍數（k T ,其中k偽 自然數）時延遲線1 2會穩定。例如，D L L 1 (]可採用於給 定之積體電路上，使輸入時脈同步於輸出時脈。 參閲第2圖，顯示DLL之應用。DLL 20含有由接收器22 及由驅動器24所引入之延遲，該等延遲俗藉延遲元件26 予以補償，延遲元件26會提供^之延遲補償於回授迺路 中，其中r = R + D , R偽接收器2 2所引入之延遲，及D偽 驅動器24所引入之延遲。輸入及輸出時脈CKin及CKout 分別地偽同步於當它們的相位差呈2 Κ 7Γ ,亦即，同步 於當輸入與輸出信號間之延遲等於時脈週期之倍數，亦 即，k時，然後相位比較器1 4偵測其兩輸入2 6及2 7間無 -3 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) --------訂·--------綠 472457 A7 B7 五、發明說明（ 入有 輸具 7 , 2 η)入 i 廣 K 4^ C 脈0) • IX 時 入 flir 於時 較入 相輸 <2 0 S 差較 δ IX— 44 相；
K C 第 於 對 相 在 ο 期 週 脈 時 偽 T π 延 該 標 指 ___ 號 信 制 控 線 遲 延 之 R 有 具
其 遲 .延 之 R ， 同 7 中 2 況及 6 情 2 之入 述輸 ^Γτ F/妾 及 直 示整 所調 圖 傷 2 ο 傜 ο 路 電 0 用 使 之 定 持 更 之 L L D 增 描 圖 3 第 。閲 止参 為現 步 流 料 資 出 輸於 使鎖 來閂 用號 採信 器 反 正 D 圖 遲 4 延 第 器閲 動參 驅 藉 偽 Q D 料 資 出 輸 步 同 t U ο
f R 遲 延 器 收 接 偽 遲 延 該 中 F nwr D F D 器 反 正 與 第 電 之 時 '使 ΠΟ來 i L ΰ L 力 D 的用 遲利 延合 之適 入可 _ ο ΠΡ 4 所路 生 産 ο 5 统 俞 -¾,f L 該 DL得 ， 使 出 ， 輸號 率信 料脈 資時 倍之 紐又率 重頻 提脈 而時 2 入 以輸 乘倍 率雙 頻有 脈具 料 資 出
兩此一了 y/1 執 為 0 步 同 ·/ η •1 Κ C 脈 時 入 輸 與 地 述 上 如 t U ο Q D K C 號 信 脈 時 入 輸 白 生 産 偽 號 信 脈 時 信 之 生 産 所 1 第 (請先閱讀背面之注意事項再填寫本頁 裝 有 具 號
遲 延 之 D 閘 或 /V β ο 偽 D中其 器 反 正
F F D 有 具 號 號信 信脈 之時 生之 産生 所産 二所 第二 •I 第 和與 加一 的第 遲該 延 。 之遲 24延 器之 動 D 驅)-2 出 / 輸 及 T 3 訂---------線 經濟部智慧財產局員工消費合作社印製 閘 ， R 4 ο 5 至線 入遲 輸延 者二 二第 ο 5 之指 生由 産偽 所54 二線 第遲 於延 對二 。第 該 線 遲 延 之 4 * -— 器 較土 位 相 自 來 制 控 傺 2 用 值 採$il之 控 h 偽 所標 ,/2指 號 P -之 信標2« 該 標 指 該 箸 謂 意 其 2 -以 式除 位而 數 D 偽LS L /V o D 元 ) , 位 半中效 一 例有 的此小 7 5 件 元0 延 在 之 。 最成 53棄造 入拋所 輸藉54 於可線 遲.！：遲 延 七.E 供 由^ ^ 0 贯 入f此 引 偽 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 472457 A7 B7 五、發明說明（4 遲 延遲 的延 入之 引入 所引 12所 線12 遲線 延遲 為延 遲由 延 半 之 T k 偽 由 T k R ( _ 為 -D5S 延 的 為號 則信 遲之 延人 之進 入處 _ 3 弓 5 pf入 閘 R ο 在 以 所
T 0/- 線之 / T k 有 具 會 ο 生脈 産 的 脈時 時 一 二 第 第之 之上 h 5 15 3 5 入 入輸 輸於 保對 確相 此移 ， 位 D 位 - 彳 } 相 2 / 之 度 条 L DL接 於及 關件 相元 延 之 程 過 有 所 蹤 跟 以 II 於 在 題 問 之 ο 5 統 八.、、 難 更 至 甚 ο 化 變 度 溫 之 路 電 器 動 驅 與 器 收 倍 雙 供 提 而 £ 4 之 遲 延 此 蹤 跟 路 電 另 生 産 來 式 方 c 同率 相料 以資 有 含迴 須鎖 件閉 元遲 遲延 延的 該遲 ，延 要之 需入 的引 件 所 元中 遲路 延電 種於 一 蹤 在跟 存佳 ， 較 此供 因提匕匕 、虎 05 信 脈 時 遲 延 半蹤 跟 b匕 會 供 提 UJI1 種1 要 〇 需路 在電 存路 地迴 步鎖 一 閉诚 進遲概 ，延明 路之發 ，線 線遲 遲延 延該 含 ， 包遲 ，延 路供 電提 路來 迴線 鎖遲 閉延 遲該 延過 種透 一 號 之信 明制 發控 本據 據根 根於 用 (請先閱讀背面之注音？事項再填寫本頁) I 襄·-------訂----- 線 經濟部智慧財產局員工消費合作社紙製 定入 預輸 供之 提遲 於延 用供 件提 元而 踁號 延信 該入 ，輸 點之 節點 出 節 輸入 與輸 點自 節來 入於 輸值 接遲 跨延 傜之 於輸 用於 以用 件及 元 ， 遲差 延位 與相 點之 節間 出號 輸信 於入 接輸 連之 偽遲 器延 較與 比號 位 信 相出 。輸 號較 信比 值 遲 延 之 定 預 供 提 線 遲 。 延線 該遲 得延 使之 . 點 線節 遲出 延輸 至與 號入 信輸 制接 控跨 出到 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) 472457 A7 B7 五、發明說明（4 經濟部智慧財產局貝工消費合作社印製 ，術提線入暫 號與一設遲一二 同延一二以號第過 號算能遲輸之 信點第供延進第 ，二第第件信到透 信以號延該存 入節於提一路過 點第自，元點號及 。 位予信該，儲 輸入接於第迴透 節之來號遲節信值遲 數可制，地於 之輸連用該鎖號 一點於信延一制遲延 偽號控線佳用 遲於件器。閉信 第節值點二第控延之 號信之遲較有 延接元較號遲制 及入遲節第之二之間 信制化延。含 收連遲比信延控 器輸延一與遲第定點 制控變他體可 接有延位制二二 較於之第器延出預節 控該該其晶路 於具！ 相控第第 比接定之較與輸出一 該，，到電迴 用路第一 一該據 位連預遲比出器輸第 地路號遲之鎖 有迴 .第第 ，根 相有供延位輸較線與 佳電信延制閉 含鎖線該之路於 一含提供相之比遲點 較他制的控遲 路閉遲 ，中迴用 第路件提一線位延節 ，其控號所延 。電遲延器線.鎖 ， 於迴元以第遲相二入 中到之信號該號路延一較遲閉線。接鎖遲號於延二第輸 例送化制信 ，信迴一第比延遲遲遲連閉延信接二第該償 施傳變控制號制鎖第的位一延延延係遲二 點連第該得補 贲可供該控信控閉 ，間相第二 二供線延第節偽自 ，使來 性號提於該脈存遲點之 一該第第提遲二該一器來差 ，線 換信以例藉時儲延節點第於有有來延第，第較較位線遲 替制理比有偽來 一入節及8含含線二該件之比比相遲延 在控處成含號器另輸一點延件地遲第 ，元點位於的延 一 該地供可信存 之第節定元步延 時遲節相用間二第 ------------.裝.-------訂·--------線 <請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 472457 A7 B7 五、發明說明（^ 經濟部智慧財產局員工消費合作社印製 信三 ，所遲有節入控一含及第pi其三提的物輸修以 位第值號延含！ 輸二 第可以該之 尤第線分的之傜器 數之遲信三可第自第偽路作 ，遲 ，該遲部中線率反 偽-.¾延的第尚及飾及遲迴操路延 路，延該遲遲脈正 號_節定變及路出修.一延鎖術電在 電點三之延延時之 信一預改二 電輸出第之閉算他會 脈節第制之三之能 制第之術第路之輸偽中»行其置 時一該控線第閘致 控於分算償迴線率號線延執至裝 種第，所遲合OR率 。 二接部之補鎖遲脈信遲該 ，分動 一於值號延組自脈器 第連一號此閉延時變延 α 號部被。述接遲信三地出時動 ，有供信藉遲三之改三半信變該遲描連延的第輯輸由驅 地含提制，延第閘術第一制改，延來，定變及邏得能到 佳可於控值該合OR算在之控術置路明線預改二於使有送 較路用二遲。結該該及P二算裝電發遲之術第用，含傳 -電線第延化地自 ，以延第其動擬本延分算償以號 ，而 中路 llii定變輯來中，的存及被模據三部之補含信時器 例迴延供預理邏得例半和M號有後根第一號此包之同反 施鎖三提的物以使施一之於信含之亦含供信藉傜上。正 實閉第線分的用，實的線用制可及，包提制，閘點號過 性 S 該踁部中，號一和P以控件前地路於控值OR節信透 換延，延該遲閘信於之延器二元之步電用二遲。一入料 替該線三之延η之。號二存第遲路一脈線第延化第輸資 在，遲第制之丨上號.信第暫送延迴進時遲藉定變及自許 號延該控線OR點信制及有傳二鎖 該延供預理出飾允 _ I裂·-------訂---------綠 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 472457 A7 B7 五、發明說明（k 於信 用制 以控 器二 存，第 暫送 有傅 含及 可以 ，作 例操 施術 實算 性行 換執 替’ 之號 路信 電制 脈控 時二 該第 在存 儲 制傜之 控號中 二信線 第之P 該變延 ，改三 地術第 佳算在 較該且 路中半 電例 一 他施的 其實和 至一之 分在號 部。信 變號制 改信控 術位二 算數第 其偽與 及號一 號信.第 R ο 該 自 〇 出倍 輸兩 勺 ， /DM 半脈 一 時 之之 遲處 延點 的節 和入 之輸 線於 遲等 延相 二 地 第質 與實 一 傜 第脈 偽時 遲之 延閘 接 擬 模 會 置 裝 0 動遲 被延 等路 '該電 I之 置器 裝動 動 驅 被及 有器 含 反 可 正 件 、 元閘 遲OR 延 、 二 器 第收 繪取 描讀 文以 下予 從 圖 將附 點 合 優結 及係 性 其 恃 ， ，顯 的明 目 呈 他而 其明 及説 等細明 該詳說 之之II 明例fi 發施之 本實式 性圖 例 施 實 佳 較 文 下 出 提 地 細 詳 將 示 掲 此 示 ： 圖中 列其 下 ， 閲明 参説 之 延 之 入 •，弓 圖所 略件 概組 之路 路電 迺由 鎖表 閉代 遲有 延具 之之 術術 技技 知知 習習 {${$ 圖圖 第第 一兀系^ 遲 資 圖 延 3 鎖 的第閂 遲 於 圖 略 (請先閱讀背面之注意事項再填寫本頁) -------訂·---- 用 以 器 反 正 至 號 ； 言 m時B§ 之ί£、概 自5 2 迴ΛΖ 路 鎖 uii 用 閉 i 鎖 之 遲 5 閉^ ^ 0 技 : <ts - 件？之 經濟部智慧財產局員工消費合作社印製 圖 略 概 之 路 迴 鎖 閉 遲 延 之 料 資 鎖 閂 第於 用 以 器 反 正 至 號 信 脈 時 雙 供 提 於 用 之 術 技 知 習 偽 圖 路 迴 鎖 閉 遲 延 之 生 産 標 指 於 用 之 明 發 本 據 根 圖圖 5 略 第概 之 線 遲 延 的 件 元 踁 延 之 示. 所 中 圖 4 第 換' 替 示 顯 傜 圖 6 第 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 472457 A7 B7 五、發明說明（^ 明 發 本第 之 圖 略 概 之 例 施 實 圖 略 概 之 例 施 實 1 门力 明 發 本 偽 圖 7 結 圖 6 第 示 顯 第 代 取 示 顯 圖 略 概 之 例 施 實 | 另 3J 發 本 偽 II 圖 延 8 之第 合 標 指 與 線 件 元 遲 線01延 旅 遲 i 之 實 延一代 之另取 #明一所 一兀發砠遲，、迴 侥 示 ^ 閉 圖 所 3 遲 中第延 圖 之 略 概 之 例 施 實 制 空 ----- 所第 r 由 P 3 示 由 0 ^ 戸- 侥 線1, 圆 遲 延 該 圖 及 以 圖 5 第 之 明 發 本 據 根 示 顯 地 細 詳 更 圖 〇 略路 槪迴 傜鎖 圖閉 10遲 第延 的 延 用 利 二3'- 種一 Ed? 有 地 別 持 更 且 明路 說 電 ifflj® 詳延 之 關 例有 施示 較 元及等 遲以該 延中於 的分遲 遲部延 延他的 配其當 匹之適 之路入 供電引 提一供 所同號 於於信 標標制 指指控 位位供 數數提 生用而 産採中 以明路 路發電 迴本他 鎖 。其 閉件在 遲該 延 ， 得地 使步 ’ 一 標進 指 。 之 ΐ r 遲 遲延 延之 於定 應預 對生 相産 供以 提制 明控 發標 本指 ,該 中由 路係 電線 之 件 元 遲 延一 第 有 c 具化 地變 正圍 真範 件度 元溫 遲及 延程 制製 控有 來所 用於 採半 可一 標的 指值 (請先閱讀背面之注意事項再填寫本頁) --------訂----- 線 經濟部智慧財產局員工消費合作社印製 在 號 符第 考閲 參參 的' 先 同 首 相且 中 ， 其件 ，元 示之 圖同 等相 該或 閲似 參類 地示 細表 詳中 別 示 待圖 現千 若 圖 路 迴 鎖 F1 - Hl才 遲11 延線 之遲 明延 發至 本入 據輸 根 示 顯 偽 Π 及 2 元 遲 延 線 入 輸 於 置 己 1 >—_ 地器 利較 有比 傜位 含 4 邏 如 例 有
L D 件 號 I 信件 入元 輸遲 ，延 節 析 11 - '—^ 分 器 ， 較路 比電 位之 相路 與電 08輯 之 4 間 點 相及 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 472457 A7 B7 五、發明說明（ 4 延 11整 器調 較，或 比定 位設 目 4 ΙΚΊ 1 _ 11 用詻 採 較 0 b 俗t t{位 l nu o κ c ， 號 i - κ 信 c 出號 輸信 ,入 們輸 它於 較較 比比 而來 線此 遲ίτι 提 來 線 遲 延 在 執延 為之 〇 r 間於 之等 號質 信實 出至 輸加 與增 入係 輸遲 於延 差之 位中 相12 入 輸 當 ο 遲 延 之 間 B 與 A 點 節 於 步 同 使 出 輸 與 會 2 *--* --i 線 遲 延 時 達 到 地 質 實 遲 延 之 間 號 信 示 所 中 圖 線 遲 延 制 控 第於 如用 〇 以 定生 標 指 産 所 延 得 使 延 之 定 11預 器供 較提 b 2 LU 11 I ^ 位 相 由 偽 之 ρτ明 標發 指本 中遲 式延 方之 此定 在預 。生 r 産 遲以 採 可 中 件 部 同 不 之 路 IX 1 電 線於 遲用 用 有 含 如 諸 了 除 hp 點 觀 比 在路 〇 電 體於 硬遲 定延 預之 之同 件不 元供 遲提 延以 的標 準指 校該 之化 群變 件可 元 ， 或中 件例 元施 定實 恃他 於其 標 指 而 遲 延 之 r- 供 提 會 Γ P 標 指 。 如遲 例延 ，之 2 上 / 生 産 則 2 / 中 V 域P. 區 ， 同式 不方 之此 路以 電 0 體號 積信 於位 用數 使傜 可 r 傳之 可線 r 遲 P 延 ’同 不 於 遲 延 定 設 及 整 調 以 域 10，區 路中同 迴例不 鎖施之 閉實片 遲佳晶 延較至 在輸 。有 明具 發路 本電 述之 描 圖 地 細 詳 更 來 例 實 性 制 限 TTN 由 0 將第 現閲 , 參 中 第 中 例 實 之 明 發 本 在 圖 (請先閱讀背面之注意事項再填寫本頁) 裝--------訂---------β 經濟部智慧財產局員工消費合作社印製 如 諸 器 收 接 由 ,P 表 57標代 件指ί 元供 Ρ提R+ 延來偽 之用 r 代使中 取可其 所路 ， ο , - 2 2 電 / 1 L 丨 L r 線 D P 遲之標 延 } 指 由圖收 線 遲 延 遲 延 之 起12 弓 間 所 5 第 接 且 所 或 G來 R ο 用 及使 FF可 D路 電 之 示 , 所 4 2 中 ^ @ 苕 5 動第 驅如 由 〇 偽遲 延 之 起 及 器 反 正 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 472457 ' A7 B7 五、發明說明（9 ) 提供指標P r以用於提供延遲Γ於延遲線之中。在一實施 例中，指標P r偽數位信號，T / 2之延遲可藉劏除\之 最低有效位元來取得1% / 2以提供r / 2之延遲。P ^ / 2偽 使用來控制延遲線1 2 0 ,使得配置於其中之延遲等於 / 2。延歷線1 2 G有利地提供跟蹤經過所有變化及溫度範圍 之延遲元件之延遲的延遲元件（第5画之延遲線1 1 2 )， 例如，具有如第5圖中所示之r的延遲。換言之，延遲 線]2 0將為r之延遲的一半。延遲線1 2 1傜使用來提供 延遲線]2 3之一半的延遲。延遲線1 2 3傜由相位比較器 1 1 4所産生之指標P來控制，延遲線1 2 1俗由可算術地藉 除以2所提供之P / 2來控制。 參閲第7圖，顯示本發明之另一實施例，組合之延遲 線1 3 2可使用來提供適當的延遲。根據本發明，兩條或 更多之延遲線可藉提供適當大小之延遲線及以指標信號 之加和來控制該延遲線而加以組合，此可藉邏輯地紐 合，例如相加該等信號以提供控制延遲線1 3 2之組合的 指標信號而予以執行。延遲線1 2 Q及1 2 1 (第6圖）傜組 合且含有等於P / 2 + Ρ τ / 2之指標信號以控制延遲線1 3 2 , 當由相位比較器1 1 4提供時，Ρ / 2傜産生1 / 2延遲於延遲 線1 1 2中之指標。到或閘1 2 6之輸入1 5 0及1 5 2偽分別 地由（3kT/2)—D及kT— D所延遲，然而，如上述，該等 延遲傜補償以用於溫度及其他變化。有利地，本發明藉 實施第5圖之DLL 10G來提供更可靠之延遲及半延遲跟 蹤法，第5圖之D L L 1 Q Q産生指標而提供延遲線所需之 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------ *-------訂--------— 轉 (請先閱讀背面之注意事項再填寫本頁) 472457 A7 B7 五、發明說明（ 處動 多自 於此 用藉 使K' 偽用 標以 指遲 之延 器半 較及 比遲 位延 相償 自補 來故 <' 由位 〇 數 值為 遲地 延佳 正較 真且 正 真 及 號 信 序 時 之 ’ 圖 佳 8 較第 供開 提參 地 的 脈 時 雙 件 元 遲 延 例 施 實 佳 較 之 明 發 本 示 顯 6 ΓΟ 另 之 路 r 線電pr 遲體 , 延積地 , 自 佳 代收較 取接 。 所可生 56r 産 1 P 線 ， 遲明 延發第 由本據 傜據根 而 圖 Γ Ρ 3.Χ 偽 r 一了 //1 執 於 易 標纟許 匕曰a隹 ί 區〜 收〃以 接 _ 位 會3數 傜 Ρ 其 來‘ 2 作 13操 線術 遲算 延他 供其 /2之 τ法 Ρ或 ^ ΠΜ 作力 喿 ， ί法 之采 2 0 以有 除 含 一了 ， //1 如執 例藉 。 ，可 Ρ 術 ，變 算用改 圖 9 另 之 明 r 發 P 本之 示中 顯圖 生 産 標 旨16 44J 1 器 較 比 位 相 第 ， 如述 第有上 閲具如 參示 。 顯路 較 例 (請先閱讀背面之注意事項再填寫本頁) 節 較 比 處 泡第F ίί之及 實§ Ε 佳U點 圖 8 第的 延 之 圖 9Γ電遲 線 遲 延 到 虎 05 信 制 控 或 標 指 供 提 以 延 供 提 Z 6 --- 件 元
R 遲 延 之 t 根路 此迴 ，鎖 説閉 解遲 所延 圖供 提 5 明 第發 照本 參 ， 如地 , 利 文有 上 。 0 於 "'件 #ΐρ元 産S # 延 D双於 及明 i R 用二卩 其本64 據1 圖 傜 圖 ο 1· i 第 閲 參 裝--------訂·--------
L D 線 遲 延 有 含 ο ，相 例反 實個 性 多 繪或 描一 之有 ο 含 1 2 11 IL 11 DL線 示遲 顯延 地 ， 示12 經濟部智慧財產局員工消費合作社印製 1 佳 器 較 <- S 接 連 3 -I - 器 相 反 相 反 偽 3 數 I複二 厶刖 4ί Γ 入 Ρ 輸標 之指 00位 1數 LL由 3過 透 反 之 數 1 定件 預元 活遲 激延 來 。 用遲 使延 傜之 r 中 P 2 檫11 指線 , 遲 活延 激化 所變 15以 i 3 器 1 工器 多相 可 等 相 供 提 以 接 連 件 元 被 之 器 阻 電 及 器 容 gBi 如 諸 有 含 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 472457 A7 B7 五、發明說明（ { 件 數元 常遲 間延 時’ R 器 之相 遲反 延有 要含 所件 於元 遲 延 riJ 例 施 實 佳 較 在 與 入 ii <z .方 置 配 地 利 有 係 器 較 比 位 間 之 與 電 ， ? 號 輯 -ia 邏 ί ]L之 切 ο 苔 1. -1'口 '—_ 有件 含一兀 4 fJ υ τά-Ι 1延 ΓΓΤ 經 入 命 $· 白 來 較 比 11以 1½ 0^ ， 較路 比電 位之 相路. h C3上 5如 ο 一了 //1 P 執 號以 信11 標1 指 節 itn 來 異 差 之 號 信 較 士 所 ' 作 戸俞 fct操 根 r 而 P 算 出 ，之 輸述述 路 電 輯 邏 過 透 或 器 存 暫 至 入 輸 可 Γπ'- js 發 ， 本片 述晶 描器 來理 例處 實於 的用 路採 電 可 體且 積的 之闊 Η 廣 晶傜 豊 月 憶發 記本 用 ， 利而 已然 現 ， 明 體 億 記 取 存 機 隨 態 動 式 入 體 積 之 定 特 月 應 路 (請先閱讀背面之注意事項再填寫本頁) 路 電 之 蹤 跟 或 償 補 遲 延 要 需 他 其 或 經濟部智慧財產局員工消費合作社印製 延是而發專細圍範 穎的示本請詳範利 新意教之申此利專 之注述示之藉專請 路應上掲錄已請申 迴 ，據所附 。申之 鎖} 根於如内 ，錄 閉制者成於之性附 遲限術作蓋神殊於 延非技可涵精待述 用而項變偽及之描 利性本改變疇需係 於繪於 ，改範所者 用描練是等的法護 以為熟的該明利保 例作由解 ，發專所 施算可理中本由利 實打例將例之而專 佳係化 ，施繪明字 較其變此實描發文 述 ί 及因定所本由 明 描件例 ，持圍述望 。説 已元飾成的範描企中號 遲修完明利地及圍符 ο --- 0^ 較 路 比 Μ δ /1· 具 目 ΑΪ it 閉； 遲 延 線 遲 延 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 裝·-------訂·--------^ 472457 A7 _B7 五、發明說明（^ ) 22…接收器 2 4、丨2 4…駆動器 26、110、130···延遲元件 2 7、150、1 5 2 …·輸入 3 0···延遲線控制信號（指標） 40…電路 5 0、1 00…DLL系統 52、1 26 …OR(或）閘 5 4…第二延遲線 5 3、5 5…輸入 5 7···延遲元件 1 0 8…輸入線 1 13…反相器 1 1 1…邏輯電路 1 1 5…多工器 1 20、1 32、1 56…延遲線 1 2 1、1 23…延遲線 I Ήίν. n fn m 1^1 n n ^^1 n ^^1 ^^1 — 丨 I ^ f— n· n ^^1 n mi f— ^1· m ^^1 m n n I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -14- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. 472457 經濟部智慧財產局員工消費合作社印5农 A8 B8 C8 D8 六、申請專利範圍 1 . 一種延遲閉鎖迴路電路，包含： 延遲線，用於根據控制信號透過該延遲線來提供延 遲’該延遲線係跨接輸入節點與輸出節點； 延遲元件，連接於該輸入節點，該延遲元件用於提 供預定之延遲値於來自該輸入節點之輸入信號以提供 延遲之輸入信號；以及 相位比較器，連接於該輸出節點及該延遲元件，用 於比較相位差於輸出信號與延遲之輸入信號間，且用 於輸出該控制信號到該延遲線，使得該延遲線提供預 定之延遲値於跨接該輸入與輸出節點之該延遲線。 2 _如申請專利範圍第1項之延遲閉鎖迴路電路，其中該 控制信號係數位信號》 3 .如申請專利範圍第1項之延遲閉鎖迴路電路，其中該 控制信號係傳輸至其他電路。 4 .如申請專利範圍第3項之延遲閉鎖迴路電路，其中該 控制信號係算術地處理以提供能夠成比例於該控制信 號之延遲到其他控制線之改變的控制信號。 5 .如申請專利範圍第1項之延遲閉鎖迴路電路，其中該 延遲線含有由'該控制信號所控制之電晶體。 6 .如申請、專利範圍第1項之延遲閉鎖迴路電路，其中該 輸入信號係時脈信號。 7 .如申請專利範圍第I項之延遲閉鎖迴路電路，尙包含 用於儲存之暫存器以儲存該控制信號。 8. —種延遲閉鎖迴路電路，包含： -15- 本紙張尺度洎用中國國家標準（CNS)A4規格（210 X 297公釐） •农.-------訂 *--------- (請.元閱讀背而之注意事項再填寫本頁) 472457 ABCD 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 輸入節點，用於接收延遲之輸入信號： 第一延遲之閉鎖迴路，具有第一延遲線，連接於該 輸入節點及第一節點； 第一延遲元件，連接於該第一節點及第一相位比較 器·該相位比較器用於提供第一控制信號以用於設定 該第一延遲線之延遲； 含有第二延遲閉鎖迴路之該第一延遲元件尙包含： 第二延遲線，用於根據第二控制信號透過第二延遲 線來.提供延遲，該延遲線係跨接於該相位比較器與該 輸入節點； 第二延遲元件，連接於該輸入節點，該第二延遲元 件用於提供預定之延遲値於來自該第一節點之第一節 點信號以提供延遲之第一節點信號；以及 第二相位比較器，連接於該第一相位比較器及該第 二延遲元件，用於比較相位差於來自該第二延遲線之 輸出與延遲之第一節點信號間，該第二相位比較器用 於輸出該第二控制信號到該第二延遲線，使得該第二 延遲線輸出預定之延遲値且透過該第一延遲線來該輸 入與第一節點間之延遲。 9.如申請專利範圍第8項之延遲閉鎖迴路電路，其中該 第二控制信號係數位信號。 1 〇 .如申請專利範圍第8項之延遲閉鎖迴路電路，尙包含： 第三延遲線|連接於該第一節點，該第三延遲線用 於提供一微小之預定延遲値，該第三延遲線提供由該 -1 6- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------ 和衣·-------訂.-------—線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 472457 A8 1 B8 C8 _____DB _ 六、申請專利範圍 第二控制信號之所算術地改變之信號所控制之微小之 預定延遲値’藉此補償該第二及第三延遲線之延遲中 的物理變化。 1 1.如申請專利範圍第1 〇項之延遲閉鎖迴路電路，尙包 含： 或（0 R)閘，用以邏輯地組合該第三延遲線之輸出與 第一節點上之信號’使得輸出自該或閘之時脈係修飾 自該輸入信號。 12.如申請專利範圍第10項之延遲閉鎖迴路電路，其中 該所算術地改變之信號係該第一與第二控制信號之加 和的一半，以及該第三延遲線中之延遲係該第一與第二 延遲線之加和的延遲之一半。 1 3 .如申請專利範圍第8項之延遲閉鎖迴路電路，尙包含·· 暫存器，用於儲存該第二控制信號，執行算術的操 作及傳輸該第二控制信號及其該所算術地改變之部分 到其他電路。 1 4.如申請專利範圍第8項之延遲閉鎖迴路電路，其中該 第二延遲元件含有被動裝置，其在該延遲閉鎖迴路之前 及之後模擬電路延遲。 1 5 . —種時脈電路，包含： 輸入節點’用於接收來自接收器之延遲的輸入信號； 第一延遲之閉鎖迴路’具有第〜延遲線，連接於該 輸入節點及第一節點： 第一延遲元件’連接於該第一節點及第一相位比較 -17- 本紙張尺度適用中國國家標準（CNS)A4規格（210x 297公釐） -------------卜衣--------訂---------線. (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 472457 A8 δ8 __ D8 六、申請專利範圍 器，該相位比較器用於提供第一控制信號以用於設定 該第一延遲線之延遲，該第一相位比較器連接於該輸 入節點； 含有第二延遲閉鎖迴路之該第一延遲元件尙包含： 第二延遲線，用於根據第二控制信號透過該第二延 遲線來提供延遲’該延遲線係連接於該第一相位比較 器及該第一節點； 第二延遲元件’連接於該輸入節點，該第二延遲元 件用於提供預定之延遲値到來自該第一節點之第一節 點信號而提供延遲之第一節點信號；以及 .第二相位比較器，連接於該第…相位比較器及該第 一延遲元件’用於比畋來自該第二延遲線之輸出與延 遲之第一節點信號間之相位差，該第二相位比較器用 於输出該第二控制信號到第二延遲線，使得該第二延 遲線輸出預定之延遲値及透過該第一延遲線來補償該 輸入節點與該第一節點間之延遲； 第三延遲線’連接於該第一節點，該第三延遲線用 於提供微小之預定延遲値，該第三延遲線提供由該第 二控制信號之所算術地改變之信號所控制之微小預定 延遲値，藉此補償該第二及第三延遲線之延遲中的物 理變化； OR(或）閘’用於邏輯地結合該第三延遲線之輸出與 該第一節點上之信號，使得輸出自該0 R閘之時脈修飾 自該輸入信號；以及 -1 8- 本紙張尺度適用中國國家標準（CNS)A4規格（210x 297公釐） ------------ 衣--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 472457 A8 R8 C8 D8 六、申請專利範圍 正反器，由該時脈所致能以准許資料透過該正反器 傳送至驅動器。 .. 1 6 .如申請專利範圍第1 5項之時脈電路，尙包含暫存器， 用於儲存該第-控制信號，用於執行算術運算及用於傳 輸該第二控制1信號及其所算術改變之部分至其他電路》 1 7 .如申請專利範園第1 5項之時脈電路，其中該第二控 制信號係數位信號。 1 8 .如申請專利範圍第1 5項之時脈電路，其中該所算術 地改變之信號係該第一與第二控制信號之加和的一 半，以及該第三延遲線中之延遲係該第一與第二延遲線 之加和的延遲之一半，輸出自該〇 R閘之時脈係實質地 相等於輸入於輸入節點處之時脈的兩倍》 1 9 .如申請專利範圍第1 5項之時脈電路，其中該第二延 遲元件含有被動裝置，該等被動裝置模擬該接收器，該 OR閘，該正反器及該驅動器之電路延遲。 . t^· 訂· , i (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -19- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
TW089107347A 1999-04-20 2000-04-19 Delay element using a delay locked loop TW472457B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/295,157 US6252443B1 (en) 1999-04-20 1999-04-20 Delay element using a delay locked loop

Publications (1)

Publication Number Publication Date
TW472457B true TW472457B (en) 2002-01-11

Family

ID=23136474

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089107347A TW472457B (en) 1999-04-20 2000-04-19 Delay element using a delay locked loop

Country Status (6)

Country Link
US (1) US6252443B1 (zh)
EP (1) EP1047195B1 (zh)
JP (1) JP4615089B2 (zh)
KR (1) KR20010006999A (zh)
CN (1) CN1271212A (zh)
TW (1) TW472457B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6580305B1 (en) * 1999-12-29 2003-06-17 Intel Corporation Generating a clock signal
US6384649B1 (en) * 2001-02-22 2002-05-07 International Business Machines Corporation Apparatus and method for clock skew measurement
KR100415193B1 (ko) * 2001-06-01 2004-01-16 삼성전자주식회사 반도체 메모리 장치에서의 내부클럭 발생방법 및 내부클럭발생회로
US6876239B2 (en) * 2001-07-11 2005-04-05 Micron Technology, Inc. Delay locked loop “ACTIVE command” reactor
DE10136338A1 (de) * 2001-07-26 2003-02-20 Infineon Technologies Ag Verzögerungsschaltung
US7088158B2 (en) * 2002-05-14 2006-08-08 Lsi Logic Corporation Digital multi-phase clock generator
US7197102B2 (en) * 2002-06-07 2007-03-27 International Business Machines Corporation Method and apparatus for clock-and-data recovery using a secondary delay-locked loop
US6756832B2 (en) * 2002-10-16 2004-06-29 Lsi Logic Corporation Digitally-programmable delay line for multi-phase clock generator
US7009433B2 (en) * 2003-05-28 2006-03-07 Lattice Semiconductor Corporation Digitally controlled delay cells
US7477716B2 (en) * 2003-06-25 2009-01-13 Mosaid Technologies, Inc. Start up circuit for delay locked loop
KR100543925B1 (ko) * 2003-06-27 2006-01-23 주식회사 하이닉스반도체 지연 고정 루프 및 지연 고정 루프에서의 클럭 지연 고정방법
US20050086424A1 (en) * 2003-10-21 2005-04-21 Infineon Technologies North America Corp. Well-matched echo clock in memory system
US7098710B1 (en) * 2003-11-21 2006-08-29 Xilinx, Inc. Multi-speed delay-locked loop
KR100618825B1 (ko) * 2004-05-12 2006-09-08 삼성전자주식회사 지연 동기 루프를 이용하여 내부 신호를 측정하는집적회로 장치 및 그 방법
US7495495B2 (en) * 2005-11-17 2009-02-24 Lattice Semiconductor Corporation Digital I/O timing control
KR100945899B1 (ko) * 2007-06-01 2010-03-05 삼성전자주식회사 지연고정루프를 이용한 온도센싱회로 및 온도센싱방법
US8482332B2 (en) * 2011-04-18 2013-07-09 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-phase clock generator and data transmission lines
US8542049B1 (en) * 2012-04-18 2013-09-24 Texas Instruments Incorporated Methods and delay circuits for generating a plurality of delays in delay lines

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5146121A (en) * 1991-10-24 1992-09-08 Northern Telecom Limited Signal delay apparatus employing a phase locked loop
US5295164A (en) * 1991-12-23 1994-03-15 Apple Computer, Inc. Apparatus for providing a system clock locked to an external clock over a wide range of frequencies
US5218314A (en) * 1992-05-29 1993-06-08 National Semiconductor Corporation High resolution, multi-frequency digital phase-locked loop
JP3397217B2 (ja) * 1994-02-25 2003-04-14 日本電信電話株式会社 半導体集積回路
JPH0818414A (ja) * 1994-04-26 1996-01-19 Hitachi Ltd 信号処理用遅延回路
GB9414729D0 (en) * 1994-07-21 1994-09-07 Mitel Corp Digital phase locked loop
JPH0897714A (ja) * 1994-09-29 1996-04-12 Toshiba Corp クロック信号発生回路
US5594376A (en) * 1994-10-05 1997-01-14 Micro Linear Corporation Clock deskewing apparatus including three-input phase detector
US5684421A (en) * 1995-10-13 1997-11-04 Credence Systems Corporation Compensated delay locked loop timing vernier
US5744991A (en) * 1995-10-16 1998-04-28 Altera Corporation System for distributing clocks using a delay lock loop in a programmable logic circuit
KR0157952B1 (ko) * 1996-01-27 1999-03-20 문정환 위상 지연 보정 장치
JP3688392B2 (ja) * 1996-05-31 2005-08-24 三菱電機株式会社 波形整形装置およびクロック供給装置
JPH1079663A (ja) * 1996-09-03 1998-03-24 Mitsubishi Electric Corp 内部クロック発生回路および信号発生回路
CA2204089C (en) * 1997-04-30 2001-08-07 Mosaid Technologies Incorporated Digital delay locked loop
JPH1174783A (ja) * 1997-06-18 1999-03-16 Mitsubishi Electric Corp 内部クロック信号発生回路、および同期型半導体記憶装置
US6005426A (en) * 1998-05-06 1999-12-21 Via Technologies, Inc. Digital-type delay locked loop with expanded input locking range
US6069507A (en) * 1998-05-22 2000-05-30 Silicon Magic Corporation Circuit and method for reducing delay line length in delay-locked loops
US6043694A (en) * 1998-06-24 2000-03-28 Siemens Aktiengesellschaft Lock arrangement for a calibrated DLL in DDR SDRAM applications
DE19845121C1 (de) * 1998-09-30 2000-03-30 Siemens Ag Integrierte Schaltung mit einstellbaren Verzögerungseinheiten für Taktsignale

Also Published As

Publication number Publication date
EP1047195A2 (en) 2000-10-25
CN1271212A (zh) 2000-10-25
JP4615089B2 (ja) 2011-01-19
KR20010006999A (ko) 2001-01-26
US6252443B1 (en) 2001-06-26
JP2000357963A (ja) 2000-12-26
EP1047195B1 (en) 2011-06-22
EP1047195A3 (en) 2004-02-25

Similar Documents

Publication Publication Date Title
TW472457B (en) Delay element using a delay locked loop
US5079519A (en) Digital phase lock loop for a gate array
JP4677511B2 (ja) 周波数逓倍遅延ロックループ
TW441188B (en) DLL circuit and semiconductor memory device using same
US5095233A (en) Digital delay line with inverter tap resolution
US7675797B2 (en) CAS latency circuit and semiconductor memory device including the same
US7839193B2 (en) Duty cycle correction circuits including a transition generator circuit for generating transitions in a duty cycle corrected signal responsive to an input signal and a delayed version of the input signal and methods of operating the same
JP2005071354A (ja) ストローブ信号に対して整合されたクロックを使用するデータ信号受信ラッチ制御
TW529247B (en) Digital wave generation device and method
US20100128543A1 (en) Latency circuit using division method related to cas latency and semiconductor memory device
KR20090060596A (ko) Ｄｌｌ 회로 및 그 제어 방법
TW486695B (en) Semiconductor memory
KR100319503B1 (ko) 반도체기억장치
US5121010A (en) Phase detector with deadzone window
TW490931B (en) Clock generator having a deskewer and method for reducing clock skew
US7408394B2 (en) Measure control delay and method having latching circuit integral with delay circuit
WO2011126619A1 (en) Methods and apparatus for transmission of data
US7440351B2 (en) Wide window clock scheme for loading output FIFO registers
GB2409550A (en) Data strobe generator synchronised with a data signal using a clock frequency different to the data signal clock frequency
CN111667873B (zh) 移位寄存器
KR20090067795A (ko) 링잉 방지 장치
TW451196B (en) Apparatus for compensating locking error in high speed memory device with delay locked loop
KR100656462B1 (ko) 반도체 메모리 장치의 데이터 출력 클럭 생성 회로 및 방법
TW200414226A (en) Semiconductor memory device and associated data read method
KR100620883B1 (ko) 클럭 조정 장치 및 방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees