TW471086B - Apparatus for testing semiconductor memory - Google Patents
Apparatus for testing semiconductor memory Download PDFInfo
- Publication number
- TW471086B TW471086B TW089119562A TW89119562A TW471086B TW 471086 B TW471086 B TW 471086B TW 089119562 A TW089119562 A TW 089119562A TW 89119562 A TW89119562 A TW 89119562A TW 471086 B TW471086 B TW 471086B
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor memory
- power control
- power
- power supply
- motherboard
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/27—Built-in tests
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
471086 五、發明說明(1) 發明 <發明之領域> 本發明係有關一錄 是關於-種半導體導體記憶體之測試裝^,更特別 加於記憶體元件的之測試裝置,該裝置藉由改變施 裝設環境下的準確二,因而可實作出記憶體元件在真實 的主機板進行測 統(如PC、網站電腦:狀態,此記憶體元件將使用電腦系 細或伺服器電腦等) 試0 <背景技藝說明>
I t Γ I ’在使用半導體記憶體的裝置,如SDRAM(同 二心^子取記憶體)、RAMBUS DRAM、或SRAM (靜態隨 二:ί °己憶體)中,為於裝置的組裝作業之後檢查内部電 %你’性或可靠性,已組裝的裝置將裝設於一插座上,然 ^ =特殊設備進行昂貴的半導體記憶體測試。
卿—=而,因為半導體記憶體測試裝置價格昂貴,故記憶 測武的成本增加。因此,公司的產品競爭力即降 在直^ ^ 由於記憶體元件係使用額外的裝置測試’而非 機枥見%境下進行測試,故不可能實作出吾人所需在PC主 境。上特有的使用環境,此為使用記憶體元件的真實環 通常=克服以上的問題,最近在半導體元件製造領域中, 之兩日=諸如?<:、工作站或词服器等實際使用半導體元件 弘⑽裝置的主機板進行測試。 在使用電腦裝置之主機板的方法中,吾人使用一插
471086 五、發明說明(2) =可分離的方式,在主機板上裝設—記憶體模組或_ 二=導體元件。吾人將欲測試的記憶體模組或單元記憶 ϊ = ί =壞然後操作電腦裝置’使吾人可犧 的兩=在上述方法中’由f腦裝置之電源供應單元提供 兄若施加的電壓改變,則測試結果可能會改變。 <發明之總論> 裝置因ΐ :明ΐ目的為提:共一種測試半導體記憶體的 1置可以克服以往技蟄中遭遇的問題。 本發明之另一目的為提供根據本 例的測試半導體記憶體 :=貫施 提供由電源供應單元供應的某與 憶體兀件之實際裝設環境的準確操作狀態:' 、、己 試裝ί達了-種半導體記憶體的測 ΓΡΠΓ Φ血疮I —包源控制杈組,用於根據來自主機板之 元的輸出ί 早:)二電源控制信號,以變更電源供應單 兀的:出電壓,並提供給半導體記憶體,以及 裝設於安裝在雷:3”’吾人將半導體記憶體 藉由將-電源“單元提供f,此裝置可 促仏的系電壓提供給該半導體記 第7頁 471086
憶體,而測試此半導體記憶體是否損壞。 電源控制模組包含一電源控制器, 板之CPU的電源控制信號,而將電源供 /根據來自主機 調整至某一位準範圍,並提供給半導俨:早凡的輸出電壓 接於電源控制器與半導體記憶體之間;;過;^二:,-連 以箝制過電流。 电机柑制早元, 為達成以上目的,吾人提供了一 具體實施例的半導體記憶體測試裝置,^ 务明之第二 控制佗號,以變更電源供應單元的某=
t體記憶體,以及-介面單元,用於將電源控: 機板的CPU提供給半導體記憶體之測試裝置中的電源控制 权組,吾人將半導體記憶體裝設於安裝在電腦裝置n搞 f上的插座之後,此裝置可藉由將一電源供應單元提供g ” 一電壓提供給該半導體記憶體,而測試此 是否損壞。 守k ‘匕月,
電源控制模組包含一電源控制器,用於根據來自主機 板之CPU的電源控制信號,而將電源供應單元的某一電壓 。周整至某一位準範圍,並提供給半導體記憶體,以及一連 接於電源控制器與半導體記憶體之間的過電流箝制單元, 以箝制過電流。 介面單元為ISA插槽類型、RS2 32連接器類型、並列通 訊琿類型、丁CI類型及一USB類型等組成之類型中的一種。 本發明的其他優點、目的與特性,從以下的描述中將
第8頁 471086 五、發明說明(4) 更為明顯。 <較佳具體實施例之詳細描述> 根據本發明之第一具體實施例的半導體記憶體測試贫 置’將參照附圖加以解釋。 攄也t第1圖所示’吾人提供一電源控制模組30 ’用於根 電腦主機板1之CPU(中央處理單元)的控制信號, ^正電源供應單兀的輸出電壓,並輸出至一裝設於主 將電ΙΛτΛ座Λ的半導體記憶體(未顯示),以及-用於 二I制彳5號伙主機板1的CPU施加至電源控制模組3〇 ,源控制模組30可透過介面單元4〇與插座2分離。 弟2圖顯示電源控制模組3 〇的詳細構造。 γρπ、ΛΓ處所示,吾人提供一電源控制器31,用於根據尸 制至介雷面单兀4〇輸入的電源控制信號,而輸出某—控< 雷;:源供應單元1〇,俾從電源供應單元輸出竿 亚將某-電壓提供給安裝於主機板Μ半導體出記某- 籍制翠元32,以保護電路免於受因短:二 流 而引起的過電流影響。 飞兀仵之錯块插入 电源控制益31包含一用於調整電源 電壓的A/D轉換器。A/D轉換器 有位應元早二之輪出 解析能力。 、另0诅兀或i Z位的 一拍St SO可能由—ISA插槽,或-RS232連接器,赤 、Γ t埠1或一根據連接狀態的USB構成。 ^ ^ Μ實施例的操# ’將參考第3圖的流 471086 五、發明說明(5) 程圖加以解釋。 首先’在步驟S10中’吾人將欲測試的半導體 _ 20裝設於插座内,以測試主機板},並於步驟S2〇 ° 按鍵輸入單元(未顯示)設定測試模式,以及於步$用 中,開始測試半導體記憶體2〇,且主機幻⑽: 電源控制信號。 _ 系一 電源控制信號透過介面單元40輸人至電源控 在步驟S,S5",電源控制器31輸出某—控::; 給電源供應早兀1 0,因而輸出某一電壓。此時,恭^ = 器31使用具有某一解析度的A/D轉換器,將某一泰Μ工 至半導體記憶體20。 ι f _出 吾人使用A/D轉換器,將2, 9伏特〜3· 8伏特的命 (若未設定電壓,在正常使用者模式時使用3·3伏 半導體記憶體20内。若A/D轉換器為一具有8位元解, A/D轉換益,貝U2· 9伏特〜3· 8伏特的電壓範圍將根據。:、 2 56的位準輸出,使不同的電壓被輸出至半導體記憶體 此時,若發生短路狀況,或由於錯誤插入元件引起的 過電流,該過電流將被過電流箝制單元32所箝制,因而保 護了電路。 在步驟S60中’使用者可使用監視器(未顯示)頌示 半導體記憶體2 0的測試狀態,以檢查測試狀能。 ‘ 在本發明的第一具體實施例中’電源控制模组3〇透過 介面單元40接收到來自CPU的電源控制信號,且該信號被
471086 五、發明說明(6) 輸入到電源供應單元10,且 壓,柹锃苴一 Φ re j t 了卜、應早兀Hi W出某一電 ^传某f屋被施加於半導體記憶體20。 在本發明的第二具體實施例中, 一 電壓根據CPU施加的電源控制 Y原;、應早兀提供的 調整^半導體記憶體所需的^而在電源控制模組中 第4圖為一圖形,顯示根據本發明二且每 半導體記憶體測試用裝置的構造。所二aa例之 制模組30安裝於一電源供庫。。, 以處所不,一電源控 之間。 電源么、應早凡110與一半導體記憶體12〇 電源控制模組130透過介 制信號,並調整電源供應翠元11〇施加 回應…原控制信號’而提供給半導體記憶體⑵。 八電源控制模組130包含-電源控制器131,它根據透過 "面皁元140從CPU輸入的電泝批也丨产啤 據透i ,單元1】…认甘二 號’而改變從電源供 ^兀110轭加的某一電壓,並輪出至安裝於電腦裝 中的半導體記憶體12。,以及一具與電源控制哭131 =輸出端點連接的過電流箝制單元132,以保護電路;於 又由於短路或錯誤插入元件引起的過電流所影塑。 電源控制器131包含一A/D轉換器,並根據;主機板的 Γ單單元140提供的電源控制信號,而調整電源供 提供的某-電壓。此處’根據電路元件的構造 ΐί能力換器可能具有8位元的解析能力,或12位元的 介面單元140可能由一 ISA插槽,或一 RS232連接器,
471086 五、發明說明(7) 或一並行輸出埠,或一根據連接狀態的USB構成。 在根據本發明之弟二具體貫施例的半導體記憶體測試 裝置中,從電源供應單元11 〇輸入的電壓由電源控制模組 130直接調整,並輸出至半導體記憶體12〇。因此在本發明 的此一具體實施例中,可透過介面單元丨40,在電腦裝X置 中使用與本發明之第一具體實施例不同的外部類型。 一當電源控制模組1 30中,一電源控制信號透過介面單 兀140輸入CPU内時,電源控制模組丨3〇的電源 據電源控制信號,調整從電源供應單元11G輸人根 亚施加於半導體記憶體120。 供的電㈣整為某-位準,並輸出經過位準調整 電二;源供應單元110輸出12伏特的電壓,則當 电原控制^唬輸入,使得CPU ^幻田 憶體m時,電源控制器131會二3二:電?到半導體記 的12伏特電壓調整為3伏特,並輸出^胜應早兀110輸入 記憶體1 2 〇。 輸出3伏特的電壓到半導體 若因短路或錯誤插入單开 過電流箝制單元132箝制,因1過電流’過電流將被 —在本發明的第二具體實 '' 電路。 貫施例相同的操作將予省略。 〃本發明之第一具體 汝以上所述,於本發明中, 之插座中的半導體記憶體進 ^設於電腦裝置主機板 _ β隐體測試時,系統的電源 第12頁 471086 五、發明說明(8) 會根據主機 作出真實的 因此, 行記憶體元 應單元提供 導體記憶體 保護電路。 雖然本 予以揭示, 增添及取代 本發明之領 板的CPU施加的電源控制信號而改變,因而實 測試作業。 ' 在本發明中,吾人在使用電腦裝置的主機板進 件的測試作業時,可變更從電腦裝置之電源供 的電壓,並將其提供給記憶體元件,以增進半^ 測試的效能。此外,吾人亦可箝制過電流,以 ,明的較佳具體實施例,已基於闡釋之目的而 熟悉本技亦之人士將瞭解有各種可能的修改、 ’而不偏離如所附之申請專利範圍 列舉的 域與精神。
第13頁 471086 圖式簡單說明 第1圖為根據本發明的第一具體實施例的半導體記憶 體測試裝置,其構造的圖形; 第2圖為顯示第1圖中裝置之詳細構造的圖形; 第3圖為本發明之第一具體實施例的流程圖; 第4圖為本發明第2具體實施例之半導體記憶體測試用 裝置的構造示意圖。 <圖式中元件名稱與符號對照> I ··主機板 10:電源供應單元 « II 0 :電源供應單元 1 2 0 :半導體記憶體 1 3 0 :電源控制模組 1 3 1 :電源控制器 1 3 2 :過電流箝制單元 1 4 0 :介面單元 2 :插座
20 半 導 體 記 憶 體 30 電 源 控 制 模 組 31 電 源 控 制 器 32 過 電 流 箝 制 XjO 一 早兀 40 介 面 單 元 第14頁
Claims (1)
- ^71080 案號 89119562 ^ 六、申請專利範圍 """^^~^---棒^卜/y修正 “ 1· -種半導體記憶體的測試裝 纪憶體裝設至安裝於電腦枣 β裝置寸^^導月豆 從一電源供;S單元接# Μ ^置之主機板上的插座之後,將 體,以測試半導體記憶體是$ 4σ γ 口通千V 屺=、 測試裝置包含·· 版疋否知壞,此種半導體記憶體的 一電源控制模組,用於舳 理單元)的電源^ $ 、根據來自主機板之CPU(中央處 元,以變更將一控制信號送至電源供應單 憶體;以及,、^ 70、輪出電壓,並提供給半導體記 !卢接^^機構’用於將來自主機板之⑽的電源控計 琥美供給電源控制模組; ^ ^ 1P J 1〇 其中該電源控制模組包含: 控制;;源ϊϋ機? ’用於根據來自主機板之CPU的電源 單元之5出電▲:ί达f電源供應單元以調整電源供應 導體記憶體;以及,位準,並提供此已調整之電壓給半 ㈣:;;電;”機構,連接於電源控制機構與半導體記 U筱之間,用於箝制過電流。 么且/由如:Ϊ專利範圍第1項之裝置’、其中該電源控制模 :广由二可透過-介面機構,與主機板的插座分離的' 卡(card)所構成的。 ^ 3.=申請專利範圍第i項之裝置,其中該介 為.一ISA插槽類型、一 RS2 32連接器類型、一並^構T 類型、-m類型,或—USB類型等組成之類型中的阜 第15頁 471086--倐 if_ 4 ·—種半導體記憶體的測試裝置,該裝 =體裝設至安裝於電腦裝置之主機板上的插座::導;; =5:原供應單元提供的某-電壓提供給該半導體記憶 租,以測試半導體記憶體是否此 測試裝置包含: 亍v妝忑口版的 理二、電源控制模組,用於根據來自主機板之CPU(中央處 早=)的電源控制信號’變更電源供應單元的輸出電 壓,亚k供給半導體記憶體;以及 ,提供1: t構,用於將來自主機板之CPu的電源控制信 就提ί、給電源控制模組; 其中該電源控制模組包含: - 护制r Π 2機構’用於根據來自主機板之cpu的電源 圍,並提供給半導體記憶體的=及屯 某一位準範 …ΐ電;箝制機構,連接於電源控制機構與半導體記 憶體之間,用於箝制過電流。 6 5·如申請專利範圍第4項之裝置,其中該電源 組相對於電腦裝置為一外部類型 、 八y、卫 、 收來自的電源控制信號"·.㈣於透過介面機構接 在一 m專利範圍第4項之裝置,其中該介面機構可 為一 ,ISA插4曰類型、一RS232連接器類型、一並行通訊埠 類型、-tci頰型,或一USB類型等組成之類型中的一種。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000022344A KR20000049745A (ko) | 2000-04-27 | 2000-04-27 | 반도체 메모리 테스트 장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW471086B true TW471086B (en) | 2002-01-01 |
Family
ID=19667161
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW089119562A TW471086B (en) | 2000-04-27 | 2000-09-22 | Apparatus for testing semiconductor memory |
Country Status (3)
Country | Link |
---|---|
US (1) | US6301167B1 (zh) |
KR (1) | KR20000049745A (zh) |
TW (1) | TW471086B (zh) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020014031A (ko) * | 2000-08-14 | 2002-02-25 | 이국상 | 반도체 메모리 테스트 장치 |
US6515917B2 (en) * | 2001-04-10 | 2003-02-04 | International Business Machines Corporation | Digital-to-analog converter (dac) for dynamic adjustment of off-chip driver pull-up and pull down impedance by providing a variable reference voltage to high frequency receiver and driver circuits for commercial memory |
DE102004039831B4 (de) * | 2003-08-25 | 2016-05-12 | Infineon Technologies Ag | Multi-Chip-Package |
KR100648275B1 (ko) * | 2004-12-09 | 2006-11-23 | 삼성전자주식회사 | 반도체 테스트 장치 |
KR100549425B1 (ko) * | 2005-04-20 | 2006-02-06 | 주식회사 유니테스트 | 마더보드가 수직 설치된 메모리 실장 테스터 |
CA2597692A1 (en) | 2005-04-21 | 2006-11-02 | Violin Memory, Inc. | Interconnection system |
US9582449B2 (en) | 2005-04-21 | 2017-02-28 | Violin Memory, Inc. | Interconnection system |
US8112655B2 (en) | 2005-04-21 | 2012-02-07 | Violin Memory, Inc. | Mesosynchronous data bus apparatus and method of data transmission |
US9384818B2 (en) | 2005-04-21 | 2016-07-05 | Violin Memory | Memory power management |
JP2008021355A (ja) * | 2006-07-12 | 2008-01-31 | Renesas Technology Corp | 半導体装置 |
US20080301497A1 (en) * | 2007-06-04 | 2008-12-04 | Silicon Motion, Inc. | Testing Apparatus, System, and Method for Testing at Least One Device with a Connection Interface |
US9465756B2 (en) * | 2009-12-23 | 2016-10-11 | Violin Memory Inc. | Configurable interconnection system |
KR101463123B1 (ko) * | 2013-04-08 | 2014-11-20 | 주식회사 이에프텍 | 비휘발성 메모리 장치의 파워 로스 테스트 기기 및 방법 |
US9183071B1 (en) | 2013-12-02 | 2015-11-10 | Leidos, Inc. | System and method for automated hardware compatibility testing |
KR20190041645A (ko) * | 2017-10-13 | 2019-04-23 | 삼성전자주식회사 | 메모리 모듈, 메모리 모듈의 동작 방법 및 메모리 모듈의 테스트 시스템 |
CN113257335B (zh) * | 2021-07-15 | 2021-09-28 | 深圳泰思特半导体有限公司 | 高精密内存测试设备 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4890224A (en) * | 1986-06-27 | 1989-12-26 | Hewlett-Packard Company | Method and apparatus for fault tolerant communication within a computing system |
US6067649A (en) * | 1998-06-10 | 2000-05-23 | Compaq Computer Corporation | Method and apparatus for a low power self test of a memory subsystem |
-
2000
- 2000-04-27 KR KR1020000022344A patent/KR20000049745A/ko not_active Application Discontinuation
- 2000-08-12 US US09/638,385 patent/US6301167B1/en not_active Expired - Lifetime
- 2000-09-22 TW TW089119562A patent/TW471086B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20000049745A (ko) | 2000-08-05 |
US6301167B1 (en) | 2001-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW471086B (en) | Apparatus for testing semiconductor memory | |
KR100336530B1 (ko) | 기록 및 판독 가능한 집적 회로의 버스 터미널을테스트하기 위한 방법 | |
KR101422279B1 (ko) | 과전압 검출 회로에 대한 장치 및 방법 | |
CN111149162A (zh) | 半导体存储器装置 | |
WO2008144415A1 (en) | Identification address configuration circuit and method without use of dedicated address pins | |
JP5030336B2 (ja) | 半導体集積回路装置 | |
JP2914346B2 (ja) | 半導体装置 | |
US6578157B1 (en) | Method and apparatus for recovery of useful areas of partially defective direct rambus rimm components | |
US6459707B1 (en) | Relay multiplexer system and method for prevention of shock hazard | |
JP4520942B2 (ja) | 試験装置及び設定方法 | |
US6587908B2 (en) | Processor design with improved condition sensing | |
US5764573A (en) | Semiconductor device capable of externally and readily identifying set bonding optional function and method of identifying internal function of semiconductor device | |
KR100190921B1 (ko) | 다이내믹 번인 장비의 엠비티(monitoring burn-in tester) | |
JP3396834B2 (ja) | Ic接続試験方法 | |
TWI781849B (zh) | 電路板中PCIe CEM連接介面的檢測系統及其方法 | |
US6415407B1 (en) | Debugging device for a system controller chip to correctly lead its signals to IC leads | |
JP2002170400A (ja) | 半導体記憶装置および半導体記憶装置用検査装置 | |
JPH0758172A (ja) | 半導体装置試験用ユニバーサルバーンインボード | |
JPH0658989A (ja) | 配線基板のショート検出試験方法 | |
US6791348B2 (en) | Digital overcurrent test | |
Truebenbach | Instruments for automatic test | |
CN116401108A (zh) | 一种集成电路总线接口功能测试用板卡及测试方法 | |
Nelson | From reed relays to matrices, products adapt to customer needs | |
JP2919312B2 (ja) | 半導体装置の検査方法 | |
CN117215861A (zh) | 检测装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |