TW469688B - Feedback-controlled low voltage current sink/source - Google Patents

Feedback-controlled low voltage current sink/source Download PDF

Info

Publication number
TW469688B
TW469688B TW089103243A TW89103243A TW469688B TW 469688 B TW469688 B TW 469688B TW 089103243 A TW089103243 A TW 089103243A TW 89103243 A TW89103243 A TW 89103243A TW 469688 B TW469688 B TW 469688B
Authority
TW
Taiwan
Prior art keywords
current
voltage
coupled
output
terminal
Prior art date
Application number
TW089103243A
Other languages
English (en)
Inventor
John Prentice
Original Assignee
Intersil Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intersil Corp filed Critical Intersil Corp
Application granted granted Critical
Publication of TW469688B publication Critical patent/TW469688B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D53/00—Separation of gases or vapours; Recovering vapours of volatile solvents from gases; Chemical or biological purification of waste gases, e.g. engine exhaust gases, smoke, fumes, flue gases, aerosols
    • B01D53/34—Chemical or biological purification of waste gases
    • B01D53/74—General processes for purification of waste gases; Apparatus or devices specially adapted therefor
    • B01D53/86—Catalytic processes
    • B01D53/88—Handling or mounting catalysts
    • B01D53/885—Devices in general for catalytic purification of waste gases
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D2255/00—Catalysts
    • B01D2255/80—Type of catalytic reaction
    • B01D2255/802—Photocatalytic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D2257/00—Components to be removed
    • B01D2257/30—Sulfur compounds
    • B01D2257/302—Sulfur oxides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D2257/00—Components to be removed
    • B01D2257/40—Nitrogen compounds
    • B01D2257/404—Nitrogen oxides other than dinitrogen oxide
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D2257/00—Components to be removed
    • B01D2257/70—Organic compounds not provided for in groups B01D2257/00 - B01D2257/602
    • B01D2257/708—Volatile organic compounds V.O.C.'s
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D2259/00—Type of treatment
    • B01D2259/80—Employing electric, magnetic, electromagnetic or wave energy, or particle radiation
    • B01D2259/804—UV light
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/265—Current mirrors using bipolar transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Nonlinear Science (AREA)
  • Automation & Control Theory (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)

Description

46 9S3 8 五，發明說明（1) 本發明係關於用以降/源一參考電流之電路*特別是指 一種多電晶體電流界面電路，其係操作以反應於MOSFET汲 -源電壓中之一電壓降而增高一電流降/供給輸出MOSFET之 閘-源電壓，否則會造成其操作自其汲-至-源電流對汲-源 電壓特徵之一飽和區移動至一線性區。輸出MOSFET之閘-源電壓中之此一增高即可將飽和-線性過渡區有效地移動 至一較低之汲-至-源電壓範圍，藉此減少在輸出端子處一 既有降/源電流所需之頂部空間電壓量。 雙極、CMOS及雙CMOS電晶體電流鏡電路係廣泛使用於電 子工業中，以利源或降一待界面於一積體電路組態中一或 多訊號處理電路之電流。對於正確操作而言，一電流界面 電路理想上應敏感於其電力供給電壓變化，此舉在以往係 藉由使電壓供給導執差異大得足以配合供電於有利積體電 路而達成，並且在電力供給之輸出令出現變化時仍可留下 足夠之電壓”頂部空間"以用於電流供給/降電路。 對於電路設計者較為不利的是，電子產品如無線通信電 路者之持續微小化預期亦應有減小尺寸之電力供給，此意 指電路設計者面臨自一欲由縮小供給電壓差（例如2伏特以 下）所供電之電流而取得相同或甚至較多性能之技術。 以一非限制性之例子而言，在一採用一 I F放大器電路且 具有雙極式電晶體組態峰值偵測器輸入級之通信訊號處理 用途中，相關聯之電流降（例如一N通道MOSFET電路）可強 制以一極低之架空電壓（此取決於I F放大器之A G C設定值） 操作之，例如在一低Vcc供給導軌值及低溫下為小於0. 2
第6頁
4 6 96BB 五、發明說明（2) 伏’此係由於峰值傾測器電路需要較大之基極-射極電 本發明包括一低壓㈣SI?ET組態電流降/源’其包含一耦 合於一輸出MOSFET汲極之輸出節點，該輸出MOSFET係以電 流鏡射式耦合於一參考電流MOSFET，該輸出MOSFET令其閘 極電阻耦合於該參考電流MOSFET之閘極，及令其汲極耦合 於一含有一電流鏡電路之回授電路之一回授控制MOSFET之 源極，該回授控制MOSFET令其閘極耦合於該參考電流 MOSFET ’且在操作時可反應於造成該輸出MOSFET自其飽和 區移至其線性操作區之該輸出M0SFET汲-源電壓中之一電 壓降而操作，以利導通而使該電流鏡電路經由該電阻鏡射 該回授控制MOSFET中之汲電流，同時增高該輸出MOSFET之 閘-源電壓值至一數值，且可以有效地移動該MOSFET 之汲-至-源電流對汲-源電壓之飽和線性過渡區至一較低之j：及-至-源電壓範圍。 依據本發明所示，此問題係由一新穎改良之低壓M〇SFET 組態電流降/源解決，其在一回授路徑中將一閘—源電壓控 制回授電路耦合於一輸出電流鏡電路之輸出MOSFET。回授 電路包括一回授控制MOSFET，係耦合於輸出MOSFET且反應 於輸出MOSFET汲-源電壓中之一電壓降而導通，否則會使 輸出MOSFET自其操作之飽和區移動至其線性區。 當回授Μ 0 S F E T導通時，一相關聯之回授控制電流即經由 輪出電流鏡電路之一閘極耦合電阻以鏡射回授控制MOSFET 中之没電流，此舉將產生一通過閘極輕合電阻之電壓降，
苐7頁 4 6 968 8 五、發明說明（3) 此電壓降增大輸出MOSFET之閑-源電壓至一值，以利將輸 i Μ 0 S F E T之;:及—至-源電流對;及一源電壓之飽和線性過渡區. 有效地移動至一較低之汲-至—源電壓範圍s 本發明應用做為一電流降時，電流之輸出節點係叙合於 輸出MOSFET之沒極，由此以一電流鏡電路組態輕合於一相 似通道極性之參考電流MOSFET，此二輸出電流鏡MOSFET之 幾何係呈比率，以利於輸出M〇SF ET辛取得所需之電流鏡效 應。電流降輪出MOSFET係令其源極耦合於第一（例如接地 端）電力供給導軌’及令其閘極經由一電壓降元件（電阻） 以搞合於參考電流MOSFET之閑極，參考電流MOSFET之源極 亦輕合於接地端供給導軌。參考電流M〇SFET之汲極係共同 麵合於（即二極體連接）其閘極，及係進一步耦合以自一電 流源接收一參考電流，電流源則在電路中耦合於一第二電 力供給導軌（Vcc)。 輸出MOSFET之汲極係進一步耦合於一第三回授控制裝 置’例如一容置於一回授電路内之相似極性通道M〇SFET， 其亦包括另一電流鏡電路。此第SM〇SFET係令其閘極共同 耗合於參考電流MOSFET之閘極，vGS回授控制MOSFET則令其 没極耦合於一第四相反極性通道M〇SFET之共同連接式汲極 及閘極’後者再以電流鏡組態連接於回授電流鏡電路之一 第五相反極性通道MOSFET。 常態上，第三VGS回授控制MOSFET在其斷接狀態，因為其 Vgs小於其閾電壓VTh ’且無參考電流施加於另一電流鏡電路 或由其鏡射。當輸出MOSFET之汲-源電壓vDS降至其閾電壓
第8頁 ^69688 五、發明說明（4) VTh以下時，流過回授控制M OSF ET且藉此通過另一電流鏡電 路之電流即啟始，由於並無其他閘電流施加於第一及第二 MOSFETs任一者，因此其閘極耦合電阻不致改變輸出 M0SFET 之VGS 值。 另一電流鏡Μ 0 S F E T s之閘極係共同連接，而其源極耗合 於第二電力供給導執。另一電流鏡M0SFET之汲極做為另一 電流鏡電路之輸出電流節點，且其耦合於閘極耦合電阻及 輸出M0SFET閘極之共同連接，將做說明的是，另一電流鏡 電路所生之輸出電流係做為一 V(；s回授控制電流，其係藉由 產生一電壓降於閘極耦合電阻所致，且反應於輸出M 0SFET 汲-源電壓VDS中之一電壓降以增高輸出MO SFET之閘-源電壓 VGS ° 本發明亦包括一種產生一輸出電流之方法，包含以下步 驟： (a )提供一電流鏡且包含 一第一電流產生裝置，具有一第一輸入端子、一第 一輸出端子及一第一控制端子，及 一第二電流產生裝置，具有一第二輸入端子、一第 二輸出端子及一第二控制端子，及其中 該第一輸入端子係輕合於一第一電麼供給端子，該 第一控制端子耦合於該第二控制端子，該第二輸入端子耦 合於該第二電壓供給端子，該第二輸出端子係耦合以接收 一參考電流，及該第一輸出端子耦合於一電流輸出端子， 且依據施加於該第一輸入端子及該第一輸出端子之一第一
第9頁 469688 ^__ · * 五、發明說明（5) 電壓以及施加於該第一控制端子及該第一輸入端子之一第 二電壓’以耦合於一指定輸出電流，及 (b)控制該第一電流產生裝置，以在施加於該第一輸入 端子及該第一輸出端子之該第一電壓中出現變化時可保持 該指定輸出電流於該電流輸出端子. 電路之操作係根據一MOSFET之不同電壓與電流關係間之 關係’以及一MOSFET飽和與三極體區間之關係，且當其汲 -源電壓vDS滿足於關係式vDS = Ves-VTh時，VGS為其閘-源電壓 而VTh為其閣電壓。由於VeD = Vcs-VDS，因此在輸出MOSFET電 流-電壓特徵中之過渡區或”膝部”處呈VGD = VTh。由於輸出 MOSFET之汲-源電壓VDS減小至輸出MOSFET不再位於其飽和 區内之一點處，因此Vcs回授控制MOSFET開始導通，造成回 授控制MOSFET中之汲電流流動。 電流鏡電路透過回授M OSF ET以鏡射汲電流，並且施加此 汲電流通過閘極耦合電阻，此將於通過閣極耦合電阻時產 生一電壓降，使得施加於輸出MOSFET之閘-源電壓值得以 調整（例如增高），因為輸出MOSFET之VGS等於其相關聯鏡 MOSFET之VGS與閘極輛合電阻之電壓降之總和。 輸出Μ 0 S F E T之VGS值昇高以用於其没-源電壓&減小值之 效應係在於移動輸出MOSFET之輸出（汲-至-源）電流〖DS之膝 部或（飽和-線性）過渡區至—較低之膝部點，藉此減小輸 出端子處之一既有降/源電流所需之頂部空間電壓量。由 於通過回授路徑之組件之複雜溫度係數，開極耦合電阻最 好為溫度相依性。
第10頁 6 9 6 8 8 五 '發明說明（6) 本發明將利用範例闡述之，並請參考相關圖式，其中： 圖1係一低壓MOSFET組態電流源之一實施例簡示圖； 圖2揭示一 N通道MOSFET之IDS對¥如關係。 圖3揭示圖1所示電路輪出節點之輸出電流，其中參考電 流呈比例於絕對電流，且MN 3、MP4及MP5去除以及電晶體 MN1之閘極直接連接於電晶體MN2之閘極；及 7圖4包含一圖表1 ，其列示電流降/源中所用回授電路之 電流峰值因數及小數VDS範圍延伸變數之非限制值。 請參閱圖1 ，其係本發明之一低壓MOSFET組態電流源實 施例之簡示圖，雖然圖1及本說明書係由使用MOSFET組件 之一低壓電流降應用立場詳加說明，但是本發明同樣適用 於其他等效之積體電路組件，例如二極式電晶體，以及用 於一互補型電流應用-即一低壓電流源（具有互補型極性裝 置之對應替換-P型對N型，反之亦然）。 圖1揭示本實施例之低壓電流源應用，其包含第一、二 電壓端子11、1 2 ’係耦合於各別之電壓供給導轨，例如圖 示之Vcc及接地端（GND) ^電流進一步包括一電流降節點 1 3，其在本實施例中為一電流源且耦合於一相關聯之電 路，例如一放大器或峰值偵測器，此係非侷限性之範例， 其源流出一電流I 〇且由圏1之低壓電流源減弱。 特別是電流降節點1 3係耦合於一第一 N通道亦即輸出 MOSFET MN1之汲極D1，後者係以一電流鏡電路組態耦合於 一第二N通道，亦即參考電流MOSFET MN2，M0SFETs MN1及 MN2之幾何變數係呈比率，以利於MOSFET MN1中取得所需
第11頁 469688 五、發明說明（7) 之電流鏡效應。為了方便說明，吾人將假設MOS F ET s Μ Μ1 及ΜΝ2具有相同之幾何變數，且一第三Ν通道MOSFET ΜΝ3較 佳為具有一小於MOSFETs MN1及MN2者之幾何變數。 電流降輸出MO SF ET MN 1將其源極S 1耦合於接地供給端子 1 2，及其閘極G 1經過一電阻R1以耦合於參考電流Μ 0 S F E T ΜΝ2，參考電流MOSFET ΜΝ2之源極S2亦耦合於接地供給端 子12。參考電流MOSFET MN2之汲極D2共同耦合於MOSFET MN2之閘極G2，其係耦合以自一電流源20接收一參考電流 Lef，而電流源在電路中耦合於Vcc供給導轨1 1。 輸出MOSFET ^^1之汲極01進一步耦合於第三N通道亦即 vgs回授控制MOSFET MN3之一源極S3，其閘極G3共同耦合於 參考電流MOSFET ΜN2之間極G2。VGS回授控制MOSFET ΜN3將 其汲極D3耦合於一第四Ρ通道MOSFET MP4之共同連接之汲 極D4及閘極G4，後者係以一電流鏡電路組態連接於一電流 鏡電路30之一第五P通道MOSFET MP5。 常態下，MOSFET MN3係在其斷電狀態，由於其Vu小於其 閾電壓VTh，且無參考電流供給至電流鏡電路3 0或由其鏡 射，因此當輸出MOSFET MN1之汲-源電壓降至其閾電壓vThl 時’流過回授控制Μ 0 S F Ε Τ Μ N 3 (及藉此流過電流鏡電路3 〇 ) 之電流即啟始。由於並無其他閘電流施加於MOSFETs ΜΝ1 及MN2任一者，因此電阻R1不致改變1^。 各別電流鏡MOSFETs MP4及MP5之閘極G4、G5係共同連 接’而其源極S4、S5則耦合於Vcc供給導執。做為電流鏡 電路30輸出電流節點之MOSFET MP5之汲極D5係耦合於電阻
第12頁
4 6 9 6 3 B 五，發明說明¢8) R1及MOSFET MN1之閘極G1共同接點，如後所述，電流鏡電 路3 0產生之輸出電流做為一 VGS回授控制電流，以在通過電 阻R1處造成一電壓降，並且反應於輸出MOSFET MfU之汲-源電壓V'DSl下降而增高MOSFET MN1之閘-源電壓Vesi。通過 電阻R1處之電壓降可藉由適當選擇電阻R1值及電流鏡電路 30產生之輸出電流強度而建立，電流鏡電路產生之輸出電 流之強度則藉由調整P通道MOSFET MP4對P通道MOSFET MP5 之幾何比率決定之。 圖1所示電路之操作情形將參考圊2以闡述之，圖中揭示 一N通道MOSFET之IDS對乂^之關係及圊1不同電路組件間之變 數關係。依據用於評估積體電路組件行為之工業標準電路 模式所示，當汲-源電壓V&s滿足以下等式（1 )時，一 MOSFET 之飽和與三極體區之間即發生轉換現象： ^ds = Vcs -VTh (1) 其中係其閘-源電壓，及 vTh係其閾電壓。 惟，由於VGD=VCS-VDS，因此在圖2之電流-電壓特徵中之 過渡區或”膝部M 2 5處係如下： VGD = VTh (2) 當輸出MOSFET MN1之汲-源電壓VDS1下降到輸出MOSFET Μ N 1不再位於其飽和區2 6内之點時，N通道即Vcs回授控制 MOSFET MN3將開始導通，·造成汲（-源）電流IDS3流動。電流 鏡電路30透過P通道MOSFET汲極D5處之MOSFET MN3以鏡射 (及比率/比例）汲電流IDS3，且施加此汲電流通過電阻R1，
第13頁 469688 五、發明說明（9) 如上所述’此即在通過電阻R1處產生一電壓降VR1，使得 vGS1之值變大’因為vGS1等於vcs2與VRi之和。 圖3揭示一 N通道Μ0SF E T之IDS對VDS之關係，VGS1值增大以 減小VDS1之效應係在沿著VDS軸線移動MOSFET MN1之輸出（汲 -源）電流IDSi之11膝部"2 5至一較低之11膝部"點2 5 ’，藉此減 低輸出端子1 1處一既有降/源電流所需之頂部空間電壓 量。在利的是，由於回授MOSFET MN3係以一較小電流操作 之較小幾何裝置。因此其僅輕微減低電流降阻抗，當輸出 MOSFET MN1脫離飽和時阻抗並不降低。 為了提供圖1電路中之Vm控制回授MOSFET Μ N3功能性及 操作之充分說明，兹詳加闡釋如下。首先假設輸出MOSFET MN1係操作於其三極體（線性）區（在飽和區下方）内，且回 授MOSFET MN3操作於其飽和區内。在此情況下，輸出 MOSFET MN1之汲電流IDS]即由等式（3)賦與如下：
Idsi = [ 2 ( VGS1 - VTh) VDS1 - (VDSl )2 ] ( 3 ) 回授MOSFET MN3之汲電流IDS3及閘-源電壓VCS3係分別表示 於等式（4)及（5)中’如： IDS3 = k3 ( VGS3 — VTh)2 = k3 ( VGS2 - VDS1 - VTh)2 ( 4 ) VGS3 = VGS2〜VDS1 (5) 在等式（4)及（5)中’寫在下方之k變數為MOSFET導通變 數（有時稱之為冷或k’），k值在等式（6)中定義如下： k = ^eff Cox i_ (6)
L 去除含有VDSi之所有項後，等式（4)可以重寫如下：
O:\62\62414.PTD 第14頁 五、發明說明αο) ^DS3~^3 ^GS2 )2 *-k3 [ 2 ( VGS2 _VTh )_V[)S1 ] VDS1 ( 7 ) 如上所述，輸出MOSFET MN1之閘-源電壓Vesi為（二極體. 連接之）MOSFET MN2之閘-源電壓VCS2加上通過電阻R1之IR 電壓降VR1之和，若P通道電流鏡電晶體MP5係定出大小以成 比例於輸入電流，則電阻R 1將具有一較小值，假設在一 1 : 1之幾何電流鏡電路中，貝4
Vgsi = VGS2 + R 1 IDS3 = VGS2 十 K (VGS3 - VTh )2 ( 8 ) K係定義為R 1 k3，及 VGS1 = VCS2 + K ( VGS2 - VTh )2 - K [ 2 ( VCS2 - VTh) - VDSI ] VDS1 (9) 減去等式（9 )兩邊之VTh而得到： VGsi - VTh = ( VGS2 - VTh) + K ( VGS2 - VTh )2 - K [ 2 ( VGS2 - VTh) - VBS1 ] VDS1 ( 1 0 ) 表示三極體及飽和電阻之間過渡情形且無回授來自 MOSFET MN3之VDS1值係在等式（11)中定義如下： V])SQ = VgS2 _ VTh (11) 其中 假没 Id$1 = 〇)。 將等式（1 1 )代入等式（1 0 )即可得到··
Vgsi - VTh = c VDS0 ) + K ( VDS0 )2-Κ [ 2 (VDS0) - VDS1 ] VDSI (12) K可由VDSQ及一變數D(此係在汲-源電流上述參考值中增 加之最大小數值）表示，令D定義為K VDS。，則等式（1 2 )可以 重寫為： {V ) [ 1 +0] ^C2 - 050 V DS1 V DS0 V〇S1 (13) 將等式（1 3 )代入等式（3 )即可得到：
第15頁
V D5I 4 6 ^688 五、發明説明（11) ί 二 2((
)V DS1 [V〇S1^ [1 rD] -D[2 -
V 若D大於或等於〇且VDSQ大於或等於VDSi，及¥咖大於或等於 則等式（1 4 )可以重寫為： ^.D^fi__^ri+2D] (V3pl) D$0
V
DSO
[1+D) ( V!) (15) 因此，MOSFET MN1之輸出汲電流Ls〆。）可以重寫為 D- OSl
V
[1+2D] (V: 〇si 2V [l^D] (16)
DSO
DSO 長遠來看，其有助於檢驗許多特定案例，首先考量過渡 (膝部）電壓處之輸出汲電流’輸出汲電流Idsi可定義為： IDSI = k, VDS0 [ D (VDS0) - [ 1 + 2D ] ( Vdso ) + 2 Voso [ HD 3 ] (17) 其中νΜ1=ν_ ’所以
Idsi = h ( Vdsq )2 [ 1 + D ]二 Ids。[ 1 + D ] ( 1 8 ) 其中[DS。係定義為MVDSfl)2。 藉由任意量之回授（D>0)，過渡電壓處之電流係大於其 不具有回授者，以一大於過渡電壓VDSQ之VDSfl值而言，輸出 MOSFET MN1係在飽和狀態且MOSFET MN3在截斷狀態（不導 通），因此輸出汲電流需回到其正常值IDSG (不計通道長度 調制效應）。因此’依本發明添加入回授電路將導致輸出 及電流增高’在VDSI =VDSa時達到一峰值，峰值之百分比為
第16頁 459688 五、發明說明（12) 回授因數D之函數。以一非零之D值而言，三極體區内有些 汲-源電壓亦具有一 IDSQ值1而IDSQ係定義如上者。
(V D- DS1 (19) D50 或
V DS1 DSi
V
[l+2D](Vsi)+2Vsa[l，D] {V〇S〇] (20)
DSO 將等式（2 0 )除以（VDSQ )2而可得到： 3 ( \ V 2 ( \ V [C DS1 -[1 + 2D] D51 + 2 DS1 [1 ^D] V V V ^ DSO J 1 D^J { DSO y 此特定之VDSl值可表示為VDS。之一小數y如下： 0=Dy3-[l + 2D]yH2[ 1+D]y-1 (22) 其中y係IDSi-IDS。時VDS1對VDSQ之比率。 重寫等式（2 2 )可以得到：
Dy3-2Dy2 + 2Dy = Y2-2y + l —D= Y2-2y + l (23) Y[y2-2y + 2] 等式（2 3 )係電流降至IDSD以下時，iDS。以上輸出汲電流峰 值小數至VDS()小數之間關係，例如，若所有汲-源電壓下降 至VDse之50%時電流降電流仍在IDSfl或以上，則y = 0 . 5，此即
第17頁 469688 五、發明說明（13) 令D = 〇. 4，所以電流峰值在丨则以上4〇%處。當此情況發生 時’ Rl 需等於D/V&s。。如圖4所示，表1係列示可以採用之. 上述及其他非限制性之y及D值。 應注意的是，在極低頻率時電流降輸出阻抗較大，甚至 在低vDS範圍内，因為有Vgs回授控制迴路。在回授迴路頻帶 寬以上之頻率及低Vds值處，輸出阻抗趨近於v 。
Ob A DS 0 由於k!及VTh二者之複雜溫度係數，最佳校正需使壓降電 阻R1之值亦相關於溫度。圖3中，參考電流及輸出電流呈 溫度相依性（PTAT)，而電阻R1並無溫度係數，即使在諸等 狀況下，最小可用之架空電壓可改善3 〇 %至5 〇 %，或大約 10 0mV »圖1之電路在低溫下仍可操作於丨00mV以下，其補 償於由圖1電流降之輸出電流IDS1所偏壓之二極結電晶體 (圖中未示）基極-射極電壓（VBE)昇高。 藉由將電路中之一回授M0SFET輕合於一電流鏡組態電流 源/降電路’及經由一供回授M0SFET所生電流耗合之電壓 降型電阻以間極-輕合於輸出及參考MOSFETs，低壓M0SFET 組態電流降/源即可操作補償於輸出M0SFET汲-源電壓中之 電壓降’否則會將輸出M0SFET之操作點移至其飽和區以 下。反應於輸出M0SFET汲-源電壓中之電壓降，回授控制 M0SFET導通，造成回授控制M0SFET中之汲電流流動，隨後 鏡射成/通過閘極-耦合型電阻之電壓降，並且增加閘—源 電壓施加於輸*M〇SFET。用於其汲-源電壓減小值之輪出 M0SFET閘—源電壓值中增加之此效應係移動其輸出電流之 飽和-線性過渡區至一較低之膝部點，藉此減少輪出端子
第18頁 d 6 9688 五、發明說明（14) 處之一既有降/源電流所需之頂部空間電壓量。 一低壓MOSFET組態電流降/源具有一輸出節點耦合於一. 輸出MOSFET之汲極’亦即耦合於一二極體連接式參考電流 MOSFET之電流鏡。輸出MOSFET令其閘極電阻耦合於參考電 流MOSFET之閘極，及令其；;及極_合於一回授電路之一第三 VGS回授控制MOSFET之源極，該回授電路包括另一電流鏡電 路，此第三M OSF ET令其閘極共同耦合於參考電流MOSFET之 汲-閘連接。VGS回授控制Μ 0 S F E T係耦合於另一電流鏡，後 者之一輸出則耗合於閘轉合型電阻。反應於輸出MOSFET没 -源電壓VDS中之一電壓降而使得輸出M0SFET不再操作於其 飽和區内，Vcs回授控制MOSFET即導通’造成回授控制 MOSFET中之汲電流流動。該另-電流鏡電路經由閘耦合型 電阻以鏡射此汲電流，造成通過其間之一電料，使得施 加於輸出MOSFET之閘-源電壓值增高°
O:\62\62414.PTD 第19頁

Claims (1)

  1. 469688 _案號89103243 弘车7月/3曰 / J正V補充! ， 六、申請專利範圍 1 ·—種低壓MOSFET组態電流降/源，包含一耦合於一輸 出MOSFET汲極之輸出節點，該輸出M0SFET係以電流鏡射式 耦合於一參考電流MOSFET，該輸出MOSFET令其閘極電阻耦 合於該參考電流MOSFET之閘極，及令其汲極耦合於一含有 一電流鏡電路之回授電路之一回授控制MOSFET之源極，該 回授控制MOSFET令其閘極耦合於該參考電流MOSFET，且在 操作時可反應於造成該輸出MOSFET自其飽和區移至其線性 操作區之該輸出MOSFET汲-源電壓中之一電壓降而操作， 以利導通而使該電流鏡電路經由該電阻鏡射該回授控制 MOSFET中之汲電流，同時增高該輸出MOSFET之閘-源電壓 值至一數值，且可以有效地移動該MOSFET之ί及-至-源電流 對汲-源電壓之飽和線性過渡區至一較低之汲-至-源電壓 範圍。 2. —種用於耦合一輸出電流之電路，包含一電流鏡且電 流鏡含有一第一電流產生裝置，具有一第一輸入端子、— 第一輸出端子及一第一控制端子’及含有一第二電流產生 裝置，具有一第二輸入端子、一第二輸出端子及—第二控 制端子，該第一輸入端子係搞合於一第一電廢供給端子， 該第一控制端子耦合於該第二控制端子，該第二輸入端子 耦合於該第二電壓供給端子，該第二輸出端子係耦合以接 收一參考電流，及該第一輸出端子耦合於一電流輸出端 子，且依據施加於該第一輸入端子及該第一輸出端子之一 第一電壓以及施加於該第一控制端子及該第一輸入端子之 一第二電壓，以耦合於一指定輸出電流，及
    O:\62\62414.ptc 第20頁 2001.07.12. 021 4 6 9 6 8 3 _案號 89103243_> 年？月 /3 曰_^_ 六、申請專利範圍 一回授電路，係在一回授路徑中耦合於該第一電流產 生裝置，且係操作以令該第一電流產生裝置在施加於該第 一輸入端子及該第一輸出端子之該第一電壓中出現變化時 可保持該指定電流。 3. 如申請專利範圍第2項之電路，其中該回授電路係在 施加於該第一輸入端子及該第一輸出端子之該第一電壓中 出現該變化時操作，以利可控制地調整通過該第一控制端 子及該第一輸入端子之該第二電壓至一值，以令該第一電 流產生裝置保持該指定輸出電流。 4. 如申請專利範圍第3項之電路，其中一電壓降電路元 件係耦合於該第一控制端子及該第二控制端子之間，及其 中該回授電路係操作以提供一電流通過該電壓降電路元 件，且藉此在通過該第一輸入端子及該第一輸出端子之該 第一電壓中出現該變化時可提供一通過之電壓降，及藉此 可控制地調整通過該第一控制端子及該第一輸入端子之該 第二電壓至一值，以令該第一電流產生裝置保持該指定輸 出電流；該回授電路包括一第三電流產生裝置，係在電路 中耦合於該第一及第二電流產生裝置，以及耦合於該電壓 降電路元件，該第三電流產生裝置可操作以提供一電流， 係經過該電壓降電路元件而耦合，以利調整通過該第一控 制端子及該第一輸入端子之該第二電壓至一值，以令該第 一電流產生裝置保持該指定輸出電流；其中該回授電路進 一步包括一第二電流鏡電路，係耦合於該第三電流產生裝 置及該電壓降電路元件，且係操作以將該第三電流產生裝
    O:\62\62414.ptc 第21頁 2001.07.12. 022 d 6 9688 案號 89103243 修正 六、申請專利範圍 置所 過該 值，5. 一第 裝置 源極 效電 極， 極耗 經由 係福 給端 流鏡 6. 第三 二電 電路 生之一 第一控 電流鏡射通過該電壓降電路元件，以利調整通 制端子及該第一輸入端子之該第二電壓至一 以令該第一電流產生裝置保持 範圍第4項之電路 電 壓 至一 在一 圍。 如申請 該第一 一閘極 包含一 及一第 晶體且 及該第 合於該 該電壓 合以接 子及該 電路以 如申請 場效電 流鏡電 元件及 壓改變 該值可 線性操 參考值 專利 電流 、 第二 二没 產生裝置包含一第 第一源極及一第一 場效電晶體且其具 及該第三電流 該指定輸出電流。 ，其中： 一場效電晶體且其具有 汲極，該第二電流產生 有一第二閘極 第二 極 其具有 第三閘極、一 合於該第一電 端子及該第三 件以耦合於該 電流1及該第 ，及其中該第 電壓降電路元 第5項之電路 一源極搞 電流輸出 降電路元 收該參考 第三閘極 耦合於該 專利範圍 晶體包含一第一通道極 路包含一第二通道極性 該第二電流鏡具有溫度 至一值時則該回授電路 自一飽和操作區改變該 作區5且保持該第一場 以上，以用於該第一電 產生裝置包含一第三場 第三源極及一第三汲 壓供給端子，該第一汲 源極，及該第一閘極係 第二閘極，該第二汲極 二源極耦合於該第一供 三汲極係經由該第二電 件。 _其中該第一、第二及 性之MOSFETs，及該第 之MOSFETs，該電壓降 相依性特徵，及當該第 即操作以調整該第二電 第一場效電晶體之操作 效電晶體之汲極電流值 壓中進一步改變之範
    O:\62\62414.ptc 第22頁 2001.07.12.023 469688 _案號89103243 年？月/j曰 修正_：__ 六、申請專利範圍 7. —種產生一輸出電流之方法，包含以下步驟： (a) 提供一電流鏡且包含 一第一電流產生裝置，具有一第一輸入端子、一第 一輸出端子及一第一控制端子，及 一第二電流產生裝置，具有一第二輸入端子、一第 二輸出端子及一第二控制端子，及其中 該第一輸入端子係耦合於一第一電壓供給端子，該 第一控制端子耦合於該第二控制端子，該第二輸入端子耦 合於該第二電壓供給端子，該第二輸出端子係耦合以接收 一參考電流，及該第一輸出端子耦合於一電流輸出端子， 且依據施加於該第一輸入端子及該第一輸出端子之一第一 電壓以及施加於該第一控制端子及該第一輸入端子之一第 二電壓，以耦合於一指定輸出電流，及 (b) 控制該第一電流產生裝置，以在施加於該第一輸 入端子及該第一輸出端子之該第一電壓中出現變化時可保 持該指定輸出電流於該電流輸出端子。 8. 如申請專利範圍第7項之方法，其中當施加於該第一 輸入端子及該第一輸出端子之該第一電壓中出現變化時， 步驟（b)係包含可控制地調整通過該第一控制端子及該第 一輸入端子之該第二電壓至一值，以利保持該指定輸出電 流。 9 ·如申請專利範圍第8項之方法，其中： 步驟（a)係包含經由一電壓降電路元件以將該第一控 制端子耦合於該第二控制端子，且電壓降電路元件反應於
    O:\62\62414.ptc 第23頁 2001.07. 12.024 do ^688 _案號89103243 年？月/ j 3 修正_^_ 六、申請專利範圍 流過之電流而提供一通過之電壓降， 步驟（b)係包含將電路中之一第三電流產生裝置耦合 於該第一及第二電流產生裝置，以及耦合於該電壓降電路 元件，並且令該第三電流產生裝置供給電流通過該電壓降 電路元件，以利調整通過該第一控制端子及該第一輸入端 子之該第二電壓至一值，以利保持該指定輸出電流，其中 步驟（b)進一步包含耦合一第二電流鏡電路至該第三 電流產生裝置及該電壓降電路元件’且令該第二電流鏡電 路供給電流通過該電壓降電路元件，以利調整通過該第一 控制端子及該第一輸入端子之該第二電壓至一值’以利保 持該指定輸出電流。 1 0.如申請專利範圍第8項之方法，其中： 步驟（a)係包含經由一電壓降電路元件以將該第一控 制端子耦合於該第二控制端子，且電壓降電路元件反應於 流過之電流而提供一通過之電壓降， 步驟（b)進一步包含將電路中之一電流回授網路耦合 於該第一及第二電流產生裝置，以及耦合於該電壓降電路 元件，並且令該電流回授網路供給電流通過該電壓降電路 元件，及調整通過該第一控制端子及該第一輸入端子之該 第二電壓至一值，以利保持該指定輸出電流，其中該電流 回授網路包括一第二電流鏡電路且含有一第三電流產生裝 置，係在電路中耦合於該第一及第二電流產生裝置，以及 耦合於該電壓降電路元件，及步驟（b)進一步包含反應施 加於該第一輸入端子及該第一輸出端子之該第一電壓之變
    O:\62\62414.ptc 第24頁 2001.07.12.025 469688 _案號 89103243_P 年 7 月 /j 曰___ 六、申請專利範圍 化，以令該第三電流產生裝置產生一電流，此電流係由該 第二電流鏡電路鏡射及施加於該電壓降電路元件，以利調 整施加於該第一控制端子及該第一輸入端子之該第二電壓 至一值，以利保持該指定輸出電流。 11.如申請專利範圍第1 0項之方法，其中： 該第一電流產生裝置包含一第一場效電晶體且其具有 一第一閘極、一第一源極及一第一汲極，該第二電流產生 裝置包含一第二場效電晶體且其具有一第二閘極、一第二 源極及一第二汲極，及該第三電流y產生裝置包含一第三場 效電晶體且其具有一第三閘極、第三源極及一第三汲 極，及該第一源極耦合於該第一電壓供給端子，該第一汲 極耦合於該電流輸出端子及該第三源極，及該第一閘極係 經由該電壓降電路元件以耦合於該第二閘極，該第二汲極 係耦合以接收該參考電流，及該第二源極耦合於該第一供 給端子及該第三閘極，及其中該第三汲極係經由該第二電 流鏡電路以耦合於該電壓降電路元件；其中該第一、第二 及第三場效電晶體包含一第一通道極性之MOSFETs，及該 第二電流鏡電路包含一第二通道極性之MOSFETs，及該電 壓降電路元件包含一電阻，而該第二電流鏡及該電阻具有 溫度相依性特徵。
    O:\62\62414.ptc 第25頁 2001. 07.12. 026
TW089103243A 1999-03-04 2000-02-24 Feedback-controlled low voltage current sink/source TW469688B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/261,981 US6172556B1 (en) 1999-03-04 1999-03-04 Feedback-controlled low voltage current sink/source

Publications (1)

Publication Number Publication Date
TW469688B true TW469688B (en) 2001-12-21

Family

ID=22995684

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089103243A TW469688B (en) 1999-03-04 2000-02-24 Feedback-controlled low voltage current sink/source

Country Status (7)

Country Link
US (1) US6172556B1 (zh)
EP (1) EP1033642A1 (zh)
JP (1) JP2000293248A (zh)
KR (1) KR20000071415A (zh)
CA (1) CA2296829A1 (zh)
NO (1) NO20001058L (zh)
TW (1) TW469688B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI753758B (zh) * 2020-01-28 2022-01-21 美商美國亞德諾半導體公司 電流鏡裝置

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6735302B1 (en) * 1999-05-28 2004-05-11 Broadcom Corporation DSP based SLIC architecture with current-sensing voltage synthesis impedance matching and DC feed control
US6489827B1 (en) * 2000-10-30 2002-12-03 Marvell International, Ltd. Reduction of offset voltage in current mirror circuit
US6445223B1 (en) * 2000-11-21 2002-09-03 Intel Corporation Line driver with an integrated termination
US6469548B1 (en) * 2001-06-14 2002-10-22 Cypress Semiconductor Corp. Output buffer crossing point compensation
KR20030002122A (ko) * 2001-06-30 2003-01-08 주식회사 하이닉스반도체 고속 동작을 위한 소오스 폴로우 장치
US6753724B2 (en) * 2002-04-25 2004-06-22 International Business Machines Corporation Impedance enhancement circuit for CMOS low-voltage current source
JP5068419B2 (ja) * 2003-07-28 2012-11-07 ローム株式会社 有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置
WO2006086652A2 (en) * 2005-02-07 2006-08-17 California Micro Devices Automatic voltage selection for series driven leds
EP1935073A4 (en) * 2005-09-20 2009-05-20 Analog Devices Inc CIRCUIT FOR ATTACKING PARALLEL LED CHAINS CONNECTED IN SERIES
US20080103572A1 (en) 2006-10-31 2008-05-01 Medtronic, Inc. Implantable medical lead with threaded fixation
US8581810B2 (en) * 2008-03-11 2013-11-12 Atmel Corporation Methods and circuits for self-calibrating controller
US8378957B2 (en) * 2008-04-28 2013-02-19 Atmel Corporation Methods and circuits for triode region detection
US8493300B2 (en) * 2008-03-11 2013-07-23 Atmel Corporation Architecture and technique for inter-chip communication
US8314572B2 (en) * 2008-06-24 2012-11-20 Atmel Corporation Apparatus and methodology for enhancing efficiency of a power distribution system having power factor correction capability by using a self-calibrating controller
US8441199B2 (en) * 2009-03-23 2013-05-14 Atmel Corporation Method and apparatus for an intelligent light emitting diode driver having power factor correction capability
US8004350B2 (en) 2009-06-03 2011-08-23 Infineon Technologies Ag Impedance transformation with transistor circuits
US20110121888A1 (en) * 2009-11-23 2011-05-26 Dario Giotta Leakage current compensation
JP2011254338A (ja) * 2010-06-03 2011-12-15 Toshiba Corp 半導体装置
CN104662787B (zh) 2012-08-31 2017-08-25 艾尔弗雷德·E·曼科学研究基金会 用于感应电力传输的反馈控制线圈驱动器
US9044614B2 (en) 2013-03-15 2015-06-02 Alfred E. Mann Foundation For Scientific Research High voltage monitoring successive approximation analog to digital converter
JP6298145B2 (ja) 2013-03-15 2018-03-20 アルフレッド イー． マン ファウンデーション フォー サイエンティフィック リサーチ 高速のターンオン時間をもつ電流検出複数出力電流刺激装置
CN104602760B (zh) 2013-05-03 2017-11-07 艾尔弗雷德·E·曼科学研究基金会 用于植入式装置的高可靠性导线焊接
CN105658276B (zh) 2013-05-03 2018-10-02 艾尔弗雷德·E·曼科学研究基金会 植入物再充电器握手系统和方法
EP2991726B1 (en) 2013-05-03 2018-07-25 Alfred E. Mann Foundation for Scientific Research Multi-branch stimulation electrode for subcutaneous field stimulation
CA2919525C (en) 2013-07-29 2021-07-20 Alfred E. Mann Foundation For Scientific Research High efficiency magnetic link for implantable devices
CN105263571B (zh) 2013-07-29 2017-06-09 艾尔弗雷德·E·曼科学研究基金会 微处理器控制的e类驱动器
AU2015301400B2 (en) 2014-08-15 2020-05-28 Axonics Modulation Technologies, Inc. Systems and methods for neurostimulation electrode configurations based on neural localization
US10682521B2 (en) 2014-08-15 2020-06-16 Axonics Modulation Technologies, Inc. Attachment devices and associated methods of use with a nerve stimulation charging device
JP6602371B2 (ja) 2014-08-15 2019-11-06 アクソニクス モジュレーション テクノロジーズ インコーポレイテッド 過活動膀胱の治療のための神経刺激システムにおける筋電図導線配置および刺激調整
US9802051B2 (en) 2014-08-15 2017-10-31 Axonics Modulation Technologies, Inc. External pulse generator device and associated methods for trial nerve stimulation
CA2958210C (en) 2014-08-15 2023-09-26 Axonics Modulation Technologies, Inc. Integrated electromyographic clinician programmer for use with an implantable neurostimulator
CA2957962C (en) 2014-08-15 2018-05-01 Axonics Modulation Technologies, Inc. Implantable lead affixation structure for nerve stimulation to alleviate bladder dysfunction and other indications
CA2973190A1 (en) 2015-01-09 2016-07-14 Axonics Modulation Technologies, Inc. Patient remote and associated methods of use with a nerve stimulation system
WO2016112401A1 (en) 2015-01-09 2016-07-14 Axonics Modulation Technologies, Inc. Attachment devices and associated methods of use with a nerve stimulation charging device
ES2729702T3 (es) 2015-01-09 2019-11-05 Axonics Modulation Tech Inc Antena mejorada y procedimientos de uso para un estimulador nervioso implantable
CN110101968B (zh) 2015-07-10 2023-09-08 艾克索尼克斯股份有限公司 具有无asic的内部电子设备的可植入神经刺激器以及使用方法
US9517338B1 (en) 2016-01-19 2016-12-13 Axonics Modulation Technologies, Inc. Multichannel clip device and methods of use
US10195423B2 (en) 2016-01-19 2019-02-05 Axonics Modulation Technologies, Inc. Multichannel clip device and methods of use
AU2017212551B2 (en) 2016-01-29 2021-05-27 Axonics, Inc. Methods and systems for frequency adjustment to optimize charging of implantable neurostimulator
ES2883179T3 (es) 2016-02-12 2021-12-07 Axonics Inc Dispositivo generador de impulsos externo para estimulación nerviosa de prueba
US10333510B2 (en) * 2017-07-07 2019-06-25 Infineon Tehcnologies Ag System and method for biasing an RF switch
CA3090810A1 (en) 2018-02-22 2019-08-29 Axonics Modulation Technologies, Inc. Neurostimulation leads for trial nerve stimulation and methods of use
US11642537B2 (en) 2019-03-11 2023-05-09 Axonics, Inc. Charging device with off-center coil
US11439829B2 (en) 2019-05-24 2022-09-13 Axonics, Inc. Clinician programmer methods and systems for maintaining target operating temperatures
US11848090B2 (en) 2019-05-24 2023-12-19 Axonics, Inc. Trainer for a neurostimulator programmer and associated methods of use with a neurostimulation system

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4429270A (en) * 1982-02-26 1984-01-31 Motorola, Inc. Switched current source for sourcing current to and sinking current from an output node
US4503381A (en) * 1983-03-07 1985-03-05 Precision Monolithics, Inc. Integrated circuit current mirror
US5038053A (en) * 1990-03-23 1991-08-06 Power Integrations, Inc. Temperature-compensated integrated circuit for uniform current generation
FR2669790B1 (fr) * 1990-11-23 1993-02-12 Philips Composants Circuit integre presentant un generateur de courant commutable.
GB9223338D0 (en) * 1992-11-06 1992-12-23 Sgs Thomson Microelectronics Low voltage reference current generating circuit
GB9304954D0 (en) * 1993-03-11 1993-04-28 Sgs Thomson Microelectronics Reference current generating circuit
US5512816A (en) * 1995-03-03 1996-04-30 Exar Corporation Low-voltage cascaded current mirror circuit with improved power supply rejection and method therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI753758B (zh) * 2020-01-28 2022-01-21 美商美國亞德諾半導體公司 電流鏡裝置

Also Published As

Publication number Publication date
KR20000071415A (ko) 2000-11-25
CA2296829A1 (en) 2000-09-04
JP2000293248A (ja) 2000-10-20
EP1033642A1 (en) 2000-09-06
US6172556B1 (en) 2001-01-09
NO20001058L (no) 2000-09-05
NO20001058D0 (no) 2000-03-02

Similar Documents

Publication Publication Date Title
TW469688B (en) Feedback-controlled low voltage current sink/source
US7501880B2 (en) Body-biased enhanced precision current mirror
US6667653B2 (en) Threshold voltage-independent MOS current reference
US4583037A (en) High swing CMOS cascode current mirror
US6529066B1 (en) Low voltage band gap circuit and method
US20070164722A1 (en) Low power beta multiplier start-up circuit and method
US7944271B2 (en) Temperature and supply independent CMOS current source
WO2019104467A1 (zh) 稳压器以及电源
US20090201006A1 (en) Constant current circuit
JPH0535348A (ja) 電流安定器
US20120126873A1 (en) Constant current circuit and reference voltage circuit
CN100480942C (zh) 降低源极/漏极电压的电流驱动电路
KR101797769B1 (ko) 정전류 회로
US8067975B2 (en) MOS resistor with second or higher order compensation
US11411494B2 (en) Reference current source circuit
US8054156B2 (en) Low variation resistor
JP2013054535A (ja) 定電圧発生回路
JP2006260209A (ja) 電圧制御電圧源
US20100295528A1 (en) Circuit for direct gate drive current reference source
KR100253289B1 (ko) 기준전압 발생기
US7652523B2 (en) Ratioed feedback body voltage bias generator
US6377114B1 (en) Resistor independent current generator with moderately positive temperature coefficient and method
US6873202B1 (en) Adaptive MOSFET resistor
JP2009118059A (ja) カレントミラー回路及びカレントミラー回路の電流特性補正方法
JP4121781B2 (ja) 電界効果トランジスタを用いた基準電圧源回路

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees