TW469621B - Electrostatic discharge protection device with resistive - Google Patents

Electrostatic discharge protection device with resistive Download PDF

Info

Publication number
TW469621B
TW469621B TW088123297A TW88123297A TW469621B TW 469621 B TW469621 B TW 469621B TW 088123297 A TW088123297 A TW 088123297A TW 88123297 A TW88123297 A TW 88123297A TW 469621 B TW469621 B TW 469621B
Authority
TW
Taiwan
Prior art keywords
electrostatic discharge
semiconductor substrate
source region
implantation
implant
Prior art date
Application number
TW088123297A
Other languages
English (en)
Inventor
Jiuun-Jer Yang
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Application granted granted Critical
Publication of TW469621B publication Critical patent/TW469621B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/027—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

經濟部智慧財產局員工消費合作社印製 & 9 6 21 a? 5678twf.doc/008 B7 五、發明説明（f ) 本發明是有關於一種靜電放電保護裝置，且特別有關 於一種具有阻抗性汲極結構的裝置。 靜電放電（Electrostatic Discharge ; ESD)爲一現象，在對 所給予能量之充電裝置，瞬間放電到低能量的分離裝置。 此放電發生於一短時間間隔，如果放電路徑之阻抗爲一低 阻値時，會導致發生一瞬間的大電流。ESD最普遍發生的 例子，當人們行走於在一低溼度的地毯區域，在此聚集大 量的靜電電子。如果帶有靜電電子的人接觸到半導體元 件，靜電放電將從人到半導體裝置的元件發生。如此放電 將損壞到半導體裝置，除非元件能夠提供壓制大電壓和從 靜電放電所產生電流能夠轉移。 第1圖繪示習知對1C輸入墊之典型靜電放電保護電路 之圖形。輸入墊101提供到具有1C之內部電路的介面。在 輸入墊101與內部電路103之間，爲形成主要保護區域的 —pMOS 105和一 nM〇S107。nMOS109提供作次要保護區 域。pMOS和nMOS裝置之閘極電極連接到其源極。 一般而言，ESD脈衝將產生一大熱量於M0SFET裝置 內部。然而，深次微米使用的淺接面以降低熱能能力，以 得到較佳的短通道效應控制。因此，爲降低最大電流密度， 和提供一相同電流途徑。一種習知實際使用一ESD植入到 擴大的源極/汲極邊側。如第2圖所示，一傳統輕摻雜汲極 之MOSFET包括一閘極201、間隙壁203、輕摻雜汲極區 域205以及源極和汲極分別植入207和209。此外，ESD 植入211使用在擴大的源極和汲極學側。典型上，ESD植 入211爲一具有與源極與汲極相同傳導類型的植入，但具 i^i I -- fji^— 1^1- Γ—^i nn ^—>1 \^HJ (请先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 4 6 9 6 21 a? 5678twf.doc/008 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（>) 有較低濃度。因此，ESD植入211爲一η型植入以及能夠 作成如含磷的植入。更進一步說，雖然如第2圖所示的 nMOS裝置，一 pMOS電晶體能夠很容易藉由反向植入方 式來形成。此習知的更詳細說明可參考A.Amerasekera^D C.Duvvury 於 John Wiley and Sons,Inc 所出版的”ESD In silicon Integrated Circuit”第 180 頁所揭露。 爲提供足夠ESD保護，可設計成大寬度元件於第1圖 MOSFETs。大寬度元件實現在一平行放置的多手# (Multi-finger)閘極結構。整個鬧極寬度約300μιη，但根據 元件設計來決定。其中數個條件必須考慮以決定M〇SFETs 之通道長度。較短逋道長度具有較佳ESD效果。所以整個 所要求寬度小於具有較長通道元件知要求。 在保護電路實現較短通道長度元件之主要問題’爲對 每一閘極手臂同時回復到導通運作的可控制度’以及保持 截止狀態下漏電流到最小，以降低電源消耗。因此，雖然 他們需要犧牲較大的佈局面積，但設計者通常會對 MOSFETs選擇較長通道元件。近來，電路設計技術可參考 如”Gate-coupled technique”所提來改善對每一聞極手臂同 時回復到導通運作的可控制度。參考Ming-Dou Ker等在 1996年9月於IEEE Tran.於VLSI系統第4冊第3號第307 頁的”Capacitor-Couple ESD Protection for Deep-Submicron Low-Voltage CMOS”。然而這技術也對ESD保護觸發電路 也會要求更大的佈局面積。 因此，我們需要一元件能夠提辱好的ESD保護在具有 一短通道長度，並可以降低佈局面積。 5 J------1------•上 私| ------H ΙΊ ^ IJ (請先閱讀背面之注意事項年真寫本頁} 本紙張又度適用中國國家標準（CNS > A4規格（210X297公釐） A7 B7 4 6 9 6 21 5678twf,doc/008 五、發明説明（> ) 一種電晶體，形成於具有改善靜電放電的保護之一半 導體基底上。該電晶體包括一閘極結構，形成於半導體基 底上面。閘極結構由形成於一薄閘極氧化層上面之一傳導 層構成，該閘極包括一第一側壁與第二側壁。一第一間隙 壁形成在閘極結構之該第一側壁上。第二間隙壁形成在閘 極結構之第二側壁上。輕摻雜源極區域，形成於半導體基 底和實際相鄰的第一間隙壁之下。一源極區域形成於半導 體基底和相鄰的第一間隙壁。一汲極區域形成於半導體基 底和相鄰的第二間隙壁。第一靜電放電値入形成於源極區 域與第一間隙壁延伸之下重疊處，第一靜電放電植入具有 與源極區域相同摻雜類型。以及一第二靜電放電値入，形 成於汲極區域該第二間隙壁延伸之下重疊處，第二靜電放 電植入具有與汲極區域相同摻雜類型。 爲讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂，下文特舉較佳實施例’並配合所附圖式，作詳細 說明如下： 圖式之簡單說明： 第1圖繪示習知ESD保護電路之圖形； 第2圖繪示習知設計降低ESD效應電晶體之半導體底 材的剖切面； 第3圖繪示根據本發明所形成MOSFET剖面圖形；以 及 第4〜7圖繪示製造第3圖之MOSFET步驟的半導體底 、材之剖面圖。 . 圖式之標號說明： 6 本紙張尺度適用中國國家系ί (~CNS ( 21&297公釐） ^ (請先閲讀背面之注意事項再填寫本頁) TJ -It k 、-=5 經濟部智葸財產局8工消費合作社印製 469621 5678twf.d〇c/008 A7 B7 五、發明説明（) 101:輸入墊 103:內部電路 105: pMOS 107: nMOS 109: nMOS 201:聞極 203:間隙壁 2〇5:輕摻雜汲極區域 207:源極 209:汲極 211: ESD 植入 300: MOSFET 301:閘極 303:間隙壁 305:源極區域 307:汲極區域 309:輕摻雜源極 311: ESD 植入 401:氧化隔離層 403:閘極氧化層 405:閘極 501:輕摻雜汲極 601:間隙壁 603:源極區域 605:汲極區域 701: ESD 植入 (請先閲讀背面之注意事項再填寫本頁) ’衣. 訂 經濟部智慈財產局8工消黄合作社印焚 實施例 第3圖繪示根據本發明所形成MOSFET300剖面圖形。 MOSFET300包括一閘極301和間隙壁303。如習知的技術 一樣，間隙壁303以輕摻雜汲極(LDD)結構來形成。源極 和汲極區域305和307分別使用離子値入形成。典型上， 對於一 0.5微米的Nmos’閘極氧化層之厚度接近於120 埃。 請注意到輕摻雜源極309只有形成在源極側305,這使 得MOSFET元件300不對稱。輕摻雜汲極309藉由具有 6〇Kev能量之整個濃度爲5*1013/cm2的含磷量來植入。源 極和汲極區域305和307形成，例即，以60Kev能量之整 個濃度爲3*1015/cm2的含砷離子植入。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐} A7 B7 經濟部智慧財產局員工消費合作社印製 469621 5678twf.doc/008 五、發明説明（γ) 接著，分隔離子植入步驟使用以形成ESD植入311， ESD植入311使用最小的熱能效應，以及摻雜種類相同於 源極和汲極區域305和307。在下面的部分我們將作進一 步的瞭解，ESD植入311可使用一大的偏斜角度植入技術 來形成。在元件突然回復（Snapback)運作時，ESD植入311 使用來改善汲極側之傳導性。在這種方式下，MOSFET300 能夠充分降低ESD電流。最佳的一個實際例子，即使用 5〇Kev能量之整個濃度爲6*1013/cm2的含鱗類型植入在 ESD植入。 在此關於本發明之MOSFET 300有許多特點將做進一 步說明。首先，閘極長度可以做到最近技術所允許的小。 因爲在汲極間隙壁下所在的表面傳導區域爲不連續，截止 狀態之漏電流幾乎可消除。 第二，由於使用小的閘極長度元件，所以可以達成好 的ESD效果。每一閘極手臂以同時導通的控制，能夠藉由 在汲極間隙壁下的阻抗區域來改善°阻抗性汲極側能夠在 突然恢復運作期間對元件延遲，因此導通控制性可以提 局。 第三使用最小通道長度元件’和沒有要求增加電路來 同時觸發元件來突然回復運作，所以整個佈局面機要求能 夠降低。 第四MOSFET100非常適用於兩個電源供應（或多個電 源供應）電路。因爲對於不同電源供應元件具有不同效果與 可靠度條件，在過去，一高電壓元忤之外加罩幕(例如一般 所知的HVLDD罩幕）區域。我們可以使用HVLDD罩幕以 (請先閲讀背面之注^^項再填寫本頁)
本紙法尺度適用中國國家梯準（CNS ) A4規格（2IOX297公釐）
4 6 9 6 21 5678twf.doc/00S A7 B7 經濟部智慧財產局員工消費合作社印®s 五、發明説明（b) 形成不對稱源極/汲極邊側。在此本發明所揭露元件沒有需 要製造外加罩幕。 第五，對於自動對準矽化物，因爲在汲極側有阻抗性 區域，對於自動對準矽化物區塊罩幕之閘極到汲極空間的 標準能夠降低。因此佈局面積能夠進一步降低。 回到第4〜7圖，其繪示形成MOSFET 300方法的剖面 圖形。請注意到第4-7圖所繪示由nMOS所構成，至於pMOS 以能夠很容易的藉由相反傳導/摻雜類型來形成。 首先，在第4圖中氧化隔離區401使用來定義出 MOSFET的主動區域氧化隔離層401最好爲淺溝渠隔離。p 井也在基底形成(形成於主動區域），而介於隔離區域。在p 井形成之後，閘極氧化層403形成於基底之上面。其中 0.25μπι製程具有2.5伏特電源供應的主要電路，和5伏特 供應之次要電路。閘極氧化層403最好介於50到125埃的 厚度，以及藉由熱氧化或CVD。接著，閘極405形成於閘 極氧化層403之上。閘極405最好形成由同時添加多晶矽。 回到第5圖，使用一沒對稱HVLDD罩幕以形成輕摻雜 汲極501於閘極405之源極側。在較佳實施例中，輕摻雜 汲極501藉由60Kev能量之整個濃度爲5*1013/cm2的含磷 離子植入。 接著，回到第6圖，源極603和汲極605區域使用離 子植入來形成。源極603和汲極605區域例如使用60Kev 能量之整個濃度爲3*1015/cm2的含砷離子植入。 最後再回到第7圖，ESD植入701在基底形成。在一 較佳實施列中，ESD植入701藉由50Kev能量之整個濃度 (請先閱讀背面之注意事項再填寫本頁) 訂 本紙浪尺度適用中國國家榡芈（CNS) Α4规格（210χ297公釐） 469 62 1 A7 5678twf.d〇c/008 B7 五、發明説明（^ ) 爲6*10l3/cm2的含磷離子植入。另外，一以45度的植入角 度使用在間隙壁601所延伸ESD區域701。 雖然本發明已以較佳實施例揭露如上，然其並非用以 限定本發明，任何熟習此技藝者，在不脫離本發明之精神 和範圍內，當可作各種之更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者爲準。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 10 本紙乐尺度適用中國國家標準（CNS > Λ4規格（210X29?公釐）

Claims (1)

  1. A8 BS C8 D8 修正日期90Π W2 曰修正 4i96 26V8twfl ^oc/002 1 88123297號專利範圍修正本 六、申請專利範圍 1一種電晶體，形成於具有改善靜電放電的保護之一 半導體基底上，包括： 一閘極結構，形成於該半導體基底上面，該閘極結構由 形成於一薄閘極氧化層上面之一傳導層構成，該閘極包括 一第一側壁與第二側壁； 一第一間隙壁，形成在該閘極結構之該第一側壁上： 一第二間隙壁，形成在該閘極結構之該第二側壁上； —輕摻雜源極區域，形成於該半導體基底和相鄰的該第 一間隙壁之下； 一源極區域，形成於該半導體基底和相鄰的該第一間隙 壁； 一汲極區域，形成於該半導體基底和相鄰的該第二間隙 壁； 一第一靜電放電植入，形成於源極區域與該第一間隙壁 延伸之下重疊處，該第一靜電放電植入具有與該源極區域 相同摻雜類型；以及 一第二靜電放電植入，形成於汲極區域該第二間隙壁延 伸之下重疊處’該第二靜電放電植入具有與該汲極區域相 同摻雜類型。 2. 如申請專利範圍第1項所述之電晶體，其中該輕摻雜 源極區域具有摻雜濃度爲5*10n/cin2，植入爲6〇KeV之能 量° 3. 如申請專利範圍第2項所述之電晶體，其中該輕摻雜 源極區域由一含磷慘雜所形成。 ------------ -裝·-- 請先閲讀背面之注意事項寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國私標準（CNS)A4規格（210 X 297公餐） A8 BS C8 D8 4 6 9 6 2 1 5678t\vfl .doc/002 六、申請專利範圍 4.如申請專利範圍第1項所述之電晶體，其中該輕摻雜 汲極區域具有摻雜濃度爲3*l〇l5/cm2 ’植入爲6〇KeV之能 5·如申請專利範圍第4項所述之電晶體，其中該輕摻雜 汲極區域由一含砷摻雜所形成。 6.如申請專利範圍第1項所述之電晶體，其中該第—靜 電放電植入和第二靜電放電植入形成’使用一角度離子植 入過程。 7·如申請專利範圍第ό項所述之電晶體，其中該第一靜 電放電植入和第二靜電放電植入形成’使用一 45度角度的 角度離子植入過程。 8·如申請專利範圍第ό項所述之電晶體，其中該第—靜 電放電植入和第二靜電放電植入形成’藉由50KeV能量之 濃度爲6*10〗3/cm2的含磷離子來形成。 9·一種電晶體，形成於具有改善靜電放電的保護之一半 導體基底上，包括： 一閘極結構，形成於該半導體基底上面’該閘極結構由 开多成於一薄閘極氧化層上面之一傳導層構成，該鬧極包括 一第一側壁與第二側壁； 一第一間隙壁，形成在該閘極結構之該第一側壁上； 一第二間隙壁，形成在該閘極結構之該第二側壁上； 一輕摻雜源極區域，形成於該半導體基底和相鄰的該第 一間隙壁之下； 一源極區域，形成於該半導體基底和相鄰的該第一間隙 1^------------裝--- 請先雎讀背面之注意事項^填寫本頁) 訂-_ -線· 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS>A4規輅（210 X 297公复） 4 6 9 6 2 1 5678twfl.doc/002 AS B8 C8 D8 六、申請專利範圍 壁： 一汲極區域，形成於該半導體基底和相鄰的該第二間隙 壁； ' 一第一靜電放電植入，形成於源極區域與該第一間隙壁 延伸之下重疊處，該第一靜電放電植入具有與該源極區域 相同摻雜類型，和由約45度角之一角度離子植入過程來形 成，該第一靜電放電植入具有摻雜濃度爲6*1013/cm2，植入 能量爲60KeV ;以及 一第二靜電放電植入，形成於汲極區域該第二間隙壁延 伸之下重疊處，該第二靜電放電植入具有與該汲極區域相 同摻雜類型，和由約45度角之一角度離子植入過程來形 成，該第二靜電放電植入具有摻雜濃度爲6*1013/cm2，植入 能量爲50KeV。 --------------裝--- (請先閱讀背面之注意事¾.. '填寫本頁} ii· .線· 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 13
TW088123297A 1999-08-02 1999-12-30 Electrostatic discharge protection device with resistive TW469621B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/365,186 US6215156B1 (en) 1999-08-02 1999-08-02 Electrostatic discharge protection device with resistive drain structure

Publications (1)

Publication Number Publication Date
TW469621B true TW469621B (en) 2001-12-21

Family

ID=23437819

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088123297A TW469621B (en) 1999-08-02 1999-12-30 Electrostatic discharge protection device with resistive

Country Status (2)

Country Link
US (1) US6215156B1 (zh)
TW (1) TW469621B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10249784B2 (en) 2014-04-25 2019-04-02 Hamamatsu Photonics K.K. Optical sensor capable of being applied to a tilt sensor

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5926714A (en) * 1996-12-03 1999-07-20 Advanced Micro Devices, Inc. Detached drain MOSFET
JP3237626B2 (ja) * 1998-10-02 2001-12-10 日本電気株式会社 半導体装置の製造方法
US6730582B2 (en) * 2000-12-21 2004-05-04 Texas Instruments Incorporated Transistor circuit with varying resistance lightly doped diffused regions for electrostatic discharge (ESD) protection
US6476449B1 (en) 2001-09-05 2002-11-05 Winbond Electronics Corp. Silicide block for ESD protection devices
US6611025B2 (en) 2001-09-05 2003-08-26 Winbond Electronics Corp. Apparatus and method for improved power bus ESD protection
US6831337B2 (en) * 2001-12-14 2004-12-14 Texas Instruments Incorporated Transistor circuit with varying resistance lightly doped diffused regions for electrostatic discharge (“ESD”) protection
TWI225705B (en) * 2003-05-02 2004-12-21 Toppoly Optoelectronics Corp Electrostatic discharge protection device and manufacturing method thereof
CN100428463C (zh) * 2003-05-15 2008-10-22 统宝光电股份有限公司 静电放电保护元件及其制造方法
US6992354B2 (en) 2003-06-25 2006-01-31 International Business Machines Corporation FinFET having suppressed parasitic device characteristics
US20050045952A1 (en) * 2003-08-27 2005-03-03 International Business Machines Corporation Pfet-based esd protection strategy for improved external latch-up robustness
CN100353494C (zh) * 2005-04-27 2007-12-05 上海华虹Nec电子有限公司 改善esd晶体管源漏结电容的方法
CN101452847B (zh) * 2007-12-06 2010-05-26 上海华虹Nec电子有限公司 Esd栅接地nmos晶体管制造方法
CN102655149B (zh) * 2012-05-07 2015-01-07 中国航天科技集团公司第九研究院第七七一研究所 一种基于pd soi工艺的体栅耦合esd保护结构

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5276346A (en) * 1983-12-26 1994-01-04 Hitachi, Ltd. Semiconductor integrated circuit device having protective/output elements and internal circuits
US5386134A (en) * 1993-11-23 1995-01-31 Vlsi Technology, Inc. Asymmetric electro-static discharge transistors for increased electro-static discharge hardness
US5932917A (en) * 1996-04-19 1999-08-03 Nippon Steel Corporation Input protective circuit having a diffusion resistance layer
US5952693A (en) * 1997-09-05 1999-09-14 Advanced Micro Devices, Inc. CMOS semiconductor device comprising graded junctions with reduced junction capacitance

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10249784B2 (en) 2014-04-25 2019-04-02 Hamamatsu Photonics K.K. Optical sensor capable of being applied to a tilt sensor

Also Published As

Publication number Publication date
US6215156B1 (en) 2001-04-10

Similar Documents

Publication Publication Date Title
TW469621B (en) Electrostatic discharge protection device with resistive
US8354723B2 (en) Electro-static discharge protection device, semiconductor device, and method for manufacturing electro-static discharge protection device
US8415743B2 (en) ETSOI CMOS with back gates
JP5202473B2 (ja) 半導体装置の製造方法
US20130161739A1 (en) Dummy gate for a high voltage transistor device
CN105679811B (zh) 半导体装置及其制造方法
KR20070003787A (ko) Ｓｏｉ 바디-접촉형 트랜지스터를 형성하기 위한 방법 및장치
US6858900B2 (en) ESD protection devices and methods to reduce trigger voltage
US9219057B2 (en) Electrostatic discharge protection device and method for manufacturing the same
US7598538B2 (en) ESD protecting circuit and manufacturing method thereof
JP4620282B2 (ja) 半導体装置
KR100628246B1 (ko) 이에스디(ｅｓｄ) 보호 회로 및 그 제조 방법
TW561612B (en) Electrostatic discharge protection apparatus and its manufacturing method
TW483145B (en) Electrostatic discharge protection transistor structure
US8093121B1 (en) ESD protection transistor
US6121090A (en) Self-aligned silicided MOS devices with an extended S/D junction and an ESD protection circuit
US6867103B1 (en) Method of fabricating an ESD device on SOI
US6730967B2 (en) Electrostatic discharge protection devices and methods for the formation thereof
JPH10261792A (ja) 半導体装置およびその製造方法
TW503586B (en) MOSFET structure with low junction capacitance
JP2004281843A (ja) 静電気放電保護素子およびこれを備える半導体集積回路装置
TW558754B (en) Self-aligned silicide process method
TW449831B (en) MOSFET with double ESD protection
TW442944B (en) Fabricating method of metal oxide semiconductor transistor
TW455932B (en) Manufacture method of metal oxide semiconductor transistor

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent