TW469373B - System and method of preforming a memory transaction on a low pin count bus - Google Patents

System and method of preforming a memory transaction on a low pin count bus Download PDF

Info

Publication number
TW469373B
TW469373B TW087112051A TW87112051A TW469373B TW 469373 B TW469373 B TW 469373B TW 087112051 A TW087112051 A TW 087112051A TW 87112051 A TW87112051 A TW 87112051A TW 469373 B TW469373 B TW 469373B
Authority
TW
Taiwan
Prior art keywords
bus
host
memory device
memory
control information
Prior art date
Application number
TW087112051A
Other languages
English (en)
Inventor
Andrew H Gafken
Joseph A Bennett
David I Poisner
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Application granted granted Critical
Publication of TW469373B publication Critical patent/TW469373B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4243—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Bus Control (AREA)

Description

經濟部中央榡準局員工消費合作社印製 4 69 373 at ^_ B7 五、發明説明（1 ) 本項申請與美國專利編號—_，建檔為——，標題為在低 腳位數匯流上排之I/O事務處理，美國專利編號^ —一，建 檔為——，標題為在低腳位數匯流排上之直接記憶體存取 (DMA)事務處理，與美國專利編號——，建檔為——，標 題為在低腳位數匯流排上之匯流排專司事務處理有關。以 上各專利申請指定為本專利的參照文獻。 發明簌圊 本發明與電腦系統有關’更確切而言，本發明是與在電腦 系統中，透過低腳位數匯流排，在兩種不同類型裝置之間 傳輸。 發明背景 傳統的電腦系統包括多類的週邊與記憶體裝置，該裝置可 經由工業標準建構（ISA)匯流排或擴充性匯流排（χ _匯流排） 來與系統的晶片組或處理器通信。系統的晶片组或處理器 包括大額的針脚（如大約5 0 · 7 0個針腳）與相關的電_路支援 ISA匯流排或擴充性匯流排信號，該信號可用來使晶片組或 處理器與傳統的週邊裝置形成介面，該裝置包括輸入/輸 出（I/O)或I/O控制器裝置，如平行埠控制器，序列埠控制 器，超I / 0控制器，磁片控制器，鍵盤控制器’與如可儲 存基本輸入-輸出服務（BIOS)資訊的非揮發性記憶體裝置之 記憶體裝置。 需要用大量的針脚數來支援ISA匯流排與擴充性匯流排標 準，—般會增加整體的系統成本。例如，晶片組或處理器 需要較大的封裝。較大額的針腳數封裝一般會比較小額的 -4- 本紙張尺度適用中國國家標準（CNS M4規格（210X297公釐） | 裝 . 訂-------線 (請先閲讀背面之注意事項再填寫本頁) 69 373 A7 B7 經濟部中央橾準局負工消費合作社印製 五、發明説明（ 針腳數封裝的成本高，且在軟體組裝與系統整合程序中， 造成製造品質與穩定度等問題β更甚者’較大量的針腳數 封裝需要印刷電路板（PCB)上較大的介面面積，這樣電腦系 統才能在上面執行。因此，最好是在電腦系統中放置可取 代ISA匯流排或X -匯流排的匯流排，該類匯流排可支援同 類型的週邊裝置，但卻可善用相對較少數的針脚或信號 線。 ISA匯流排或X·匯流排標準亦限制記憶體數量或1/〇位 址空間至2 4位元或最多為記憶體或〗/ 〇位址空間的16 MBytes。由於許多處理器與晶片組可以支援32位元或64 位元的位址空間，又名之前必須轉譯處理器位址空間至ISA 位址空間。又名可以產生明顯的雜務操作，如此一來電腦 系統的性能可能會受到負面的影響。因此，最好是用可支 援位址空間的匯流排’來取代ISA匯流排與X匯流排，並 與處理器或晶片组位址空間相容，且基本上並無限制。 ISA匯流排與X -匯流排標準具非同步的缺點，這樣會增 加組件設計的複雜度’需要用該组件來產生並回應ISA匯 流排與X -匯流排信號。因此，最好是用能支援组件之間的 同步傳輸之匯流排來取代ISA匯流排與X-匯流排，如此一 來可降低匯流排介面電路的複雜度。 發明概述 本系統具連接至主機與記憶體裝置的匯流排，匯流排包括 數個多用途的信號線可傳輸計時多工位址、資料與控制資 訊。記憶體裝置可以儲存啟動資訊並透過匯流排與主機傳 -5- 本紙乐尺度適用中國國家標準（CNS ) 規格（21〇x297公釐） ^ 裝 訂 線 (請先閲讀背面之注意事項再填寫本頁) '3 '3 A7 B7 469 373 五、發明説明（3 ) 輸資訊。 本發明的其他特色與優點將伴隨參照附圖與附帶說明而得 到更清楚的了解》 圖式描述— 本發明的特色與優點可參照範例的說明而取得更清楚的了 解，且不限於附圖範圍，附圖中的參照資料僅提供相似的 元件，其中： 圖1為具低腳位數（LPC)匯流排的電腦系統之具體實施 例； 圖2為LPC介面的具體實施例； 圖3為執行記憶體與I / 〇事務處理的狀態機器圖的具體 實施例： 〃 圖4為LPC記憶體讀取事務處理的具體實施例； 圖5為LPC i己憶體寫入事務處理的具體實施例； 圖6為執行記憶體與1/0事務處理的狀態機器圖的另一 具體實施例； 圓7為LPC記憶體讀取事務處理的另一具體實施例； 圖8為LPC記憶體寫入事務處理的另一具體實施例； 圖9為記憶體裝置選擇方式之具體實施例； 圖1 〇為記億體裝置的LPC介面的具體實施例； 圖1 I為運作低功率模式的計時圖之具體實施例β _細說明 本文說明一種具低腳位數（LPC)匯流排的電腦系統，[pc 匯流排可以取低電腦系統的ISA匯流排或X-匯流排，而同 -6- 本紙乐尺度適用中國國家標準（CNS ) A4規格（210X297公釐） I : ^------1T------線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中夹樣率扃負工消费合作社印製 469 373 經濟部中央橾準局貝工消資合作社印製 Α7 Β7 五、發明説明（4 ) 時可提供主機’像是處理器或晶片組，與週邊裝置，如J / 〇 或I / 0控制器裝置與記憶體裝置之間的傳輸機制。對於具 體實施例而言’ LPC匯流排包括通用的信號線，該信號線 可傳送定時多工位址，資料與控制資訊來執行記憶體， I / 0 ’直接記憶體存取（DMA)與在主機與週邊裝置之間的匯 流排專司事務處理。 LPC匯流排之明顯優點在於，它所需要的信號線較少（例 如’最多為6-8條信號線）來執行所有的功能，這類功能之 前需要由IS A匯流排與X -匯流排標準之5 〇 _ 7 〇條信號線來 執行。由於LPC匯流排的信號線數明顯地較Is a匯流排與 X·匯流排標準減少’因此需要用來在電腦晶片組或處理器 上支援LPC匯流排的針腳數會明顯地減少。相同地，含於 週邊裝置的LPC介面可以利用相同的針腳數，來經由LPC 匯流排與晶片组或處理器形成介面。這樣會造成組件製造 商較低的包裝成本與電腦系統製造商較低的系統成冰。另 外’這樣亦會使包裝與系統整合的品質提高，LPC匯流排 可用來取代其他系統的匯流排來減少連接至匯流排的封裝 的針腳數。 LPC匯流排的另一項優點在於，記憶體或〗/〇位址空間 並不限於傳輸匯流排特定的位址線數目；而是，LPC匯流 排可以_聯地傳輸需要用來構成位址空間的位址信號數。 因此，可以避免記憶體或I/O位址空間的傳統混淆。 LPC匯流排的另一項優點為可用來與晶片組或處理器和週 邊裝置形成介面的LPC介面邏輯與/或軟體，為與現有的 本紙張尺度適用中國囤家標準（CNS U4規格（210Χ297公釐） ---------餐------11------^ (請先閱讀背面之泣意事項再填寫本瓦) 469373 經濟部中央標準局負工消费合作社印製 A7 ----------B7 五、發明説明（5 )" — 運用ISA匯流排或χ_匯流排標準的電腦系統相容。也就是 說，不S要用#別的驅動程式或組態在來操作系統軟體或 應用程式來在LPC匯流排系統相對於ISA匯流排或χ_匯访 排系統上執行〇 ' LPC匯流排的另一項優點在於，它可以為在主機與週邊襞 置中啟動LPC介面電路的同步匯流排，較非同步介面設計 需要較少的複雜電路。 LPC匯流排與相關的支援電路可包括在其他系統中，該系 統包括列表機，數位照相機與通訊系統（包括數據機、無線 電話系統、呼叫器與數位答話系統）。 圖1為電腦系統100的具體實施例，該系統包括連接至週 邊裝置的主機102，該週邊裝置包括I/O或1/〇控制器裝 置104與106 ’與經由LPC匯流排124的記憶體裝置108。 主機102可能為晶片组，處理器或其他控制邏輯，包含可 與LPC匯泥排124形成介面的信息。主機1〇2亦包.括要用 來與選項性的ISA匯流排126與選項性PCI或主機匯流排 128形成介面的必要邏輯。主機1 〇2可透過匯流排丨3 〇與記 憶體110傳輸位址、資料與控制資訊’該匯流排可能為局 域匯流排或其他記憶體匯流排。記憶體〗30可能為系統1 〇〇 的主要記憶體’如動態隨機存取記憶體⑴RAM)、靜態隨機 存取記憶體（SRAM)或其他揮發性或非揮發性記憶體，這類 β己憶可儲存操作系統軟體、應用密瑪或程式資料。 I/O裝置104與106，可為在I/O位址空間中形成位址的 I / 〇控制器裝置，並控制存取至週邊組件，該類组件如磁 -8- 本紙張尺度適用中囷國家榡準（CNS ) Α4規格（210Χ297公釐） f請先聞¾背面之注¾.事項再m-'寫本頁j -裝 -訂 經濟部中央橾準局負工消費合作社印製 4 69 373 A7 B7 五、發明説明（6 ) 碟、等盤等。！/〇裝置1〇4與106可為磁片控制器，串聯埠 控制器，平行埠控制器，與紅外線（1R)控制器，鍵盤控制 器’音訊控制器裝置或影訊控制器裝置。丨/〇裝置i 〇4可為 超級I/O裝置，包括了 I/O控制器120與122，可各別為磁 碟控制器、串聯埠控制器、平行埠控制器、紅外線（IR)控 制器、鍵盤控制器'音訊控制器或影訊控制器裝置。 記憶體裝置108為週邊裝置，可在記憶體空間中形成位 址β例如，記憶體裝置10 8包括任何類型的揮發性或非揮 發性的記憶體’如DRAM，SRAM，快閃記憶體，電動可程 式化唯讀記憶體（EPROM)，電動可清除式程式化唯讀記憶 體（EEPROM)，帶磁儲存媒介或光學儲存媒介。記憶體裝置 10 8可以儲存系統啟動密碼，管理密碼，操作系統資料，應 用程式密碼，程式資料或可用作主機102或I/O裝置1〇4與 106的暫存區》系統啟動密碼包括必要的軟體，可組態或啟 動系統100內的组件，並可能包括BIOS資訊》 每個主機102與週邊裝置1〇4，1〇6，與108包括了 LPC 介面118’ 112’ 114’與116，可產生LPC信號並透過LPC 匯流排124回應LPC信號。這類LPC介面可以使系統1〇〇 透過LPC匯流排124執行記憶體，I/O，DMA，與匯流排 專用事務處理。每個LPC介面具輸入或輸出針腳來接收或 傳輸信號 LAD[3 :0]，LCLK，與 LFRAME#。請注意 跟著信號名稱，表示信為使用中的低狀態信號’對於其他 的具體實施例而言，使用中的低狀態信號可以轉變為使用 中高狀態信號。 -9- 本紙張尺度通用中國國家標準（CNS ) A4規格（2丨〇 χ 297公釐） I .n n Ml n I n I ^ n ϋ I K I n I 1· n I (請先聞讀背面之注彖事項再4·寫本1) A7 B7 4 69 373 五、發明説明（7 ) L AD[ 3 : 0 ]信號線為通用的信號線，可透過LPC匯流排 124在主機102與週邊裝置1〇4，106與108之間傳送計時多 工位址 '資料與控制資訊。不論LAD[3 : 0 ]是否在特定的時 間内傳送位址、資料或控制資訊’均可由系統I 〇 〇的操作 内文來決定，本項要點將於下文說明。LAD[ 3 : 0 ]以4位元 匯流排來說明’可包括任何信號線數來實現傳送定時多工 位址、資料與控制資訊之一般目地。4位元半字節尺寸的區 流排在降低LPC介面112-118之所需針腳數上具優勢，並 可降低針腳數與主機102的包裝大小與週邊裝置 106 ，與 108 。 LCLK為時脈信號，可以由LPC介面118或由其他主機 102(未顯示出來）内的電路來產生◊另外，LCLK可以由系 統時脈來產生（未顯示）’該系統時脈包括一晶體或其他定時 電路。對於一項具體實施例而言，LCLK可為pci匯流排 128的PC1時脈》
主機102的LPC介面118產生LFRAME#表示LPC事務處 理或週期的啟動或結束。每個LPC介面112，1 14與1 16可 以監視或取樣LFRAME#來決定何時要結束或開始lpc事務 處理。例如，當以週邊裝置104106與108主機1〇2，LPC 介面112，114與116來插入LFRAME#時（如狀態為低時）， 可監視LAD[3:0]來決定、是否要為它們執行事務處理或週 期。在佔優勢的方面，當事務處理並非為特定週邊裝置而 執行時，週邊裝置可以輸入低功率模式並由匯流排拆除與 狀態機器的連結與/或閘道其時脈。若在多於一個LCLK -10· 本紙浪尺度適用中國國家標準（CNS ) A4規格（210X297公釐） I I I「 裝 ^ 線 f請先閲讀背面之注蠢事項再填寫本頁) 經濟部中央橾準局貝工消費合作社印製 3 9 6 4 3 經濟部中央標準局員工消费合作社印褽 五、發明説明（8 ) 週期插入LFRAME#，則LPC介面112，114與1 1 6會在最後 的LCLK週期時當LFRAME#使用中時，只回應LAD[3:0] 之啟動控制資訊。表格1總結了當插入LFRAME#時，在 L AD [ 3 : 0 ]上之啟動控制資訊之定義。 表格1 LAD[3:0] 功能 0000 事務處理開始 0001 所保留的 0010 允許主匯流排0 0011 允許主匯流排1 0100 所保留的 1101 記憶體讀取 1110 記憶體寫入 1111 停止/中止事務處理 LFRAME#可中止或結束LPC事務處理，例如，週‘邊裝置 104，106，108 各別的 LPC 介面 112*114,與 116，可在 LPC事務處理時持續監測LFRAME#。若在LPC事務處理時 插入LFRAME#，週邊裝置104，106，與108將會停止驅動 LAD[3 :0]並中止其LPC事務處理。在一具體實施例中，主 機102可插入LFRAME#至數個LCLK週期中（例如，4個時 脈週期）來確定所有的週邊裝置均確認中止表示。在一個或 多個LCLK週期中，主機102可在週邊裝置104-108均停止 驅動LAD[3:0]之後，在LAD[3:0]上驅動预決資料。在一 具體實施例中，主機102驅動LAD[3:0]的1111，而同時 -11- 本紙張尺度適用中國國家標窣（CNS ) A4規格（2丨0X297公釐） (锖先閲讀背面之注含事項再·填莴本頁) 裝 訂 4 69 373 A7 B7 經濟部中央標準局貝工消费合作社印製 五、發明説明（9 LFRAME#插入以表示中止事件。在中止事件結束時’ LFRAME#可在另一項新LPC事務處理執行之前解除插入。 對於另一項具體實施例而言，LFRAME#可用在任—系統 中兩裝置之間（例如主機與週邊裝置），作為獨立控制線（匯 流排以外）之獨立控制信號，以傳輸像是記憶體，1/〇，專 司匯流排，或DMA事務處理等事務處理之開始或中止。 LPC匯流排124亦包括重設信號PRESET#輸入至一LPC 介面112，114，116 ,與118 ,並預設Lpc介面至一已知狀 態（例如閒置狀態）。在一具體實施例中，LRESET#可為與 PCI Μ流排128上PCI重設信號之重設信號。 I/O裝置104與106可能具DMA請求信號1^&<5〇#與 LDRQ1#，分別位於控制線上以提供至主機1〇2的Lpc介面 118。LDRQ0#與LDRQ1#可在執行DMA或匯流排專司事務 處理之前’用來傳輸編碼的DMA頻道請求至主機1 〇2中。 每個I/O裝置具一獨特的LDRQ#信號，如此一來，.週邊裝 置I/O控制器120與122可共用LDRQ0#的DMA頻道請 求。 LPC匯流排124可能包括低功率或待機信號LpcpD#，本 信號可由主機102輸出至控制線之每一週邊裝置1〇4•丨 如圖11所示’主機102可非同步地在時間t〇時插入 LPCPD#(如低狀態的），以使週邊裝置1〇4_1〇8輸入低功率 模式。在確認主機102所插入的LPCPD#時，週邊裝置104-108將會暫停任何的LPC事務處理，並三態化或驅動 LDRQ#信號為無效。週邊裝置1〇4_1〇8與或主機ι〇2將會 (請先閲讀背面之注t·事項再·填寫本頁j .裝 訂 -12-
經濟部中央標準局員工消費合作社印製 469 373____^ - 五、發明説明（10) ~~ -態化或驅動LAD[3:G]至-已知狀態。主機1G2亦會在插 入LPCPD#以後驅動LFRAME#至一已知狀態（高或低）。在 低功率模式中，LCLK：可在間11肖關閉，而週邊裝置 04 1 〇8 了關p#其狀態機器與或其他邏輯。在—具體實施例 中10 # 11之間的時間差距至少為3 〇微秒，當存在低功 率模式時’ LCLK可以在時間t2時非同步地重新啟動，且 可在時間t3時解除插入LpcpD#之前執行一段時間。在一 具體實她例中，12與13之間的時間差距至少為工〇〇微秒。 LRESET#可以用來從t3到Μ重設週邊裝置1〇41()8 β在一 具體貫施例中，13與t4的時間差距至少為6 〇微秒。
主機102與週邊裝置1〇4·1〇8具使用於ISA或pci匯流排 額外的側頻輪入與或輸出信號，包括干擾信號（如SERIRQ 與SMI#)，額外的時脈信號（如CLKRUN#)，與功率處理信 號，有關於此將會在下文敘述。 在一具體實施例中使用大約6 _ 9條信號線，LPC .匯流排 124可透過傳統的〗s A匯流排或X _匯流排零件或系統提供 大量的信號與腳位數，例如，不再需要可在隨插即放裝置 上找到的以下的ISA匯流排或X-匯流排信號·· d [7 : 0]， SA[15;0] » DREQ[3:0] . DACK#[3:0] > TC - IOR# » IOW# ’ IOCHRDY ’ IOCS16#，與 MEMCS16#。這樣會造成 在匯流排、主機與或週邊裝置上儲存大約3 〇 _ 4 〇個信號， 在一具體實施例中’全功能超級〇週邊控制器裝置，可 在在與I S A匯流排或X -匯流排相容的情形下，必須為16〇 針脚封裝’若使用LPC介面則需要8 8針腳（或更少）的封 -13- 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X297公餐） I.--：------^------1T------.^ (請先閲讀背面之注*-事項再·填寫本頁) 經濟部中央標準局員工消費合作社印製 4 β 9 3Τ 3 Α7 Β7 五、發明説明（11 ) 裝，如圖1所示〇 LPC介面112-118可以用LPC匯流排來執行記憶體， I /0 ’ DMA與匯流排專司事務處理或週期，包括記憶體讀 取、記憶體寫入、I / 0讀取、I / 〇寫入、DMA讀取、DMA 寫入、匯流排專司記憶體讀取 '匯流排專司記憶體窝入、 匯流排專司I / 0讀取、匯流排專司I / 〇寫入》事務處理類 型顯示在週期類型欄位中，與用主機1 〇2或週邊裝置1 04， 106，與108在LAD[ 3 : 0 ]驅動的方向控制資訊。表格2說明 週期類型與用LAD[ 3 : 1 ]編碼的控制資訊，其他以相同或其 他信號線上的編碼亦可以使用。 表格2 LAD[3:11 事務處理 000 I/O讀取 001 I/O寫入 010 記憶體讀取 Oil 記憶體寫入 100 DMA讀取 101 DMA寫入 110-111 所保留的 圖2表示主機102的LPC介面11 8之具體實施例的LPC 介面200 ’ LPC介面200產生並詮釋在LPC匯流排124上的 位址、資料與控制資訊來執行表格2之事務處理。LPC介 面200包括記憶體與I/OLPC控制邏輯202，該邏輯可控制 主機102與週邊裝置104-1 08其中之一之間的記憶體讀取、 -14- 本紙張尺度適用中國國家標準（CNS ) Α4現格（210Χ297公缓） (請先閲讀背面之注意事項再'填寫本頁} 『裝. *1Τ 線 469 373 A7 經濟部中央橾隼局員工消費合作社印製 B7五、發明説明（12) 記憶體寫入、I/O讀取、與I/O寫入LPC事務處理。記憶 體與I/OLPC控制邏輯202包括狀態機器或序列器，可在特 定LPC事務處理所需的狀態之間形成序列，並在 LAD[3:0]，LFRAME#與或LCLK上產生位址、資料或控制 資訊，在LAD[3:0]，LFRAME#與或LCLK上所提供的資訊 可利用邏輯208提供至匯流排214至LPC匯流排124中。 在一具體實施例中，記憶體與I/O LPC控制邏輯202可決 定透過一個或多個信號216與LPC解碼邏輯210來通訊， 需要LPC記憶體或I/O事務處理。LPC解碼邏輯210可能 接收記憶體或I/O寫入或讀取請求與主機102、ISA匯流排 126或PCI或主機匯流排128的相關位址。LPC解碼邏輯可 以解碼位址與信號記憶體與I/O LPC控制邏輯202以開啟記 憶體或I/O LPC事務》LPC解碼邏輯210亦可位於LPC介面 200的外部但位於主機102的内部，定義週邊裝置104-108 的解碼位址範圍，以與傳統的ISA匯流排與X-匯流-排等週 邊裝置相容，輔助LPC事務處理軟體顯見於操作系統軟體 與應用程式軟體。另一具體實施例中，記憶體與I/O LPC事 務的控制可以區分為不同的控制電路。 LPC介面200亦包括DMALPC控制邏輯204，該邏輯可控 制主機102與I/Ο裝置104與1 06之間的DMA讀取與寫入 LPC事務處理。DMA LPC控制邏輯204可包括狀態機器或 序列器，可在DMA LPC事務處理之所需要的狀態之間形成 序列，並在LAD[3 _0]、LFRAME#與或LCLK上產生位址、 資料或控制資訊，並可接收DMA請求信號LDRQ0#與 -15- 丨· 裝 訂 务 (請先閱讀背面之注會事項再-填寫本頁) 本紙浪尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 4 69 373 A7 經濟部中央標準局員工消f合作社印繁 B7五、發明説明（13) LDRQ1#。在 LAD[3:0]、LFRAME#、LDRQO#與 LDRQ1#或 LCLK上提供的資訊可經由邏輯208與匯流排214提供至或 由LPC匯流排124提供出。 DMA LPC控制邏輯204可以與主機102與記憶體1 10經 由位於主機102內的DMA控制器2 12形成介面。DMA LPC 控制邏輯204可以透過一個或多個信號2 1 8與DMA控制器 212來通信。在一具體實施例中，DMA控制器212可包括 一個或多個8237或8237相容的DMA控制器。DMA控制器 2 12可以DMA頻道來在主機1 02内執行裁決，如此一來使 用DMA頻道的I/O裝置可以經由主機102來與主記憶體 1 1 0通訊。 LPC介面200可能包括匯流排專司LPC控制邏輯206，該 邏輯可控制匯流排專司記憶體讀取與寫入LPC事務，匯流 排專司I/O讀取與在主機102與週邊裝置104-108之間的寫 入事務。匯流排專司LPC控制邏輯206包括狀態機.器或序 列器，可在匯流排專司LPC事務處理所需要的狀態形成序 列，並在LAD[3 :0]、LFRAME#、與或LCLK可產生位址、 資料或控制資訊，並接收DMA請求信號LDRQ0#與 LDRQ1#。以 LAD[3:0]、LFRAME#、LDRQ0#與 LDRQ1#或 與LCLK可經由邏輯208與匯流排214提供至LPC匯流排 124或自LPC匯流排124送出。 邏輯208包括一個或多個暫存器或收發兩用器，可在LPC 匯流排124與LPC匯流排2 14之間形成介面，另外，LPC介 面200可能不包括匯流排214，而是邏輯208可能直接個別-16- ---：------^.------ΐτ------0 (請先閱讀背面之注t--事項再·填寫本頁) 本紙乐尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央標準局貝工消费合作社印策 A69 373 A7 ^ ___ B7 五、發明説明（14) 連接至記憶體的輸入與輸出信號，與I/〇 Lpc控制邏輯 202 ’ DMA LPC控制邏輯204 ’與匯流排專司LPC控制邏輯 206。在另外的具體實施例中，邏輯2〇8可能為選取器或多 工器電路’可在主機1〇2的控制下輸出或輸入適當的[pc k號至LPC匯流排124與控制邏輯204與206，或由LPC 匯流排124與控制邏輯2〇2，204，與206傳送出信號。 圖3為狀態圖的具體實施例，該實施例可執行一個或多個 LPC介面ι12_ι18來執行主機ι〇2與週邊裝置ι〇4_1〇8之間 的記憶體與或I/O窝入或寫入LPC事務處理。例如，圖3 的狀態圖可為狀態機器或記憶體的序列器與圖2的I/C)LPC 控制邏輯202來使用。本狀態圖執行記憶體讀取、記憶體 寫入、I/O讀取、與I/O窝入LPC事務處理》對於其他具 體實施例而言，個別的狀態機器可以執行記憶體事務處理 與I/O事務處理。記憶體讀取與寫入LPC事務處理將會以 圖4與圖5之示範計時圖為輔助來說明。 由主機102自記憶體裝置1〇8的記憶體區位讀取的示範記 憶體讀取LPC事務處理將參照圖3與圖4來說明，例如可 以用主機102來執行記憶體讀取LPC事務處理，以自記憶 體裝置108讀取系統啟動資訊。在狀態302中，LPC介面 Π 8為閒置狀態並不在LFRAME#解除插入（如狀態為高時） 時執行LPC事務處理》利用在LPC匯流排124上插入 LFRAME#(如低狀態時），可在主機1〇2執行LPC事務處理 時’程序轉換至狀態304中（如當控制邏輯202自LPC解碼 邏輯21 0與主機102接收解碼的信號’表示記憶體讀取[pc -17- 本紙張尺度適用中國國家標準（CNS > A4規格（210X297公瘦） I ^--^------私衣-- (請先閏讀背面之注务事項再*填寫本頁)
1T 線 經濟部中央榡準局貝工消費合作社印製 469 373 A7 --- B7 五、發明説明（15) ''一 事務處理即將發生）°主機102可以驅動開啟控制資訊，表 示在週期T0時之LAD[3:0]LPC事務處理之開啟。例如， 表示在表格1中0000之在lad[3:0]上的開啟控制資訊。 程序可轉接至狀態306，主機102在週期T1時驅動週期 類型與在LAD[ 3 : 0 ]的方向控制資訊。週期類型與方向控制 資訊指示週邊裝置1〇4_108，LPC事務記憶體讀取事務處 理。例如，週期類型與方向控制資訊可能為在LAD[ 3 : 〇 ]之 010。 程序轉接至狀態308而主機102在η時脈週期T2時，在 LAD[3:〇]之特定記憶體裝置1〇8之記憶體區位可驅動位 址。位址可為圖1之如系統1 〇〇所支援的任何位元長度， 並透過數個η個時脈週期T2傳輸該位址。在某一具體實施 例中’ 1己憶體空間可為4 GBytes，需要記憶體位址的3 2個 位元。以此具體實施例為例’控制邏輯可提供位址資訊的8 個時脈週期至LPC匯流排124來轉換主機102的位.址資訊 之8個半字節（32位元）至記憶體裝置log。位址資訊可由 記憶體裝置1 08所預定的順序，最重要的半字節排最先， 最不重要的半字節排最後。 在另一具體實施例中，主機1 〇2可選擇性地在後續週期中 驅動LAD[ 3 : 0 ]上之控制資訊。在某一具體實施例中，大小 控制資訊表示要在狀態308中以位址開啟之記憶體裝置1〇8 中讀取之記憶體資料位元數，表格3提供之後要透過 LAD[ 3 ·. 0 ]傳送的LAD[ 1 : 0 ]之位元數的編碼具體實施例， 其他在相同或不同LAD信號線上的編碼亦可使用。 -18- 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0X297公楚） (請先閲讀背面之注參事項再4'寫本頁) -裝- 訂 4 69 373 A7 B7 五、發明説明（16 ) 表格3 LAD「l:〇l 大小 00 8位元(1位元組） 01 16位元(2位元組） 10 所保留的 11 32位元(4位元組） 在某一具體實施例中，大小控制資訊表示記憶體的2倍大 位元組由記憶體裝置108來讀取，該裝置以狀態306中所提 供的位址來啟動。 程序可轉接來倒轉（TAR)狀態312以在η時脈週期T4時 將主機102對LPC匯流排124的控制轉至記憶體裝置I〇8。 在某一具體實施例中，狀態3 12為2個時脈寬，在第1個 時脈週期中，主機102可以預決控制資訊（如u丨i)來驅動 LAD [ 3 . 0 ]線路。在第2個時脈週期中，主機1 〇2可三態化 LAD[ 3:0]線路。這類線路具弱上拉式特性，因此它.們可能 會保留在一邏輯高狀態。在某一具體實施例中，n為一時脈 週期或多於2個時脈週期來倒轉laD[ 3 : 0 ]。 程序可轉換至狀態314,主機1〇2會在本狀態中等待n時 脈週期Τ5，而同時記憶體裝置〗〇8會在LAD[3:〇]上驅動 頻道内同步化控制資訊《同步化控制資訊可用來新增等待 狀態，直到記憶體裝置108準備好要輸出記憶體資料。以 此方法，具不同速度或存取時間的記憶體裝置可連接至相 同的LPC匯流排。傳統上，在控制線路上的特定之控制信 號可用來表示資料何時預備好（如在ISA匯流排之 -19- 1 ^ ^ 裝 訂 線 {請先閲讀背面之注t事項再4'寫本頁) 經濟部中央樣準局員工消費合作社印製 本紙張尺度適用中國國家榡準（CNS ) 公釐） A7 4 69 373 五、發明説明（17) IOCHRDY或X -匯流排）。相反地，記憶體裝置108可用 LAD[3:0]上之頻道内信號，來插入等待狀態，而不需使用 額外的特定之針腳或信號線路。 在某一具體實施例中’同步控制資訊欄位具2個相位，第 一相位可驅動LAD[3:〇]上第—控制資訊（如〇1〇ι或 0110)，而同時存取所請求的資料。第2相位驅動LAD[ 3 : 0 ] 上第二控制資訊’表示資料已準備好輸出至LPC匯流排 124(如LAD[3:0]上之〇〇〇〇)。主機1〇2可監測同步控制資 訊，並決定何時要傳送第二資訊。主機丨〇2會在後續時脈 週期T6中知道記憶體1 02所輸出的資料，是否為主機i 所請求的資料。在某一具體實施例中，第一控制資訊具一 編碼能力（LAD[3:0]上的0110)，表示記憶體裝置ι〇8驅動 相對大量的等待狀態至LAD[ 3 : 0 ](如大約2 〇個以上的等待 狀態）。第一控制資訊亦具編碼能力（如LAD[3 :〇]上之 0 1 01 )，表TF表不記憶體裝置108驅動相對少量的等待狀態 至LAD[ 3 : 0 ](如大約1 - 2 0個以内的等待狀態）。在某一範 例中（請參照以下表格4)，記憶體裝置丨〇8可驅動 LAD[3:0]上之uo個時脈週期的〇1〇1同步資料然後再 驅動LADH.0]上（〇〇〇〇週期，以表示所請求的資料已預 備好，且會在下一個時脈週期中輸出9 右等待狀態數目很多，主機丨9 D 4 . 夕 很120會以輸入狀態320來決定 中止事務處理’如上又所述，主機1〇2可插入 -個或多個時脈週期來中止事務處理，並驅動預決的中止 LAD[3:0]上的控制資訊（如表格1的Uu)。 -20- 本紙張尺度適财關----- 裝 （訂 線 (請先聞讀背面之注t事項再_填寫本頁) 經濟部中央榡準局負工消費合作社印製 469 373 A7 B7 五、發明説明（18) έ己憶體裝置1 08可利用控制資訊的同步化欄位來傳送 LAD[ 3 : 0 ]上的頻道内錯誤訊息至主機1〇2的[pc介面 11 8 *錯誤訊息可在同步化序列的任何時間傳送，例如，它 可以在具第一與第二同步化控制資訊的具體實施例中以第 二控制資訊來傳送，錯誤訊息表示所請求的資料在某些地 方遭受破壞’週邊裝置不了解請求，作成無效請求，或該 請求係在週邊裝置處於低功率模式或在另一未準備好接受 或無法接受輸出資料模式時作成。在某一具體實施例中， 若在記憶體讀取事務處理時傳送錯誤訊息，則該資料會被 讀出並受到棄置。 表格4提供上文所述的同步化控制資訊之lad[ 3 : 0 ]之編 碼具體實施例’亦可使用其他的編碼。 (諳先聞讀背面之注t事項再C寫本頁) .裝. 訂 經濟部中央標準局員工消費合作社印製 表格4 LADi3:01 表示 0000 預備好 0001-0100 所保留的 0101 短暫等待 0110 長時間等待 0111-1000 所保留的 1001 DMA已預備好接受更多 21· 本紙張尺度適用中國國家標準（CNS )八衫見格（210X297公爱） 經濟部中央橾準局貝工消費合作社印製 4 69 37 3 五、發明説明（19) 1010 錯誤 1011 所保留的 1100 不接受更多的同步化 1101-1111 所保留的 在另一具體實施例中，頻道内同步化控制資訊可以透過通 用的計時多工匯流排來在兩個裝置（如主機與週邊裝置）之間 使用’在任何系統内來傳輸等待狀態、錯誤或其他之前所 描述過或在表格4中所總結的資訊。 當記憶體裝置1 08預備好要輸出其資料至LPC匯流排 124,在LAD[3:0](如〇〇〇〇)上所提供的合適同步化控制資 訊之後’程序可轉換至η時脈週期T 6的狀態3 16。在狀態 3 16中’主機1 〇2可讀取由記憶體裝置108所提供的資料至 LAD[3:0](如〇〇〇〇)，程序轉換至η時脈週期Τ6的狀態 3 1 6。在狀態3 16中’主機i〇2可讀取由記憶體裝置1 〇8所 提供的資料至LAD[ 3 : 0 ]上。記憶體裝置1 〇 8可透過· 2個時 脈週期以位元組遞增來驅動資料至LAD[ 3 : 0 ] ◊在一 2位元 組轉換的具體實施例中，可以以第一 2個時脈週期來輸出 第一位元組’而在以下2個時脈週期中輸出第二位元組。 對於每一位元組而言，首先以記憶體裝置丨〇8的低和高半 字節或以其他格式來輸出資料，相同地，以記憶體裝置1〇8 輸出的每一位元群组可以首先為低位元組，高位元組或其 他格式來輸出。 在某一具體實施例中，多重位元組讀取可利用週期循環在 狀態316與314之間執行，如此一來，同步化控制資訊的搁 -22- 本紙張尺度賴巾®—標準（CNS )^^~^^97公羡}---- ---^------^------π------線 (铕先閱讀背面之注t事項再4*寫本頁) 4 6 9 37 3 A7 ---— B7 五、發明説明（20) 位可在位元組之間插入。在另一具體實施例中，可讀取多 重位元組的脈衝_讀取，同時本程序仍處於狀態3丨6中。 在另一具體實施例中，記憶體裝置1〇8可在狀態3 14中驅動 LAD[3 :0]的u00 ’表示在資料位元組之間不再有同步化控 制資訊轉移。在另一具體實施例中，不再需要特定的同步 化控制資訊來表示讀取了多重或脈衝串資料。 在主機102讀取了所有的資料以後，程序轉換來倒轉 (TAR)狀態3〗8，在該狀態中LAD[ 3 : 0 ]的控制可以在n時 脈Τ7中回到主機ι〇2。如狀態3丨2，狀態318可為2個時 脈寬’在第一時脈中，週期記憶體裝置〗〇 8可以用預定控 制資訊（如1111)來驅動LAD[3:0]線路《在第二時脈週期 中’記憶體裝置108可三態化LAD[3:0]線路。在其他具體 實施例中，η可為倒轉LAD[3:0] —個時脈週期或2個以上 的時脈週期。 經濟部中央橾準局員工消費合作社印製 主機102執行示範性寫入[PC事務處理至記憶體裝置1〇8 的记憶體區位將可參照圖3與圖5來說明。主機丨〇2可以 執行利用記憶體窝入LPC事務處理，來將系統啟動資訊寫 入至1己憶體裝置丨08。在狀態3〇2中，主機i〇2在閒置狀態 不執行LPC事務處理。當主機1〇2插入Lpc匯流排124的 LFRAME#時，程序執行lpc事務處理（例如，控制邏輯202 k LPC解碼邏輯2 1 〇與主機丨〇2接收已解碼的信號，表示 d憶體讀取LPC事務處理即將發生）。程序可轉換至開啟狀 態302 ’主機1〇2可驅動在[ΑΕ)[3:〇]上的控制資訊，表示 lpc事務處理開始了。例如，開啟控制資訊可為如表格1 -23- 本紙張尺度適用中國國家標準（CNS ) ) 經濟部中央標準局員工消費合作社印製 469 373 A7 __ B7 五、發明説明（21) 所示的0000,程序轉換至狀態304，並在週期T1時驅動 LAD[3:0]上的週期類型與方向控制資訊，該週期指示週邊 裝置104-108 LPC事務處理為記憶體寫入事務處理。例如’ 週期類型與方向控制資訊可能為如表格2所示的LaD[3:〇] 上之011。 程序可轉換至狀態308 ’主機1 〇2在n時脈週期τ2中， 驅動LAD[3:0]上的所選之記憶體裝置1〇8的記憶體區域之 位址。如前文所述，位址可能為系統所支援的位元長度， 如圖1所示的系統1 〇〇，並透過n時脈週期T 2來傳送。位 址資訊可首先提供為最重要的半字節，最不重要的半字 節，或以其他記憶體裝置1 〇 8所期待的順序來提供。 在另一具體實施例中，程序主機102可在週期T3中驅動 LAD[3 :0]上的大小控制資訊，大小控制資訊表示要以狀態 308所提供的位址來開啟，要寫入至記憶體裝置1〇8的記憶 體資料之位元组數。 私序可轉換至狀態310’主機1〇2可在η時脈週期丁4中 透過LAD [ 3:0]寫入合適的資料位元組至記憶體裝置ι〇8 中’主機102可透過2個時脈週期以位元組遞增藤動 LAD[3:0]的資料。例如’若轉換的是16位元或2個位元 组，則第一位元組可以第一 2時脈週期來輸出，而第二位 元組可以接下來的2個時脈週期來輸出。對於每個位元叙 而言’資料可以首先由主機102低半字節、高半字節、與 其他格式來輸出。相同地，以主機102輸出的每個位元鮮 组可以低位元組、高位元组或其他格式來輸出。主機！ 〇2 本纸浪尺度適用中囷國家標準（CNS ) A4規格（210X297公釐） -I I i I ^1— n —訂 λ {请先閱讀背面之注t事項再r寫本頁j 469 373 A7 ___ B7 五、發明説明（22 ) 可以在狀態310中寫入一個或多個資料（脈衝串）位元組。 程序可轉換倒轉（TAR)狀態312將對LPC匯流排124的控 制在η時脈週期T 5中轉換至記憶體裝置丨〇8，本程序可轉 換至狀態3 14，而主機1 〇2等待η時脈週期，同時記憶體裝 置108會在時脈週期Τ6中驅動LAD[ 3:0]之頻道内同步化 控制資siL ’在某一具體實施例中，同步控制資訊可為一個 或多個時脈週期’並可用來確認寫入資料至記憶體裝置1 〇8 的接收（如在LAD[3 :0]之〇〇〇〇) D同步控制資訊亦可用來新 增等待狀態，直到將資料寫入記憶體裝置1〇8或儲存在記 憶體裝置10 8為止。在這類等待狀態時’記憶體裝置i⑽可 驅動在LAD[3 : 0]上短暫等待的狀態同步化控制資訊或長時 間等待狀態，如表格4所示》當記憶體裝置丨〇8將資料窝 入至已定址的記憶體區位中，記憶體裝置1〇8可能會驅動 LAD[3:0]之預備狀態（如〇00〇)。 若以§己憶體讀取LPC事務處理，使用控制資訊的同步化 攔位，記憶體裝置108亦透過LAD[3:0](如1010)傳送頻道 内錯誤訊息至主機102。錯誤訊息表示窝入事務處理不會正 確地發生或某些錯誤已發生。 經濟部中央標準局員工消费合作社印製 主機102可轉換倒轉（TAR)狀態318，其中lad[3:〇]的 控制可能會在η時脈週期τ 7中回到主機1 〇2。 圖6為狀態圖的另一具體實施例，該附圖可為一個或多個 LPC介面112，118在主機102與週邊裝置1〇4_1〇8之間執行 記憶體與或I/O窝入或讀取LPC事務處理。例如，圖6 = 狀態圖可為狀態機器或記憶體之序列器與圖2的丨/〇 [PC扣 -25- 本紙張尺度通用中國國家揉準（CNS ) A4規格（210X297公釐） Α7 Β7 469 373 五、發明説明（23) 制邏輯202所使用。本狀態圖可執行記憶體讀取與記憶體 寫入LPC事務處理。記憶體讀取與記憶體寫入Lpc事務處 理將參照圖7與圖8的示範計時圖之輔助來說明。 由主機1 02自記憶體裝置108的記憶體區域來讀取示範記 憶體讀取LPC事務處理’讀者可參照圖6與圖7獲得了 ~ °兄憶體項取LPC事務處理可利用主機1 q2執行自記憶 體裝置108讀取系統啟動資訊。在狀態6〇2中，LPC介面 118處於間置狀態’並不在插入[FRAME#(如狀態為高時） 時執行LPC事務處理。當主機丨〇2執行LPC事務處理（當控 制邏輯210接收LPC解碼邏輯210與主機1〇2之解碼過的 信號，表示記憶體讀取LPC事務處理即將要發生），將 LFRAME#(如狀態為低時），插入至LPC匯流排124時，執 行程序轉換至狀態604。主機1 〇2驅動開啟控制資訊，表示 在週期T 0時，LAD[ 3 : 0 ]之LPC記憶體讀取事務處理開 始。例如，開啟控制資訊可為LAD[ 3:0]之1101，如表格！ 所示。 程序轉換至裝置選擇（IDSEL)狀態606,而主機102可驅 動LAD[ 3:0]上之裝置選擇控制資訊來選擇記憶體讀取事務 處理之特定記憶體裝置。在某一具體實施例中，連接至 LPC匯流排124的記憶體裝置具外部硬體線路或内部以暫存 器為基礎的辨識裝置。圖9為硬體線路記憶體裝置的辨識 裝置之具體實施例。記憶體裝置900具在輸入端1〇、π、 12、與13的〇〇〇〇辨識裝置。記憶體裝置9〇1具輸入端 、Π ' 12、與13的0001辨識裝置β記憶體裝置915具 -26- 本紙張尺度適用中國國家標準（CNS > Α<»規格（210X297公釐） ^·'I n n I I I 線 {請先閲讀背面之注意事項再填寫本頁) 經濟部中央標华局負工消費合作社印策 4 經濟部中央橾準局貞工消費合作社印製 6 9 373 A7 A7 ^____B7 五、發明説明（24) 輸入端ΙΟ ' II、12、與13的1111辨識裝置。任何硬體線 路輸入數字均可利用二進位格式或其他格式來辨識或選擇 圮憶體裝置的任何數字。每一連接至LPC匯流排丨24的記 憶體裝置可比較裝置選擇控制資訊與其硬體線路辨識裝 置，來決定是否LPC記憶體讀取（或寫入）事務處理的執行 是針對它們。若記憶體事務處理不是針對它們，則記憶體 裝置可輸入低功率狀態（如閒置狀態6〇2)。 程序可轉換至狀態608，而主機102可在n時脈週期T2 時，驅動在LAD[ 3 : 0 ]上之選定記憶體裝置1 〇8之記憶體區 位之位址。位址可為系統所支援的任何位元長度，如圖1 的系統100 ’並透過數個η時脈週期T 2來傳輸。在某一具 體實施例中’記憶體位址可為256 KBytes，需要記憶禮位 址2 8個位元。在此具體實施例中’位址資訊的7個時脈週 期可由控制邏輯來提供至LPC匯流排124，以自主機1〇2移 轉位址資訊的7個半字節至記憶體裝置丨〇8 ^位址資訊可首 先提供最重要的半字節，首先最不重要的半字節，或以記 憶體裝置108所預期的順序來提供。 程序轉換至狀態610，而主機202可在時脈週期丁3時驅 動LAD[3rO]之大小控制資訊。在某一具體實施例中，大小 控制資訊表示要自記憶體裝置108讀取的記憶體資料之位 元組，，該記憶體裝置以狀態6〇6所提供的位址來開啟。 表格（4提号位元组數編碼的具體實施例，在另一具體實施 例中資訊表示要自記憶體裝置〗08讀取的記憶體資 料之2SIZE位元組，該記憶體裝置以狀態608所提供的位址 -27- 本紙張尺度適用中國國家標準（CNS )八4規格（2丨0><297公爱） I I I I I ϊ t_( ~n - _ - — — ·- - -I--- - - ----- (请先聞?#背面之注意事項再4'窝本頁) 4 6 9 37 3 a? _ B7 五、發明説明（25 ) 來開啟。 在某一具體實施例中，資料移轉可利用主機102對齊為 2SIZE邊界，例如，大小欄位等於laD[3:0]之0100，則操 作會對齊為1 6位元組邊界，而記憶體裝置108可接受或傳 輸以1 6位元組對齊的位址為開端的資料的1 6位元組，在 另一具體實施例中，資料移轉可對齊至如表格3所示的大 小邊界。例如，若大小等於LAD[ 3 : 0 ]上的0010，則操作 可對齊至1 6位元或字元邊界，而記憶體裝置108可接受或 傳輸以1 6位元組或字元對齊的位址為開端的資料的1 6位 元组。 經濟部中央標準局貝工消费合作社印装 程序轉換倒轉（TAR)狀態614，在η時脈週期T4時，將 LPC匯流排124的控制自主機102轉移至記憶體裝置log 中。本程序然後轉換至狀態616中，在此主機102等待η時 脈週期Τ5，而同時記憶體裝置108驅動LAD[3 :0]的頻道 内同頻控制資訊。參照圖3之狀態314之說明，同.步控制 資訊可用來增加等待狀態至記憶體事務處理》若等待狀態 的數量很多，主機120會決定輸入狀態622來中止事務處 理。如前文所述，主機102可插入一個或多個時脈週期之 LFRAME#來中止事務處理，並驅動在LAD[3:0]上之預決 中止控制資訊（如表格1之1111) 〇 參照圖3之狀態3 14之說明，控制資訊的同步化攔位可由 記憶體裝置108利用來傳送LAD[3:0]之頻道内錯訊資訊至 主機102的LPC介面118。以上表格4提供以上所述的同步 化控制資訊之LAD[ 3 : 0 ]之編碼實施例。亦可使用其他的編 -28- 本紙張尺度適用中國國家搮準（CNS >A4規格（210X297公釐） 經濟部中央標準局員工消費合作社印聚 4 69 373 A7 *：____ B7 ___ 五、發明説明（26) 碼。 在另一項具體實施例中，頻道内的同步化控制資訊可以用 在任何兩個裝置之間（如主機與週邊裝置），透過系統内通用 的計時多工匯流排來傳輸等待狀態、錯誤或其他在表格4 中所述的資訊。 當記憶體裝置108預備好輸出其資料至LPC匯流排124 時’在提供LAD[ 3 :0](如〇〇〇〇)上之合適之同步化控制資訊 後’程序轉換至n時脈週期T 6的狀態6 1 8。在狀態618 中，主機102可讀取由記憶體裝置1〇8提供至LAD[3:0]的 資料。記憶體裝置1 〇 8可透過2個時脈週期，以位元组遞 增的方式驅動資料至LAD[ 3:0]。對於每一位元組而言，記 十思體裝置1 0 8低半字節、高半字節或其他格式首先輸出資 料°相同地，記憶體裝置1 〇8輸出的每一位元群組可先以 低位元组、高位元組或其他主機1 〇2所預期的順序輸出β 在某一具體實施例中’多重位元组讀取可利用在狀態6 j 8 與616之間循環來執行，如此一來可在位元組之間插入同步 化控制資訊的攔位。在某一具體實施例中，多重字元組的 半句節之讀取可以在主機102仍在狀態618時進行。在某_ 具體貫施例中’記憶體裝置1 〇 8可在狀態6 16中驅動 LAD[ 3 : 0 ]之11 〇〇，表示不再有同步化控制資訊在資料位元 组之間移轉。在某一具體實施例中，並不需要特定的同步 化控制資訊來表示多重或脈衝申資料讀取。 在所有的資料均被主機102讀取以後，程序轉換倒 (TAR)狀態620，在該狀態中，LAD[3:0]的控制可在n時 -29- 本紙張尺度適用中國國家標準（CNS ) Α4規格（2Ι0Χ297公羞') ---------- I:--^------赛------,1Τ-------^ {請先閲讀背面之注意事項再填寫本頁) 6 9 37 3 Α7 Β7 經濟部中央樣準局員工消費合作社印繁 五、發明説明（27 ) 脈週期T7中回到主機1〇2中。如在狀態614中，狀態62〇 可為2個時脈寬’在第一時脈週期中’記憶體裝置丨〇8可 以預決控制資訊（如llu)來驅動LAD[3:〇]線路。在第二時 脈週期中，記憶體裝置1 〇8可三態化LAD[ 3 : 0 ]線路。在某 一具體實施例中，η可為丨個時脈週期或2個以上的時脈週 期來倒轉LAD[3 :0]。 有關以主機102寫入示範性記憶體LPC事務處理至記憶 體裝置1 0 8的記憶體區位部份可參照圖6與圖8之說明。 例如，用主機102執行記憶體窝入LPC事務處理，將系統 啟動資訊寫入記憶體裝置108中。在狀態602中，主機1〇2 處於間置狀態中，不執行LPC事務處理。當主機1〇2將 LFRAME#插入至LPC匯流排124中時，本程序執行Lpc事 務處理（例如，當控制邏輯202自LPC解碼邏輯210與主機 1 02接收解碼的信號’表示記憶體讀取lpc事務處理即將 發生）。程序轉換至開啟狀態604,主機丨02可在時脈週期 T0中驅動在LAD[3:0]的控制資訊。開啟控制資訊表示記 f,S’ fa•寫入L P C事務處理的開始。例如，主機丨0 2可如表格 1所示地驅動在LAD[3:0]之1Π0的開啟控制資訊，程序 可轉換至裝置選擇（IDSEL)狀態606來辨識或選擇記愫體寫 入事務處理之特定記憶體裝置。 程序可轉換至狀態608，主機102在η時脈週期丁2中， 驅動LAD[3:0]的選定記憶體裝置1〇8的記憶體區位之位 址，如前文所述，位址的長度可為由系統支援的任何位元 長度，如圖1之系統100所示’並透過數個η時脈週期丁2 -30- 本纸張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） 1^--^------裝------1Τ------^ (請先閲讀背面之注意事項再·填寫本頁j 4 69 37 3 A7 B7 五、發明説明（28 ) ~— 來傳輸。本項位址資訊可以首先最重要的半字節 '最不重 要的半字節或任何記憶體裝置1〇8所預期的順序來排列。 程序可轉換至狀態610’主機102在時脈週期T3時驅動 LAD[3 :0]的大小控制資訊。程序轉換至狀態612，主機 102可在n時脈週期T4中，透過LAD[3:0]窝入合適的位 元組至記憶體裝置108中。主機1〇2可透過2個時脈週期以 位元组遞增的方式來驅動資料至LAD[3 :0]中。例如，若移 轉為1 6位元或2位元組移轉，則第—位元組可在以下的2 個時脈週期中輸出。對於每一位元组而言，資料可以主機 102低半字節、高半字節或其他格式來輸出。相同地’主機 102所輸出的每一位元群組可以先由低位元組、高位元組或 其他格式輸出。主機1〇2可以用狀態6丨2來寫入一個或多個 資料位元組（脈衝串）。 程序轉換來倒轉（TAR)狀態614來在η時脈週期丁 5中， 轉換LPC匯流排124的控制至記憶體裝置[〇8中、程序轉 換至狀態616，主機1〇2在等待η時脈週期時，記憶體裝置 108同時在時脈週期Τ6驅動LAD[3:0]頻道内同步化控制 資訊，在某一具體實施例中，同步化控制資訊可為一個或 多個時脈週期，並可用來確認資料接收是否寫入至記憶體 裝置108中（如LAD[3:0]之〇〇〇〇)。同步控制資訊亦可用來 新增等待狀態，直到資料以記憶體裝置1〇8寫入或儲存在 圮憶體裝置108中為止。以記憶體讀取LPC事務處理，記 憶體裝置108可以透過LAD[3:0](如ι〇10)利用控制資訊之 同步化欄位傳送頻道内錯誤訊息至主機丨〇2 ,錯誤訊息表示 -31- 本紙張尺度適用中國囤家標準（CN’S ) A4規格（210X297公釐） I ^ ; 裝 訂 線 (請先閱讀背面之注意事項再♦填寫本頁) 經濟部中央標準局貝工消f合作社印聚 4 69 37 3 A7 --—___ B7 經濟部中央榡準局負工消費合作社印製 五、發明説明（2g) 寫入事務處理不正確地發生或有某些錯誤已發生。同步化 控制資訊編碼的具體實施例表示在表格4中。 主機102可轉換來倒轉（TAR)狀態61 8，在本狀態中， LAD[3:0]的控制可在n時脈週期T7中回到主機1〇2。 圖1 0表tf記憶體裝置1 〇〇〇，該裝置為記憶體裝置1 〇8的 具體實施例，記憶體裝置1000包括記憶體1〇1〇，該記憶體 為記憶體裝置的任何類型，包括揮發性或非揮發性的記憶 體裝置，如 SRAM，DRAM，EPROM，EEPROM，ROM 等。 記憶體1000包括執行揮發性或非揮發性的記憶體裝置所需 的控制電路與記憶體元件，在某一具體實施例中，記憶體 1000為非揮發性的記憶體裝置（如快閃），具控制引擎連接 至並控制快閃記憶體單元的陣列之程式化、讀取與清除β e己憶體裝置1000包括具I/O鎖存器1〇〇2的LpC介面 1 16，控制邏輯1004 ,狀態機器1 〇〇6，與記憶體控制邏輯 1008。控制邏輯1〇04接收LPC輸入信號LFRAME#LCLK， 與或LRESET#並經由線上lop的控制信號來提供這類信號 的表示至狀態機器或序列器1006。在某一具體實施例中， I/O鎖存器1002接收並由LAD[3:〇]輸出或接收位址、控 制與資料資訊。I/O鎖存器1002經由匯流排1〇〇4傳送由 LAD[3 : 0]接收到的位址、資料與控制資訊至狀態機器丨〇〇6 與記憶體控制邏輯1〇08 ^ 1/0鎖存器1〇〇2可連接由 L AD[ 3 : 0 ]接收到的不同資料半字節。 以自匯流排1014與線路ι〇Ι2接收到的位址、資料與控制 資sfL ’狀態機器1〇〇6可控制記憶體裝置ι〇〇〇的[pc介 -32- (請先閱讀背面之注意事項再填寫本頁) -裝.
11T 線 本紙乐尺度適用中國國家標準（CNS ) Α4規格（2丨0Χ297公釐） A7 B7 469 373 五、發明説明（30) 面，如此一來，記憶體裝置1000可透過LPC匯流排124與 主機1 02通訊，或在匯流排專司LPC事務處理中與Ϊ / 0裝 置104和1010通訊。圖3表示狀態機器的具體實施 例，另一狀態機器1006的具體實施例在圖6中。 狀態機器1006可與記憶體裝置1008 —併作業來提供必須 的控制、位址與資料資訊至記憶體1 〇 1 〇中。記憶體控制邏 輯1008可產生線路1018上必要的控制信號、線路1020上 之位址信號與線路1022之資料信號，是記憶體1010需要用 來執行寫入或讀取事務的必要元素。在線路1 〇 18上的控制 信號包括位址選通脈衝（如RAS與或CAS) '晶片啟動或晶 片選擇信號（如CE或與CS)，讀取或寫入啟動信號，重設 信號，低功率信號等。 當狀態機器1006決定記憶體寫入事務處理將要發生，狀 態機器1006可透過線路101 6來表示，當位址資訊出現在匯 流排1014為記憶體控制邏輯來透過線路丨020提供至.記憶體 1 010與合適的線路1018控制信號時。然後，狀態機器1006 可經由線路1016表示當資料資訊出現在匯流排1014上，讓 記憶體控制邏輯透過線路1022與線路1 〇 1 8之合適之控制信 號提供至記憶體1 0 10。相同地，當狀態機器1006決定記憶 體讀取事務處理將要發生，狀態機器1006可透過線路1016 表示，當位址資訊出現在匯流排10 14，讓記憶體控制邏輯 透過線路1020與合適的線路10 1 8之控制信號提供至記憶體 1010。後續地，狀態機器1006可透過線路1016表示，何時 所請求的資料應由記憶體1 〇 10經由線路i 〇26輸出至1/〇 -33- 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0X297公釐） ---«------装------訂-----丨線 *· (诸先聞讀背而之法意事項存填寫本荑〕 經濟部中央橾準局員工消费合作社印焚 469373 五、發明説明（31) 鎖存器1002與LAD[3 :0]中β記憶體控制邏輯1〇〇8可以發 出一個或多個線路1024上之1/〇控制信號，來控制1/〇鎖 存益1002之雙向狀態。例如，記憶體控制邏輯丨〇〇8可以透 過線路1024在資料自記憶體101〇中讀取時插入輸出啟動信 號。 在前述說明書中，本發明參照了特定示範性的具體實施例 而說明，但明顯地在不背離本發明的精神下，可以進行不 同的修正與變動，I申請專利範圍所示。因此說明書與附 圖係作為參考而非成為限制》 f請先閲讀背面之注意事項苒填寫本頁) 裝· -線- 經濟部+央標準局®:工消費合作社印製 -34- 本紙張尺度適用中國國家標準（CNS > A4规格（210X297公釐）

Claims (1)

  1. A8 B8 CS D8 469 373 π、申請專利範園 1 ·—種系統，包括： 一主機； 一連接至主機的匯流排’並具複數個通用的信號線傳 送計時多工位址、資料與控制資訊：與 一連接至匯流排的記憶體裝置，可儲存系統啟動資 訊，其中該記憶體裝置透過匯流排與主機傳輸系統啟動 資訊* 2·—種系統，包括： 一連接至主機的匯流排，並具複數個通用的信號線傳 送計時多工位址、資料與控制資訊； 一連接至匯流排的記憶體裝置，可儲存系統啟動資 訊：與 一連接至匯流排的主機’並將第一控制資訊透過匯流 排寫入至憶體裝置’表π έ己憶體事務處理，其中部份 系統啟動資訊可在主機與記憶體裝置之間傳達。 3. 如申請專利範圍第2項的系統’其中匯流排更包括獨立控 制信號線，可傳輸控制信號’該信號表示記憶體事務處 理的開端。 4. 如申請專利範圍第3項的系統，其中在獨立控制信號線上 的控制信號指示中止記憶體事務處理。 5. 如申請專利範圍第2項的系統’其中匯流排包括獨立時脈 信號線可傳輸時脈信號，其中的記憶體裝置可同步化地 與主機，依時脈信號傳達系統啟動資訊。 6. 如申請專利範圍第2項的系統’其中主機可透過匯流排將 -- -35- 本紙張尺度適用中國國家標率（CNS )八4聽_ ( 21GX297公釐)~~~ '-- ——-I--‘-----裝------訂---——^丨線 '* (請先閲讀背面之注意事項再填寫本I) 趣濟部中夬樣準局負工消費合作社印製 69 373 Λ8 B8 C8 D8 申請專利範圍 經濟部中央棣準局員工消費合作社印製 第二控制資訊寫入至記憶體裝置，來表示記憶體裝置的 記憶體位址》 7‘如申請專利範圍第6項的系統，其中主機可透過匯流排將 第三控制資訊寫入至記憶體裝置，來表示有數個位元組 在e己憶體事務處理中轉移β 8·如申請專利範圍第7項的系統，其中主機可透過匯流排將 第四控制資訊寫入至記憶體裝置，來表示將對匯流排的 控制移轉至記憶體裝置。 9. 如申請專利範圍第8項的系統，其中記憶體裝置提供匯流 排第五控制資訊，來同步化主機與記憶體裝置的運作β 10. 如申請專利範圍第9項的系統’其中記憶體裝置提供匯流 排第五控制資訊’直到記憶體裝置預備好將資料輸出至 匯流排。 11_如中請專利範圍第9項的系統 憶體事務處理之錯誤表示。 12.如申請專利範圍第2項的系統 如申請專利範圍第2項的系統 14. 如申請專利範圍第2項的系統 包括4個通用的信號線。 15. 如申請專利範圍第2項的系統 16. 如申請專利範圍第2項的系統 其中第五控制資訊包括記 其中主機包括處理器。 其中主機包括晶片組》 其中複數個通用的信號線 其中系統包括通信系統。 其中匯流排更包括獨立控 制信號線，可傳達表示記憶體裝置的低功率模式之控制 信號。 —種方法，可透過匯流排，在主機與記憶體裝置之 間執 ---------裝------訂---^——^丨線 - * (請先閱讀背面之注^^項再填寫本頁) -36- 表紙張尺度適用中國國家標準（CNS ) Α4规格（210X297公釐） 4 3 9 5 3 ABCD 經濟部t央標準局更工消費合作社印製 -37- 、申請專利範圍 行記憶體事務處理，包括複數個通用的信號線與個別的 控制線，其中記憶體裝置儲存系統啟動資訊，該方法包 括的步驟如下： 在控制線上插入控制信號表示記憶體事務處理的開 始； 由主機透過複數個通用的信號線，將第一控制資訊寫 入至記憶體裝置中，表示記憶體事務處理包括主機將資 料單元寫入至記憶體裝置中； 由主機透過複數個通用的信號線，將第二控制資訊寫 入至記憶體裝置中，表示將要寫入到資料單元的記憶體 裝置的位址； 由主機透過複數個通用的信號線，將第三控制資t胃 入至記憶體裝置中，表示要移轉資料單元中數個位元 组；與 經由通用的信號線來將資料單元寫入至記憶體 中。 18. 如申請專利範圍第1 7項的方法，更包括以下的步驟： 將對匯流排的控制轉移至記憶體裝置中； 由記憶體裝置提供第4控制資訊至匯流排，在記•棟^ 置將對匯流排的控制轉移至主機之前，表示時間長户裳 與 ι 將對匯流排的控制轉換至主機中* 19. 如申請專利範圍第i 7項的方法.，更包括從記憶體裳置、 過複數個通用的信號線將第三控制資訊寫入 透 上艰的步 表紙張尺度適用中國國家揉準（CNS ) A4it格（210X297公羞） --Γ'--------裝------訂---L---線 -' (錆先閱讀背面之注意事項再填寫本肓) 4 6 9 373 Λ8 B8 C8 D8 經濟部中央捸準局貝工消费合作社印製 申請專利範圍 驟’表示記憶體事務處理中有錯誤。 20_ —種方法，可透過匯流排，在主機與記憶體装置之間執 行記憶體事務處理’包括複數個通用的信號線與個別的 控制線，其中記憶體裝置儲存系統啟動資訊，該方法包 括的步驟如下·： 在控制線上插入控制信號表示記憶體事務處理的開 始； 由主機透過複數個通用的信號線，將第一控制資訊寫 入至記憶體裝置中’表示記憶體事務處理包括主機將資 料單元寫入至記憶體裝置中； 由主機透過複數個通用的信號線，將第二控制資訊寫 入至記憶體裝置中，表示將要讀取到資料單元的記憶體 裝置的位址； 由主機透過複數個通用的信號線，將第三控制資訊寫 入至記憶體裝置中，表示要讀取資料單元中數_個位元 組； 將對匯流排的控制轉移至記憶體裝置； 透過複數個一般目地的信號線，自記憶體裝置寫入第 四控制資訊至主機中，直到資料單元預備自記憶體裝置 讀取；與 透過複數個一般目地的信號線，自記憶體裝置讀取資 料單元。 21.如申請專利範圍第2 0項的方法’其中第四控制資訊包括 表示記憶體事務處理的錯誤。 -38- 本紙張尺度適用中國圃家棵準（〇奶）八4規格（210><297公釐） (請先聞讀背面之注$項再填寫本頁) 裝· <1T 469 37 3 A8 B8 C8 D8 申請專利範圍 經濟部中央揉準局員工消費合作社印製 22* —種系統，包括： 一區流排； 一連接至匯流排的週邊裝置； 一連接至匯流排的主機；及 一獨立控制信號線，可輸送表示主機與週邊裝置之間 的事務處理開始的控制信號。 23_如申請專利範圍第2 2項的系統，其中獨立控制信號線上 的控制信號線表示中止事務處理。 24. 如申請專利範圍第2 2項的系統，其中匯流排包括複數個 通用的信號線，可在主機與裝置之間輸送計時多工位 址、資料與控制資訊》 25. 如申請專利範圍第2 2項的系統，其中週邊裝置包括記憶 體裝置。 26. —種系統，包括： 一匯流排，包括複數個通用的信號線，可輸送計時多 工位址、資料與控制資訊； 一連接至匯流排的週邊裝置；與 一連接至匯流排的主機，其中的週邊裝置可透過匯流 排將等待狀態資訊傳輸給主機裝置。 27. 如申請專利範圍第2 6項的系統，其中週邊裝置可透過匯 流排將錯誤訊息傳輸給主機。 -39- 本紙張尺度適用中國國家榡準（CNS ) A4洗格（210X297公釐） . 裝 訂 線 i ' i (請先閎讀背面之注意事項再填寫本頁)
TW087112051A 1997-09-24 1998-07-23 System and method of preforming a memory transaction on a low pin count bus TW469373B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/936,848 US5991841A (en) 1997-09-24 1997-09-24 Memory transactions on a low pin count bus

Publications (1)

Publication Number Publication Date
TW469373B true TW469373B (en) 2001-12-21

Family

ID=25469156

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087112051A TW469373B (en) 1997-09-24 1998-07-23 System and method of preforming a memory transaction on a low pin count bus

Country Status (10)

Country Link
US (1) US5991841A (zh)
JP (1) JP4279451B2 (zh)
KR (1) KR100388735B1 (zh)
CN (1) CN100378690C (zh)
AU (1) AU8475798A (zh)
DE (1) DE19882696B4 (zh)
GB (1) GB2345170B (zh)
HK (1) HK1026489A1 (zh)
TW (1) TW469373B (zh)
WO (1) WO1999015971A1 (zh)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6761657B2 (en) * 1996-12-19 2004-07-13 Cloyes Gear And Products, Inc. Roller chain sprocket with added chordal pitch reduction
US6157970A (en) * 1997-09-24 2000-12-05 Intel Corporation Direct memory access system using time-multiplexing for transferring address, data, and control and a separate control line for serially transmitting encoded DMA channel number
US6044412A (en) * 1997-10-21 2000-03-28 Vlsi Technology, Inc. Integrated circuit pin sharing method and apparatus for diverse memory devices by multiplexing subsets of pins in accordance with operation modes
TW409204B (en) * 1998-08-15 2000-10-21 Winbond Electronics Corp Expansion interface conversion device and conversion method therefor
US6654349B1 (en) * 1999-08-17 2003-11-25 Advanced Micro Devices, Inc. Real time automated checking mechanism for a bus protocol on an integrated bus system
TW446881B (en) * 1999-11-10 2001-07-21 Sunplus Technology Co Ltd Expandable time sharing bus structure
US7284064B1 (en) 2000-03-21 2007-10-16 Intel Corporation Method and apparatus to determine broadcast content and scheduling in a broadcast system
US7167895B1 (en) 2000-03-22 2007-01-23 Intel Corporation Signaling method and apparatus to provide content on demand in a broadcast system
US7275254B1 (en) 2000-11-21 2007-09-25 Intel Corporation Method and apparatus for determining and displaying the service level of a digital television broadcast signal
US20020144037A1 (en) * 2001-03-29 2002-10-03 Bennett Joseph A. Data fetching mechanism and method for fetching data
US6792494B2 (en) * 2001-03-30 2004-09-14 Intel Corporation Apparatus and method for parallel and serial PCI hot plug signals
US7185352B2 (en) * 2001-05-11 2007-02-27 Intel Corporation Method and apparatus for combining broadcast schedules and content on a digital broadcast-enabled client platform
JP2002366506A (ja) * 2001-06-08 2002-12-20 Hitachi Ltd データ処理システム、半導体集積回路装置及び信号授受方法
US20020193066A1 (en) * 2001-06-15 2002-12-19 Connelly Jay H. Methods and apparatus for providing rating feedback for content in a broadcast system
US7020893B2 (en) * 2001-06-15 2006-03-28 Intel Corporation Method and apparatus for continuously and opportunistically driving an optimal broadcast schedule based on most recent client demand feedback from a distributed set of broadcast clients
US7055165B2 (en) * 2001-06-15 2006-05-30 Intel Corporation Method and apparatus for periodically delivering an optimal batch broadcast schedule based on distributed client feedback
US20020194585A1 (en) * 2001-06-15 2002-12-19 Connelly Jay H. Methods and apparatus for providing ranking feedback for content in a broadcast system
US7328455B2 (en) 2001-06-28 2008-02-05 Intel Corporation Apparatus and method for enabling secure content decryption within a set-top box
US7363569B2 (en) * 2001-06-29 2008-04-22 Intel Corporation Correcting for data losses with feedback and response
US20030046683A1 (en) * 2001-08-28 2003-03-06 Jutzi Curtis E. Server-side preference prediction based on customer billing information to generate a broadcast schedule
US7047456B2 (en) * 2001-08-28 2006-05-16 Intel Corporation Error correction for regional and dynamic factors in communications
US7231653B2 (en) 2001-09-24 2007-06-12 Intel Corporation Method for delivering transport stream data
US8943540B2 (en) 2001-09-28 2015-01-27 Intel Corporation Method and apparatus to provide a personalized channel
TW552495B (en) * 2001-10-24 2003-09-11 Via Tech Inc LPC interface chip set to adjust the data-access timing automatically
DE60133021D1 (de) 2001-12-20 2008-04-10 St Microelectronics Srl Speicheranordnung
US20030135553A1 (en) * 2002-01-11 2003-07-17 Ramesh Pendakur Content-based caching and routing of content using subscription information from downstream nodes
US6925510B2 (en) * 2002-02-22 2005-08-02 Winbond Electronics, Corp. Peripheral or memory device having a combined ISA bus and LPC bus
TW589534B (en) * 2002-07-05 2004-06-01 Via Tech Inc Method and device to reduce the LDRQ input pin count of LPC control host
US7103701B2 (en) * 2002-09-23 2006-09-05 Hewlett-Packard Development Company, L.P. Memory bus interface
TW588282B (en) * 2002-10-22 2004-05-21 Via Tech Inc System capable of managing peripheral input/output control device
ITVA20030022A1 (it) * 2003-07-07 2005-01-08 St Microelectronics Srl Metodo di generazione di un segnale di abilitazione in una memoria multi-protocollo e relativo dispositivo di memoria.
US7249213B2 (en) * 2003-08-18 2007-07-24 Silicon Storage Technology, Inc. Memory device operable with a plurality of protocols with configuration data stored in non-volatile storage elements
US20050044297A1 (en) * 2003-08-18 2005-02-24 Eugene Feng Memory device operable with a plurality of protocols
JP2005078493A (ja) * 2003-09-02 2005-03-24 Renesas Technology Corp マイクロコンピュータ
US6944064B2 (en) * 2003-12-22 2005-09-13 Silicon Storage Technology, Inc. Memory unit having programmable device ID
US7209998B2 (en) * 2004-02-04 2007-04-24 Qualcomm Incorporated Scalable bus structure
US7069371B2 (en) * 2004-03-10 2006-06-27 Silicon Storage Technology, Inc. Motherboard having a non-volatile memory which is reprogrammable through a video display port and a non-volatile memory switchable between two communication protocols
US7546402B2 (en) * 2005-03-24 2009-06-09 Sunplus Technology Co., Ltd. Optical storage system comprising interface for transferring data
US8239603B2 (en) * 2006-05-03 2012-08-07 Standard Microsystems Corporation Serialized secondary bus architecture
US7660177B2 (en) * 2007-12-21 2010-02-09 Silicon Storage Technology, Inc. Non-volatile memory device having high speed serial interface
JP5832901B2 (ja) * 2008-12-30 2015-12-16 マイクロン テクノロジー， インク． シリアル不揮発性メモリに対する向上されたアドレス能力
CN101477499A (zh) * 2008-12-31 2009-07-08 北京中星微电子有限公司 总线、通过总线进行存储器访问的方法、接口模块、芯片
CN101533381B (zh) * 2009-03-27 2015-11-25 北京中星微电子有限公司 一种类ahb总线及其实现方法
US8255725B2 (en) * 2009-04-28 2012-08-28 Kabushiki Kaisha Toshiba Information processing apparatus and power-saving control method
US9176908B2 (en) 2010-02-23 2015-11-03 Rambus Inc. Time multiplexing at different rates to access different memory types
JP4846862B2 (ja) * 2010-05-12 2011-12-28 株式会社東芝 情報処理装置および省電力制御方法
US10380060B2 (en) * 2016-06-17 2019-08-13 Etron Technology, Inc. Low-pincount high-bandwidth memory and memory bus
CN107844449B (zh) * 2016-09-20 2021-02-09 深圳中电长城信息安全系统有限公司 飞腾平台处理通信协议的方法和系统
CN107844450B (zh) * 2016-09-21 2020-12-11 深圳中电长城信息安全系统有限公司 Lpc接口通讯协议的转换方法和系统
US10713199B2 (en) * 2017-06-27 2020-07-14 Qualcomm Incorporated High bandwidth soundwire master with multiple primary data lanes
CN107608927B (zh) * 2017-09-22 2020-06-26 苏州浪潮智能科技有限公司 一种支持全功能的lpc总线主机端口的设计方法

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2044650B1 (zh) * 1969-05-16 1974-06-14 Ibm France
US3924241A (en) * 1971-03-15 1975-12-02 Burroughs Corp Memory cycle initiation in response to the presence of the memory address
US3821715A (en) * 1973-01-22 1974-06-28 Intel Corp Memory system for a multi chip digital computer
DE2364408C3 (de) * 1973-12-22 1979-06-07 Olympia Werke Ag, 2940 Wilhelmshaven Schaltungsanordnung zur Adressierung der Speicherplätze eines aus mehreren Chips bestehenden Speichers
US3882470A (en) * 1974-02-04 1975-05-06 Honeywell Inf Systems Multiple register variably addressable semiconductor mass memory
US4263650B1 (en) * 1974-10-30 1994-11-29 Motorola Inc Digital data processing system with interface adaptor having programmable monitorable control register therein
US4007452A (en) * 1975-07-28 1977-02-08 Intel Corporation Wafer scale integration system
US4099231A (en) * 1975-10-01 1978-07-04 Digital Equipment Corporation Memory control system for transferring selected words in a multiple memory word exchange during one memory cycle
US4191996A (en) * 1977-07-22 1980-03-04 Chesley Gilman D Self-configurable computer and memory system
US4333142A (en) * 1977-07-22 1982-06-01 Chesley Gilman D Self-configurable computer and memory system
US4375665A (en) * 1978-04-24 1983-03-01 Texas Instruments Incorporated Eight bit standard connector bus for sixteen bit microcomputer using mirrored memory boards
US4315308A (en) * 1978-12-21 1982-02-09 Intel Corporation Interface between a microprocessor chip and peripheral subsystems
US4286321A (en) * 1979-06-18 1981-08-25 International Business Machines Corporation Common bus communication system in which the width of the address field is greater than the number of lines on the bus
US4315310A (en) * 1979-09-28 1982-02-09 Intel Corporation Input/output data processing system
US4443864A (en) * 1979-10-09 1984-04-17 Texas Instruments Incorporated Memory system for microprocessor with multiplexed address/data bus
US4306298A (en) * 1979-10-09 1981-12-15 Texas Instruments Incorporated Memory system for microprocessor with multiplexed address/data bus
US4373183A (en) * 1980-08-20 1983-02-08 Ibm Corporation Bus interface units sharing a common bus using distributed control for allocation of the bus
US4630193A (en) * 1981-04-27 1986-12-16 Textron, Inc. Time multiplexed processor bus
US4811202A (en) * 1981-10-01 1989-03-07 Texas Instruments Incorporated Quadruply extended time multiplexed information bus for reducing the `pin out` configuration of a semiconductor chip package
US4481625A (en) * 1981-10-21 1984-11-06 Elxsi High speed data bus system
US4480307A (en) * 1982-01-04 1984-10-30 Intel Corporation Interface for use between a memory and components of a module switching apparatus
US4488218A (en) * 1982-01-07 1984-12-11 At&T Bell Laboratories Dynamic priority queue occupancy scheme for access to a demand-shared bus
US4470114A (en) * 1982-03-01 1984-09-04 Burroughs Corporation High speed interconnection network for a cluster of processors
US4449207A (en) * 1982-04-29 1984-05-15 Intel Corporation Byte-wide dynamic RAM with multiplexed internal buses
US4513370A (en) * 1982-07-19 1985-04-23 Amdahl Corporation Data transfer control system and method for a plurality of linked stations
US4660141A (en) * 1983-12-06 1987-04-21 Tri Sigma Corporation Self configuring computer network with automatic bus exchange of module identification numbers and processor assigned module numbers
US4766536A (en) * 1984-04-19 1988-08-23 Rational Computer bus apparatus with distributed arbitration
US4675813A (en) * 1985-01-03 1987-06-23 Northern Telecom Limited Program assignable I/O addresses for a computer
US5038320A (en) * 1987-03-13 1991-08-06 International Business Machines Corp. Computer system with automatic initialization of pluggable option cards
US4920486A (en) * 1987-11-23 1990-04-24 Digital Equipment Corporation Distributed arbitration apparatus and method for shared bus
US5159679A (en) * 1988-09-09 1992-10-27 Compaq Computer Corporation Computer system with high speed data transfer capabilities
US5129069A (en) * 1989-01-24 1992-07-07 Zenith Data Systems Corporation Method and apparatus for automatic memory configuration by a computer
GB9012949D0 (en) * 1989-08-25 1990-08-01 Ibm An apparatus and method for loading bios from a diskette in a personal computer system
EP0429252B1 (en) * 1989-11-17 1998-01-14 Digital Equipment Corporation System and method for storing firmware in relocatable format
US5175831A (en) * 1989-12-05 1992-12-29 Zilog, Inc. System register initialization technique employing a non-volatile/read only memory
JPH03210649A (ja) * 1990-01-12 1991-09-13 Fujitsu Ltd マイクロコンピュータおよびそのバスサイクル制御方法
IL96808A (en) * 1990-04-18 1996-03-31 Rambus Inc Introductory / Origin Circuit Agreed Using High-Performance Brokerage
US5367639A (en) * 1991-12-30 1994-11-22 Sun Microsystems, Inc. Method and apparatus for dynamic chaining of DMA operations without incurring race conditions
US5471674A (en) * 1992-02-07 1995-11-28 Dell Usa, L.P. Computer system with plug-in override of system ROM
US5579530A (en) * 1992-06-11 1996-11-26 Intel Corporation Method and apparatus for dynamically allocating access time to a resource shared between a peripheral bus and a host bus by dynamically controlling the size of burst data transfers on the peripheral bus
US5434997A (en) * 1992-10-02 1995-07-18 Compaq Computer Corp. Method and apparatus for testing and debugging a tightly coupled mirrored processing system
US5793990A (en) * 1993-06-11 1998-08-11 Vlsi Technology, Inc. Multiplex address/data bus with multiplex system controller and method therefor
US5561821A (en) * 1993-10-29 1996-10-01 Advanced Micro Devices System for performing I/O access and memory access by driving address of DMA configuration registers and memory address stored therein respectively on local bus
US5475854A (en) * 1994-01-28 1995-12-12 Vlsi Technology, Inc. Serial bus I/O system and method for serializing interrupt requests and DMA requests in a computer system
US5596756A (en) * 1994-07-13 1997-01-21 Advanced Micro Devices, Inc. Sub-bus activity detection technique for power management within a computer system
US5619728A (en) * 1994-10-20 1997-04-08 Dell Usa, L.P. Decoupled DMA transfer list storage technique for a peripheral resource controller
US5664197A (en) * 1995-04-21 1997-09-02 Intel Corporation Method and apparatus for handling bus master channel and direct memory access (DMA) channel access requests at an I/O controller
US5768622A (en) * 1995-08-18 1998-06-16 Dell U.S.A., L.P. System for preemptive bus master termination by determining termination data for each target device and periodically terminating burst transfer to device according to termination data
US6393492B1 (en) * 1995-11-03 2002-05-21 Texas Instruments Incorporated Method and arrangement for operating a mass memory storage peripheral computer device connected to a host computer
US5774680A (en) * 1995-12-11 1998-06-30 Compaq Computer Corporation Interfacing direct memory access devices to a non-ISA bus

Also Published As

Publication number Publication date
JP2001517834A (ja) 2001-10-09
CN100378690C (zh) 2008-04-02
WO1999015971A1 (en) 1999-04-01
KR20010024259A (ko) 2001-03-26
US5991841A (en) 1999-11-23
HK1026489A1 (en) 2000-12-15
KR100388735B1 (ko) 2003-06-25
GB2345170B (en) 2002-12-18
DE19882696T1 (de) 2000-10-26
AU8475798A (en) 1999-04-12
GB0007301D0 (en) 2000-05-17
GB2345170A (en) 2000-06-28
CN1279787A (zh) 2001-01-10
JP4279451B2 (ja) 2009-06-17
DE19882696B4 (de) 2007-05-24

Similar Documents

Publication Publication Date Title
TW469373B (en) System and method of preforming a memory transaction on a low pin count bus
JP2573566B2 (ja) バスコンバータ
US6119189A (en) Bus master transactions on a low pin count bus
US6131127A (en) I/O transactions on a low pin count bus
US5043877A (en) Architecture converter for slave elements
US5220651A (en) Cpu-bus controller for accomplishing transfer operations between a controller and devices coupled to an input/output bus
US6157970A (en) Direct memory access system using time-multiplexing for transferring address, data, and control and a separate control line for serially transmitting encoded DMA channel number
TW571196B (en) I2C self bus switching device
JPH06509199A (ja) コンピュータ・ワークステーション拡張シャシー
CA2336385A1 (en) Improved inter-device serial bus protocol
US6665757B1 (en) Communication interface having a master activating/deactivating a first signal with a clock signal after a predetermined time after a slave activating/deactivating the first signal
US6230216B1 (en) Method for eliminating dual address cycles in a peripheral component interconnect environment
TWI227405B (en) System, apparatus, and method to communicate with a memory
US20070131767A1 (en) System and method for media card communication
JP3477306B2 (ja) 拡張入出力インターフェイス
TW464808B (en) System and method for transmitting data on PCI bus
US5872945A (en) MX bus translation to new system bus protocol
JPS61166647A (ja) マイクロプロセツサ装置およびアドレス可能なメモリから情報を読出すためのアクセス方法
US5828857A (en) ASIC cell implementation of a bus controller with programmable timing value registers for the apple desktop bus
EP0334552A2 (en) Semiconductor file memory and storage system using the same
WO2000045268A2 (en) Memory mapping
US6105081A (en) UART character matching used for address matching on a register-by-register basis
JPH11316735A (ja) デ―タ伝送装置及びその方法
JP2000112878A (ja) デ―タ処理装置内の転送要求タイミングを制御するための装置および方法
Navarro et al. A simple TMS320C31 DSP-PC bus interface circuit

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees