CN101477499A - 总线、通过总线进行存储器访问的方法、接口模块、芯片 - Google Patents
总线、通过总线进行存储器访问的方法、接口模块、芯片 Download PDFInfo
- Publication number
- CN101477499A CN101477499A CNA2008102474007A CN200810247400A CN101477499A CN 101477499 A CN101477499 A CN 101477499A CN A2008102474007 A CNA2008102474007 A CN A2008102474007A CN 200810247400 A CN200810247400 A CN 200810247400A CN 101477499 A CN101477499 A CN 101477499A
- Authority
- CN
- China
- Prior art keywords
- bus
- data
- address
- data bus
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 230000005540 biological transmission Effects 0.000 claims description 10
- 230000004044 response Effects 0.000 claims description 6
- 230000006870 function Effects 0.000 description 2
Images
Landscapes
- Bus Control (AREA)
Abstract
本发明提供了一种总线、通过该总线进行存储器访问的方法、接口模块、芯片。其中，所述总线包括：总线控制器、数据总线、信号控制线和地址锁存器，所述数据总线包括读数据总线和写数据总线，所述写数据总线包括数据与地址复用的数据线，所述数据与地址复用的数据线与所述地址锁存器相连；并且，所述信号控制线包括指示需访问存储单元的数量长度的信号线。本发明通过写数据总线、地址总线复用机制取消掉32位地址总线，从而大大节约布线面积，降低布线难度。
Description
技术领域
本发明涉及片上系统的总线结构，尤其涉及到具有复用功能的总线、通过该总线进行存储器访问的方法、接口模块、芯片。
背景技术
随着科技发展的日新月异，电子设备对嵌入式存储器的需求越来越大，由于设备内部具有很多访问源需要对存储器进行访问，这样就有了总线的概念：将各个访问源都挂在总线上，当某个访问源需要访问存储器时，首先想总线控制器提出请求，如果总线处于空闲状态或者提出请求的访问源优先级较高，则被授予总线的控制权，通过总线来完成访问源对存储器的访问。
在SoC(片上系统，Systerm on chip)中，除了一些信号控制线外，总线结构通常包括数据总线和地址总线，例如，工业标准的AHB总线结构。包含有数据总线和地址总线的总线结构，其优点是，可以方便的对存储器进行随机读写。
但是，由于在目前的SoC芯片中，一般只支持以突发访问方式(burst方式)对存储器进行访问。burst方式访问的特点是：只需知道访问的首地址以及自该首地址起，需要访问存储单元的长度。因此，对于只使用burst方式进行存储器访问的SoC芯片来说，在每次传送完首地址之后，地址总线就处于闲置的状态了。在AHB总线中，地址总线高达32位，这么多的地址总线使得系统布线十分困难，并且，32位地址总线也占用了大量的布线面积，导致芯片面积过大，不利于芯片的小型化。
发明内容
本发明所要解决的技术问题是：提供一种总线结构，使该总线的布线难度降低，芯片的布线面积减小。
为了解决上述问题，本发明公开了一种用于片上系统的总线，包括总线控制器、数据总线、信号控制线和地址锁存器，其中，所述数据总线包括读数据总线和写数据总线，所述写数据总线包括数据与地址复用的数据线，所述数据与地址复用的数据线与所述地址锁存器相连；并且，所述信号控制线包括指示需访问存储单元的数量长度的信号线。
优选地，所述信号控制线还包括：总线申请信号线、读/写指示信号线。
根据本发明的另一实施例，提供了另一种用于片上系统的总线，该总线包括总线控制器、数据总线、信号控制线和地址锁存器，其中，所述数据总线包括读数据总线和写数据总线，所述写数据总线包括：数据与地址复用的数据线，所述数据与地址复用的数据线包括指示需访问存储单元数量长度的数据线，并且，所述数据与地址复用的数据线与所述地址锁存器相连。
优选地，所述信号控制线包括：总线申请信号线、读/写方式信号线。
根据本发明的另一实施例，还提供了一种通过总线进行存储器访问的方法，所述总线包括总线控制器、数据总线、信号控制线、地址锁存器，其中，所述数据总线包括读数据总线和写数据总线，所述写数据总线包括数据与地址复用的数据线，所述数据与地址复用的数据线与所述地址锁存器相连；所述信号控制线包括指示访问地址长度的信号线；该方法包括如下步骤：
经由所述信号控制线向所述总线控制器发出总线占用申请；在所述总线占用申请得到响应后，经由所述信号控制线向所述总线控制器发出读/写指示信号；在所述数据与地址复用的数据线作为地址总线时，传输对所述存储器进行访问的首地址；经由所述指示访问地址长度的信号线，传输自所述首地址开始，需访问存储单元的数量长度；在所述数据与地址复用的数据线作为数据总线时，依据所述首地址，所述需访问存储单元的数量长度，经由所述读数据总线/写数据总线对所述存储器进行读/写访问的操作。
根据本发明的另一实施例，还提供了一种通过总线进行存储器访问的方法，所述总线包括总线控制器、数据总线、信号控制线和地址锁存器，其中，所述数据总线包括读数据总线和写数据总线，所述写数据总线包括：数据与地址复用的数据线，以及用于指示需访问存储单元数量长度的数据线；所述数据与地址复用的数据线与所述地址锁存器相连；该方法包括如下步骤：
经由所述信号控制线向所述总线控制器发出总线占用申请；在所述总线占用申请得到响应后，经由所述信号控制线向所述总线控制器发出读/写指示信号；在所述数据与地址复用的数据线作为地址总线时，传输对所述存储器进行访问的首地址、自所述首地址开始的需访问存储单元的数量长度；在所述数据与地址复用的数据线作为数据总线时，依据所述首地址，所述需访问存储单元的数量长度，经由所述读数据总线/写数据总线对所述存储器进行读/写访问的操作。
根据本发明的另一实施例，还提供了一种总线接口模块，包括总线控制器、数据总线、信号控制线和地址锁存器，其中，所述数据总线包括读数据总线和写数据总线，所述写数据总线包括数据与地址复用的数据线，所述数据与地址复用的数据线与所述地址锁存器相连；并且，所述信号控制线包括指示需访问存储单元的数量长度的信号线。
根据本发明的另一实施例，还提供了一种总线接口模块，包括总线控制器、数据总线、信号控制线和地址锁存器，其中，所述数据总线包括读数据总线和写数据总线，所述写数据总线包括：数据与地址复用的数据线，所述数据与地址复用的数据线包括指示需访问存储单元数量长度的数据线，并且，所述数据与地址复用的数据线与所述地址锁存器相连。
根据本发明的另一实施例，还提供了一种芯片，包括总线接口模块，所述总线接口模块包括总线控制器、数据总线、信号控制线和地址锁存器，其中，所述数据总线包括读数据总线和写数据总线，所述写数据总线包括数据与地址复用的数据线，所述数据与地址复用的数据线与所述地址锁存器相连；并且，所述信号控制线包括指示需访问存储单元的数量长度的信号线。
根据本发明的另一实施例，还提供了一种芯片，包括总线接口模块，所述总线接口模块包括总线控制器、数据总线、信号控制线和地址锁存器，其中，所述数据总线包括读数据总线和写数据总线，所述写数据总线包括：数据与地址复用的数据线，所述数据与地址复用的数据线包括指示需访问存储单元数量长度的数据线，并且，所述数据与地址复用的数据线与所述地址锁存器相连。
与现有技术相比，本发明具有以下优点：
通过写数据总线、地址总线复用机制取消掉32位地址总线，从而大大节约布线面积，降低布线难度。
附图说明
图1是根据本发明通过总线进行存储器访问的方法实施例的步骤流程图；
图2是根据本发明通过总线进行存储器访问的方法另一实施例的步骤流程图；
图3是根据本发明总线接口模块的实施例的结构示意图；
图4是根据本发明总线接口模块的另一实施例的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
根据本发明的一个实施例，本发明公开了一种用于片上系统的总线，包括总线控制器、数据总线、信号控制线和地址锁存器，其中，所述数据总线包括读数据总线和写数据总线，所述写数据总线包括数据与地址复用的数据线，所述数据与地址复用的数据线与所述地址锁存器相连；
并且，所述信号控制线包括指示需访问存储单元的数量长度的信号线。
进一步地，信号控制线还包括：总线申请信号线、读/写指示信号线。
另外，在芯片的寻址范围不大时，也就是说，地址总线与有空余时，也可以包括指示需访问存储单元数量长度的数据线，这样就有了本发明的第二个实施例，同样是基于地址总线和数据总线的复用的思想。具体实现方式如下：一该总线包括总线控制器、数据总线、信号控制线和地址锁存器，其中，所述数据总线包括读数据总线和写数据总线，所述写数据总线包括：数据与地址复用的数据线，所述数据与地址复用的数据线包括指示需访问存储单元数量长度的数据线，并且，所述数据与地址复用的数据线与所述地址锁存器相连。
根据本发明的另一实施例，本发明还提供了一种通过总线进行存储器访问的方法，总线包括总线控制器、数据总线、信号控制线、地址锁存器，其中，所述数据总线包括读数据总线和写数据总线，所述写数据总线包括数据与地址复用的数据线，所述数据与地址复用的数据线与所述地址锁存器相连；所述信号控制线包括指示访问地址长度的信号线；参照图1，该方法包括如下步骤：
步骤101：经由所述信号控制线向所述总线控制器发出总线占用申请；
步骤102：在所述总线占用申请得到响应后，经由所述信号控制线向所述总线控制器发出读/写指示信号；
步骤103：在所述数据与地址复用的数据线作为地址总线时，传输对所述存储器进行访问的首地址；
步骤104：经由所述指示访问地址长度的信号线，传输自所述首地址开始，需访问存储单元的数量长度；
步骤105：在所述数据与地址复用的数据线作为数据总线时，依据所述首地址，所述需访问存储单元的数量长度，经由所述读数据总线/写数据总线对所述存储器进行读/写访问的操作。
另外，在芯片的寻址范围不大时，也就是说，地址总线与有空余时，也可以采用另外一种方法实现通过总线对存储器访问，所述总线包括总线控制器、数据总线、信号控制线和地址锁存器，其中，所述数据总线包括读数据总线和写数据总线，所述写数据总线包括：数据与地址复用的数据线，以及用于指示需访问存储单元数量长度的数据线；所述数据与地址复用的数据线与所述地址锁存器相连；参照图2，该方法包括如下步骤：
步骤201：经由所述信号控制线向所述总线控制器发出总线占用申请；
步骤202：在所述总线占用申请得到响应后，经由所述信号控制线向所述总线控制器发出读/写指示信号；
步骤203：在所述数据与地址复用的数据线作为地址总线时，传输对所述存储器进行访问的首地址、自所述首地址开始的需访问存储单元的数量长度；
步骤204：在所述数据与地址复用的数据线作为数据总线时，依据所述首地址，所述需访问存储单元的数量长度，经由所述读数据总线/写数据总线对所述存储器进行读/写访问的操作。
根据本发明的另一实施例，本发明还提供了一种总线接口模块，参照图3，该总线接口模块包括：总线控制器301、数据总线、信号控制线和地址锁存器308，其中，所述数据总线包括读数据总线304和写数据总线305，所述写数据总线305包括数据与地址复用的数据线(图3中只示出了地址总线全部复用数据总线的情形，事实上，根据寻址空间的大小，地址总线也可以复用一部分数据总线)，所述数据与地址复用的数据线305与所述地址锁存器308相连；
并且，所述信号控制线包括指示需访问存储单元的数量长度的信号线302。
更进一步地，所述信号控制线还包括总线申请信号线311、读写指示信号线310。
在应用该总线接口模块进行数据传输时，首先访问源309通过总线申请信号线311向总线控制器301发出请求，待总线控制器301根据优先权等信息，做出总线批准的反应后，访问源309通过读/写指示信号线302请求总线控制器301进行读/写操作。若进行读操作，则首先由地址锁存信号发生单元303发出地址锁存信号，写数据数据总线305(数据与地址复用总线)输出的信号给地址锁存器308，用于表示芯片内存储器307的地址，然后通过读数据总线304传递给总线控制器301。进行写操作与上述操作类似。
根据本发明的另一实施例，本发明还提供了一种总线接口模块，参照图4，该总线接口模块包括：总线控制器401，读数据总线404、写数据总线405，还包括地址锁存器408，该总线控制器401通过地址锁存信号发生单元403与所述地址锁存器408相连接，用于实现写数据总线与地址总线的复用。并且，所述信号控制线包括总先申请信号线411、读写指示信号线410。该总线接口模块结构与上述实施例的区别在于，所述信号控制线中的指示需访问存储单元的数量长度的信号线与所述地址总线一起复用写数据总线。但是，这种结构的实施是在寻址范围不大时可以采用的。
根据本发明的另一方面，本发明还提供了一种芯片，该芯片可以为SOC芯片，该芯片可以包括上面所描述的两种总线接口模块中的任意一种。这两种总线接口模块已经做了明显的描述，在此不再赘述。
综上，在本发明中：
与现有技术相比，本发明具有以下优点：通过写数据总线、地址总线复用机制取消掉32位地址总线，从而大大节约布线面积，降低布线难度。
以上对本发明所提供的一种具有复用功能的总线、通过该总线进行存储器访问的方法、接口模块、芯片进行了介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
Claims (10)
1、一种用于片上系统的总线，包括总线控制器、数据总线、信号控制线和地址锁存器，其中，所述数据总线包括读数据总线和写数据总线，其特征在于，
所述写数据总线包括数据与地址复用的数据线，所述数据与地址复用的数据线与所述地址锁存器相连；并且，所述信号控制线包括指示需访问存储单元的数量长度的信号线。
2、根据权利要求1所述的总线，其特征在于，所述信号控制线还包括：总线申请信号线、读/写指示信号线。
3、一种用于片上系统的总线，该总线包括总线控制器、数据总线、信号控制线和地址锁存器，其中，所述数据总线包括读数据总线和写数据总线，其特征在于，
所述写数据总线包括：数据与地址复用的数据线，所述数据与地址复用的数据线包括指示需访问存储单元数量长度的数据线，并且，所述数据与地址复用的数据线与所述地址锁存器相连。
4、根据权利要求3所述的总线，其特征在于，所述信号控制线包括：总线申请信号线、读/写方式信号线。
5、一种通过总线进行存储器访问的方法，其特征在于，所述总线包括总线控制器、数据总线、信号控制线、地址锁存器，其中，所述数据总线包括读数据总线和写数据总线，所述写数据总线包括数据与地址复用的数据线，所述数据与地址复用的数据线与所述地址锁存器相连；所述信号控制线包括指示访问地址长度的信号线；该方法包括如下步骤：
经由所述信号控制线向所述总线控制器发出总线占用申请；
在所述总线占用申请得到响应后，经由所述信号控制线向所述总线控制器发出读/写指示信号；
在所述数据与地址复用的数据线作为地址总线时，传输对所述存储器进行访问的首地址；
经由所述指示访问地址长度的信号线，传输自所述首地址开始，需访问存储单元的数量长度；
在所述数据与地址复用的数据线作为数据总线时，依据所述首地址，所述需访问存储单元的数量长度，经由所述读数据总线/写数据总线对所述存储器进行读/写访问的操作。
6、一种通过总线进行存储器访问的方法，其特征在于，所述总线包括总线控制器、数据总线、信号控制线和地址锁存器，其中，所述数据总线包括读数据总线和写数据总线，所述写数据总线包括：数据与地址复用的数据线，以及用于指示需访问存储单元数量长度的数据线；所述数据与地址复用的数据线与所述地址锁存器相连；该方法包括如下步骤：
经由所述信号控制线向所述总线控制器发出总线占用申请；
在所述总线占用申请得到响应后，经由所述信号控制线向所述总线控制器发出读/写指示信号；
在所述数据与地址复用的数据线作为地址总线时，传输对所述存储器进行访问的首地址、自所述首地址开始的需访问存储单元的数量长度；
在所述数据与地址复用的数据线作为数据总线时，依据所述首地址，所述需访问存储单元的数量长度，经由所述读数据总线/写数据总线对所述存储器进行读/写访问的操作。
7、一种总线接口模块，包括总线控制器、数据总线、信号控制线和地址锁存器，其中，所述数据总线包括读数据总线和写数据总线，其特征在于，
所述写数据总线包括数据与地址复用的数据线，所述数据与地址复用的数据线与所述地址锁存器相连；
并且，所述信号控制线包括指示需访问存储单元的数量长度的信号线。
8、一种总线接口模块，包括总线控制器、数据总线、信号控制线和地址锁存器，其中，所述数据总线包括读数据总线和写数据总线，其特征在于，
所述写数据总线包括：数据与地址复用的数据线，所述数据与地址复用的数据线包括指示需访问存储单元数量长度的数据线，并且，所述数据与地址复用的数据线与所述地址锁存器相连。
9、一种芯片，包括总线接口模块，所述总线接口模块包括总线控制器、数据总线、信号控制线和地址锁存器，其中，所述数据总线包括读数据总线和写数据总线，其特征在于，
所述写数据总线包括数据与地址复用的数据线，所述数据与地址复用的数据线与所述地址锁存器相连；
并且，所述信号控制线包括指示需访问存储单元的数量长度的信号线。
10、一种芯片，包括总线接口模块，所述总线接口模块包括总线控制器、数据总线、信号控制线和地址锁存器，其中，所述数据总线包括读数据总线和写数据总线，其特征在于，
所述写数据总线包括：数据与地址复用的数据线，所述数据与地址复用的数据线包括指示需访问存储单元数量长度的数据线，并且，所述数据与地址复用的数据线与所述地址锁存器相连。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2008102474007A CN101477499A (zh) | 2008-12-31 | 2008-12-31 | 总线、通过总线进行存储器访问的方法、接口模块、芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2008102474007A CN101477499A (zh) | 2008-12-31 | 2008-12-31 | 总线、通过总线进行存储器访问的方法、接口模块、芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101477499A true CN101477499A (zh) | 2009-07-08 |
Family
ID=40838219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2008102474007A Pending CN101477499A (zh) | 2008-12-31 | 2008-12-31 | 总线、通过总线进行存储器访问的方法、接口模块、芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101477499A (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1279787A (zh) * | 1997-09-24 | 2001-01-10 | 英特尔公司 | 少引线数总线上的存储器事务处理 |
-
2008
- 2008-12-31 CN CNA2008102474007A patent/CN101477499A/zh active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1279787A (zh) * | 1997-09-24 | 2001-01-10 | 英特尔公司 | 少引线数总线上的存储器事务处理 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7761624B2 (en) | Systems and apparatus for main memory with non-volatile type memory modules, and related technologies | |
| US8380898B2 (en) | Methods for main memory with non-volatile type memory modules | |
| US7932639B2 (en) | Simultaneous multi-voltage rail voltage regulation messages | |
| DE112012006161B4 (de) | Integrierter Selbsttest für Stapelspeicherarchitektur | |
| CN101499046A (zh) | Spi设备通信电路 | |
| CN103946830B (zh) | 传感器传输设备和用于从多个传感器向车辆的总线控制设备传输有用数据的方法 | |
| CN109359073B (zh) | 一种基于spi总线的设备间通信方法及装置 | |
| CN102622192B (zh) | 一种弱相关多端口并行存储控制器 | |
| CN103838189B (zh) | Can通信监控防护装置及车辆 | |
| CN104346317A (zh) | 共享资源访问方法和装置 | |
| JP2009520303A (ja) | メモリチップを上下にもつメモリシステム | |
| CN106647928A (zh) | 一种异常时序定位方法、装置及主板 | |
| JP2007034910A (ja) | マルチｃｐｕシステム及びスケジューラ | |
| US20120239900A1 (en) | Memory controller address and data pin multiplexing | |
| US20040139241A1 (en) | Input/output device and method of setting up identification information in input/output device | |
| CN109697310B (zh) | 一种应用于ahb总线矩阵设计的功能验证方法与系统 | |
| CN117076216A (zh) | 通道分配方法及设备 | |
| CN101477499A (zh) | 总线、通过总线进行存储器访问的方法、接口模块、芯片 | |
| CN101739367B (zh) | 多类总线存储控制的方法与装置 | |
| KR20160034978A (ko) | 메모리 컨트롤러 커넥터의 메모리 커넥터에의 매핑 | |
| US7895381B2 (en) | Data accessing system | |
| US20100281198A1 (en) | Bus relay device and bus control system | |
| CN102722143B (zh) | 采用复杂可编程逻辑器件扩展数字信号处理器端口的方法 | |
| CN101357549B (zh) | 数据传输装置、请求产生装置、以及请求产生方法 | |
| CN217157097U (zh) | 一种用于实现多master优先级控制输出的双总线电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20090708 |