CN107844450B - Lpc接口通讯协议的转换方法和系统 - Google Patents

Lpc接口通讯协议的转换方法和系统 Download PDF

Info

Publication number
CN107844450B
CN107844450B CN201610838558.6A CN201610838558A CN107844450B CN 107844450 B CN107844450 B CN 107844450B CN 201610838558 A CN201610838558 A CN 201610838558A CN 107844450 B CN107844450 B CN 107844450B
Authority
CN
China
Prior art keywords
level
module
address information
access address
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610838558.6A
Other languages
English (en)
Other versions
CN107844450A (zh
Inventor
张伟进
王飞舟
石明
林俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Cec Greatwall Information Safety System Co ltd
Original Assignee
Shenzhen Cec Greatwall Information Safety System Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Cec Greatwall Information Safety System Co ltd filed Critical Shenzhen Cec Greatwall Information Safety System Co ltd
Priority to CN201610838558.6A priority Critical patent/CN107844450B/zh
Publication of CN107844450A publication Critical patent/CN107844450A/zh
Application granted granted Critical
Publication of CN107844450B publication Critical patent/CN107844450B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus

Abstract

本发明提供了一种LPC接口通讯协议的转换方法和系统，涉及接口通讯协议技术领域。该方法包括：通过连接在CPU和EC设备之间的CPLD接收CPU的LPC协议端口输出的第一电平和第一访问地址信息；将第一电平转换为EC设备的LPC协议端口相兼容的第二电平；将第一访问地址信息转换为EC设备的LPC协议端口相兼容的第二访问地址信息；将第二电平以及第二访问地址信息发送至EC设备，使CPU与EC设备建立正常的通信连接。本发明通过在飞腾CPU以及EC设备之间设置CPLD，用于将CPU输出的电平和地址信息转换为EC设备的LPC协议端口相兼容的电平和地址信息，解决了现有CPU和EC设置之间因电平和地址信息不兼容的问题，且设备连接构造简单，通讯快捷。

Description

LPC接口通讯协议的转换方法和系统
技术领域
本发明属于接口通讯协议技术领域，尤其涉及一种LPC接口通讯协议的转换方法和系统。
背景技术
LPC(Low Pin Count，低引脚接口)总线，是INTEL为了取代低速落后的X－BUS而推出的总线标准，主要用于主板南桥芯片的通信。EC(embed controller，嵌入式控制器)作为开发笔记本时安装的必需部件，支持LPC总线协议。EC一般通过LPC的(60/64、62/66、4E/4F、2E/2F)IO端口进行访问，EC的LPC接口电压是3.3V。
我国自主研发的飞腾FT－1500A系列处理器是64位通用CPU，兼容ARM－V8指令集，采用国际先进的28nm工艺流片，具有高性能、低功耗等特点。而飞腾1500A芯片CPU的LPC控制器只支持4字节对齐地址，低两位的地址必须是00b，且LPC接口电压是1.8V，造成了现有EC直接连接飞腾CPU的LPC接口出现不兼容的问题。
上述问题亟待解决。
发明内容
针对现有EC直接连接飞腾CPU的LPC接口出现不兼容的问题，本发明提供一种LPC接口通讯协议的转换方法和系统。
本发明提供一种LPC接口通讯协议的转换方法，包括：
通过连接在CPU和EC设备之间的CPLD接收所述CPU的LPC协议端口输出的第一电平和第一访问地址信息；
将所述第一电平转换为与所述EC设备的LPC协议端口相兼容的第二电平；
将所述第一访问地址信息转换为与所述所述EC设备的LPC协议端口相兼容的第二访问地址信息；
将所述第二电平以及所述第二访问地址信息发送至所述EC设备，使所述CPU与所述EC设备建立正常的通信连接。
优选的，所述CPLD包括依次连接的与所述第一电平相兼容的第一电平模块、用于进行电平转换的晶体转换线路模块以及与所述第二电平相兼容的第二电平模块，其中，将所述第一电平转换为所述EC设备的LPC协议端口相兼容的第二电平具体包括：
将所述CPLD的第一电平模块连接所述CPU的LPC协议端口，用于接收所述CPU的LPC协议端口输出的第一电平；
通过晶体管转换线路将所述第一电平转换为所述EC设备的LPC协议端口相兼容的第二电平，并将所述第二电平通过CPLD的第二电平模块进行输出；
将所述第二电平模块连接所述EC设备的LPC协议端口，用于通过输出所述第二电平连接所述CPLD和所述EC设备。
优选的，所述CPLD包括依次连接的与所述第一访问地址信息相兼容的第一地址模块、用于进行地址转换的波形转换模块以及与所述第二访问地址相兼容的第二地址模块，其中，将所述第一访问地址信息转换为所述EC设备的LPC协议端口相兼容的第二访问地址信息具体包括：
将所述CPLD的第一地址模块连接所述CPU的LPC协议端口，用于接收所述CPU的LPC协议端口输出的第一访问地址信息；
通过改变所述第一访问地址信息的波形生成所述EC设备的LPC协议端口相兼容的第二访问地址信息，并将所述第二访问地址信息通过CPLD的第二地址模块进行输出；
将所述第二地址模块连接所述EC设备的LPC协议端口，用于将所述第二访问地址信息输出给所述EC设备。
优选的，将所述第一访问地址信息转换为与所述所述EC设备的LPC协议端口相兼容的第二访问地址信息之前还包括：
按所述第一地址模块的输入端口顺序记录各个所述端口输入的所述第一访问地址信息；
将所述输入的所述第一访问地址信息与所述第二地址模块的输出端口的设定输出信息进行匹配；
根据所述匹配的结果调整各个所述第一地址模块中第一访问地址信息的输出顺序。
优选的，所述通过连接在CPU和EC设备之间的CPLD接收所述CPU的LPC协议端口输出的第一电平和第一访问地址信息之前还包括：
根据所述CPLD设置的时钟信号采集所述CPU的LPC协议端口输出的所述第一电平和所述第一访问地址信息。
本发明还提供一种LPC接口通讯协议的转换系统，包括：
接收模块，用于通过连接在CPU和EC设备之间的CPLD接收所述CPU的LPC协议端口输出的第一电平和第一访问地址信息；
电平转换模块，用于将所述第一电平转换为与所述EC设备的LPC协议端口相兼容的第二电平；
地址信息转换模块，用于将所述第一访问地址信息转换为与所述所述EC设备的LPC协议端口相兼容的第二访问地址信息；
连接模块，用于将所述第二电平以及所述第二访问地址信息发送至所述EC设备，使所述CPU与所述EC设备建立正常的通信连接。
优选的，所述电平转换模块具体包括依次连接的与所述第一电平相兼容的第一电平模块、用于进行电平转换的晶体转换线路模块以及与所述第二电平相兼容的第二电平模块，所述电平转换模块具体用于：
将所述CPLD的第一电平模块连接所述CPU的LPC协议端口，用于接收所述CPU的LPC协议端口输出的第一电平；
通过晶体管转换线路将所述第一电平转换为所述EC设备的LPC协议端口相兼容的第二电平，并将所述第二电平通过CPLD的第二电平模块进行输出；
将所述第二电平模块连接所述EC设备的LPC协议端口，用于通过输出所述第二电平连接所述CPLD和所述EC设备。
优选的，所述地址信息转换模块包括依次连接的与所述第一访问地址信息相兼容的第一地址模块、用于进行地址转换的波形转换模块以及与所述第二访问地址相兼容的第二地址模块，其中，所述地址信息转换模块具体用于：
将所述CPLD的第一地址模块连接所述CPU的LPC协议端口，用于接收所述CPU的LPC协议端口输出的第一访问地址信息；
通过改变所述第一访问地址信息的波形生成所述EC设备的LPC协议端口相兼容的第二访问地址信息，并将所述第二访问地址信息通过CPLD的第二地址模块进行输出；
将所述第二地址模块连接所述EC设备的LPC协议端口，用于将所述第二访问地址信息输出给所述EC设备。
优选的，所述系统还包括：
记录模块，用于按所述第一地址模块的输入端口顺序记录各个所述端口输入的所述第一访问地址信息；
匹配模块，用于将所述输入的所述第一访问地址信息与所述第二地址模块的输出端口的设定输出信息进行匹配；
调整模块，用于根据所述匹配的结果调整各个所述第一访问地址信息的输出顺序。
优选的，所述系统还包括：
采集模块，用于根据所述CPLD设置的时钟信号采集所述CPU的LPC协议端口输出的所述第一电平和所述第一访问地址信息。
有益效果：本发明通过在飞腾CPU以及EC设备之间设置CPLD，用于将飞腾CPU输出的电平和地址信息转换为EC设备的LPC协议端口相兼容的电平和地址信息，解决了现有飞腾CPU和EC设置之间因电平和地址信息不兼容的问题，且设备连接构造简单，通讯快捷。
附图说明
图1是本发明实施例提供的LPC接口通讯协议的转换方法具体实现流程图；
图2是本发明另一实施例提供的LPC接口通讯协议的转换方法具体实现流程图；
图3是本发明实施例提供的LPC接口通讯协议的转换系统的示意性框图；
图4是本发明另一实施例提供的LPC接口通讯协议的转换系统的示意性框图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
图1是本发明实施例提供的LPC接口通讯协议的转换方法具体实现流程图。参见图1所示，本实施例提供的LPC接口通讯协议的转换方法，可以包括：
S100、通过连接在CPU和EC设备之间的CPLD接收所述CPU的LPC协议端口输出的第一电平和第一访问地址信息；
具体的，CPLD(Complex Programmable Logic Device)复杂可编程逻辑器件，是从PAL和GAL器件发展出来的器件，相对而言规模大，结构复杂，属于大规模集成电路范围。是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆(“在系统”编程)将代码传送到目标芯片中，实现设计的数字系统。进一步的，飞腾CPU的输出的第一电平一般为1.8V，以及输出的第一访问地址信息低两位均为00b。
S200、将所述第一电平转换为所述EC设备的LPC协议端口相兼容的第二电平；
具体的，所述EC设备的LPC协议端口相兼容的第二电平一般为3.3V，而CPU输出的电平一般为1.8V，顾需要对两者进行兼容性转换。
优选的，将所述第一电平转换为所述EC设备的LPC协议端口相兼容的第二电平具体包括：
将所述CPLD的第一电平模块连接所述CPU的LPC协议端口，用于接收所述CPU的LPC协议端口输出的第一电平1.8V；
通过晶体管转换线路将所述第一电平转换为所述EC设备的LPC协议端口相兼容的第二电平3.3V，并将所述第二电平通过CPLD的第二电平模块进行输出；
将所述第二电平模块连接所述EC设备的LPC协议端口，用于通过输出所述第二电平连接所述CPLD和所述EC设备。
S300、将所述第一访问地址信息转换为所述EC设备的LPC协议端口相兼容的第二访问地址信息；
具体的，所述CPU输出的第一访问地址信息低两位均为00b，该地址信息格式为EC设备不能辨识的地址信息格式，顾需要对两者的地址信息格式进行兼容性转化。
优选的，将所述第一电平转换为所述EC设备的LPC协议端口相兼容的第二电平具体可以包括：
将所述CPLD的第一电平模块连接所述CPU的LPC协议端口，用于接收所述CPU的LPC协议端口输出的第一电平；
通过晶体管转换线路将所述第一电平转换为所述EC设备的LPC协议端口相兼容的第二电平，并将所述第二电平通过CPLD的第二电平模块进行输出；
将所述第二电平模块连接所述EC设备的LPC协议端口，用于通过输出所述第二电平连接所述CPLD和所述EC设备。
进一步的，由于CPU的第一访问地址信息只支持4个字节对齐，而且低两位必须是00b。而EC的访问地址如下：66h/62h、4Eh/4Fh、2Eh/2Fh三项的末两位均不满足CPU的LPC地址规范。
64h/60h转换成2进制是：0110 0100b/0110 0000b；
66h/62h转换成2进制是：0110 0110b/0110 0010b；
4Eh/4Fh转换成2进制是：0100 1110b/0100 1111b；
2Eh/2Fh转换成2进制是：0010 1110b/0010 1111b；
通过CPLD对端口地址进行转化，转化后的地址如下：
64h/60h转换后64h/60h 0110 0100b/0110 0000b；
66h/62h转换后为：63h/68h 0110 0011b/0110 1000b；
4Eh/4Fh转换后为：4Dh/4Ch 0100 1101b/0110 1100b；
2Eh/2Fh转换后为：2Dh/2Ch 0010 1101b/0010 1100b。
再进一步的，将所述第一访问地址信息转换为与所述所述EC设备的LPC协议端口相兼容的第二访问地址信息之前还可以包括：
按所述第一地址模块的输入端口顺序记录各个所述端口输入的所述第一访问地址信息；
将所述输入的所述第一访问地址信息与所述第二地址模块的输出端口的设定输出信息进行匹配；
根据所述匹配的结果调整各个所述第一地址模块中第一访问地址信息的输出顺序。
S400、将所述第二电平以及所述第二访问地址信息发送至所述EC设备，使所述CPU与所述EC设备建立正常的通信连接。
具体的，通过CPLD将所述CPU的第一电平以及第一访问地址信息均转换为EC设备的LPC协议端口相兼容的第二电平以及第二访问地址信息，便可建立起CPU和EC设备之间的通信连接。
从上述实施例可看出，该方法实施例通过在飞腾CPU以及EC设备之间设置CPLD，用于将飞腾CPU输出的电平和地址信息转换为EC设备的LPC协议端口相兼容的电平和地址信息，解决了现有飞腾CPU和EC设置之间因电平和地址信息不兼容的问题，且设备连接构造简单，通讯快捷。
图2是本发明另一实施例提供的LPC接口通讯协议的转换方法具体实现流程图。如图2所示，相对于上一实施例，本实施例提出的所述通过连接在CPU和EC设备之间的CPLD接收所述CPU的LPC协议端口输出的第一电平和第一访问地址信息之前还可以包括：
S500、根据所述CPLD设置的时钟信号采集所述CPU的LPC协议端口输出的所述第一电平和所述第一访问地址信息。
具体的，设备之间的通信需要时钟信号，时钟信号给CPU或者EC设备提供执行标准，例如，时钟信号在每一次高电平3.3V或者低电平1.8V对地址信息进行采样，然后判定传送的数据是0还是1。本实施例中时钟信号的频率为33Mhz。
相对于上一实施例，本方法实施例提供的时钟信号可确保CPU、CPLD和EC设备同步获取需要的信息，保证系统获取相应信息及时且稳定。
图3是本发明实施例提供的LPC接口通讯协议的转换系统的示意性框图，为了便于说明，仅仅示出了与本发明相关的部分。
如图3所示，本实施例提供的LPC接口通讯协议的转换系统，可以包括：
接收模块100，用于通过连接在CPU和EC设备之间的CPLD接收所述CPU的LPC协议端口输出的第一电平和第一访问地址信息；
电平转换模块200，用于将所述第一电平转换为所述EC设备的LPC协议端口相兼容的第二电平；
优选的，所述电平转换模块具体包括依次连接的与所述第一电平相兼容的第一电平模块、用于进行电平转换的晶体转换线路模块以及与所述第二电平相兼容的第二电平模块，所述电平转换模块具体可以用于：
将所述CPLD的第一电平模块连接所述CPU的LPC协议端口，用于接收所述CPU的LPC协议端口输出的第一电平；
通过晶体管转换线路将所述第一电平转换为所述EC设备的LPC协议端口相兼容的第二电平，并将所述第二电平通过CPLD的第二电平模块进行输出；
将所述第二电平模块连接所述EC设备的LPC协议端口，用于通过输出所述第二电平连接所述CPLD和所述EC设备。
地址信息转换模块300，用于将所述第一访问地址信息转换为所述EC设备的LPC协议端口相兼容的第二访问地址信息；
优选的，所述地址信息转换模块包括依次连接的与所述第一访问地址信息相兼容的第一地址模块、用于进行地址转换的波形转换模块以及与所述第二访问地址相兼容的第二地址模块，其中，所述地址信息转换模块具体可以用于：
将所述CPLD的第一地址模块连接所述CPU的LPC协议端口，用于接收所述CPU的LPC协议端口输出的第一访问地址信息；
通过改变所述第一访问地址信息的波形生成所述EC设备的LPC协议端口相兼容的第二访问地址信息，并将所述第二访问地址信息通过CPLD的第二地址模块进行输出；
将所述第二地址模块连接所述EC设备的LPC协议端口，用于将所述第二访问地址信息输出给所述EC设备。
进一步的，所述系统还可以包括：记录模块，用于按所述第一地址模块的输入端口顺序记录各个所述端口输入的所述第一访问地址信息；匹配模块，用于将所述输入的所述第一访问地址信息与所述第二地址模块的输出端口的设定输出信息进行匹配；调整模块，用于根据所述匹配的结果调整各个所述第一地址模块中第一访问地址信息的输出顺序。
连接模块400，用于将所述第二电平以及所述第二访问地址信息发送至所述EC设备，使所述CPU与所述EC设备建立正常的通信连接。
图4是本发明另一实施例提供的LPC接口通讯协议的转换系统的示意性框图。如图4所示，相对于上一实施例，本实施例提供的所述系统还可以包括：
采集模块500，用于根据所述CPLD设置的时钟信号采集所述CPU的LPC协议端口输出的所述第一电平和所述第一访问地址信息。
需要说明的是，本发明实施例提供的上述系统中各个模块，由于与本发明方法实施例基于同一构思，其带来的技术效果与本发明方法实施例相同，具体内容可参见本发明方法实施例中的叙述，此处不再赘述。
因此，可以看出本发明实施例提供的系统同样可以通过在飞腾CPU以及EC设备之间设置CPLD，用于将飞腾CPU输出的电平和地址信息转换为EC设备的LPC协议端口相兼容的电平和地址信息，解决了现有飞腾CPU和EC设置之间因电平和地址信息不兼容的问题，且设备连接构造简单，通讯快捷。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种LPC接口通讯协议的转换方法，其特征在于，包括：
通过连接在中央处理器CPU和嵌入式控制器EC设备之间的复杂可编程逻辑器件CPLD接收所述CPU的低引脚接口LPC协议端口输出的第一电平和第一访问地址信息；其中，所述CPU为飞腾CPU，输出的第一电平为1.8V；
通过晶体管转换线路将所述第一电平转换为与所述EC设备的LPC协议端口相兼容的第二电平；其中，所述EC设备的LPC协议端口相兼容的第二电平为3.3V；
将所述第一访问地址信息转换为与所述EC设备的LPC协议端口相兼容的第二访问地址信息；
将所述第二电平以及所述第二访问地址信息发送至所述EC设备，使所述CPU与所述EC设备建立正常的通信连接；
其中，所述CPLD包括依次连接的与所述第一电平相兼容的第一电平模块、用于进行电平转换的晶体管 转换线路模块以及与所述第二电平相兼容的第二电平模块，其中，将所述第一电平转换为所述EC设备的LPC协议端口相兼容的第二电平具体包括：
将所述CPLD的第一电平模块连接所述CPU的LPC协议端口，以接收所述CPU的LPC协议端口输出的第一电平；
通过晶体管转换线路将所述第一电平转换为所述EC设备的LPC协议端口相兼容的第二电平，并将所述第二电平通过CPLD的第二电平模块进行输出；
将所述第二电平模块连接所述EC设备的LPC协议端口，以将所述第二电平输出至所述EC设备；
所述CPLD包括依次连接的与所述第一访问地址信息相兼容的第一地址模块、用于进行地址转换的波形转换模块以及与所述第二访问地址相兼容的第二地址模块，其中，将所述第一访问地址信息转换为所述EC设备的LPC协议端口相兼容的第二访问地址信息具体包括：
将所述CPLD的第一地址模块连接所述CPU的LPC协议端口，以接收所述CPU的LPC协议端口输出的第一访问地址信息；
通过改变所述第一访问地址信息的波形将所述第一访问地址信息转换为与所述EC设备的LPC协议端口相兼容的第二访问地址信息，并将所述第二访问地址信息通过CPLD的第二地址模块进行输出；
将所述第二地址模块连接所述EC设备的LPC协议端口，以将所述第二访问地址信息输出给所述EC设备。
2.如权利要求1所述的方法，其特征在于，所述将所述第一访问地址信息转换为与所述EC设备的LPC协议端口相兼容的第二访问地址信息之前还包括：
按所述第一地址模块的输入端口顺序记录各个所述端口输入的所述第一访问地址信息；
将所述输入的所述第一访问地址信息与所述第二地址模块的输出端口的设定输出信息进行匹配；
根据所述匹配的结果调整各个所述第一地址模块中第一访问地址信息的输出顺序。
3.如权利要求1所述的方法，其特征在于，所述通过连接在CPU和EC设备之间的CPLD接收所述CPU的LPC协议端口输出的第一电平和第一访问地址信息之前还包括：
根据所述CPLD设置的时钟信号采集所述CPU的LPC协议端口输出的所述第一电平和所述第一访问地址信息。
4.一种LPC接口通讯协议的转换系统，其特征在于，包括：
接收模块，用于通过连接在CPU和EC设备之间的CPLD接收所述CPU的LPC协议端口输出的第一电平和第一访问地址信息；其中，所述CPU为飞腾CPU，输出的第一电平为1.8V；
电平转换模块，用于将所述第一电平转换为与所述EC设备的LPC协议端口相兼容的第二电平；其中，所述EC设备的LPC协议端口相兼容的第二电平为3.3V；
地址信息转换模块，用于将所述第一访问地址信息转换为与所述EC设备的LPC协议端口相兼容的第二访问地址信息；
连接模块，用于将所述第二电平以及所述第二访问地址信息发送至所述EC设备，使所述CPU与所述EC设备建立正常的通信连接；
其中，所述电平转换模块具体包括依次连接的与所述第一电平相兼容的第一电平模块、用于进行电平转换的晶体管 转换线路模块以及与所述第二电平相兼容的第二电平模块，所述电平转换模块具体用于：
将所述CPLD的第一电平模块连接所述CPU的LPC协议端口，以接收所述CPU的LPC协议端口输出的第一电平；
通过晶体管转换线路将所述第一电平转换为所述EC设备的LPC 协议端口相兼容的第二电平，并将所述第二电平通过CPLD的第二电平模块进行输出；
将所述第二电平模块连接所述EC设备的LPC协议端口，以将所述第二电平输出至所述EC设备；
所述地址信息转换模块包括依次连接的与所述第一访问地址信息相兼容的第一地址模块、用于进行地址转换的波形转换模块以及与所述第二访问地址相兼容的第二地址模块，其中，所述地址信息转换模块具体用于：
将所述CPLD的第一地址模块连接所述CPU的LPC协议端口，用于接收所述CPU的LPC协议端口输出的第一访问地址信息；
通过改变所述第一访问地址信息的波形生成所述EC设备的LPC协议端口相兼容的第二访问地址信息，并将所述第二访问地址信息通过CPLD的第二地址模块进行输出；
将所述第二地址模块连接所述EC设备的LPC协议端口，用于将所述第二访问地址信息输出给所述EC设备。
5.如权利要求4所述的系统，其特征在于，所述系统还包括：
记录模块，用于按所述第一地址模块的输入端口顺序记录各个所述端口输入的所述第一访问地址信息；
匹配模块，用于将所述输入的所述第一访问地址信息与所述第二地址模块的输出端口的设定输出信息进行匹配；
调整模块，用于根据所述匹配的结果调整各个所述第一地址模块中第一访问地址信息的输出顺序。
6.如权利要求4所述的系统，其特征在于，所述系统还包括：
采集模块，用于根据所述CPLD设置的时钟信号采集所述CPU的LPC协议端口输出的所述第一电平和所述第一访问地址信息。
CN201610838558.6A 2016-09-21 2016-09-21 Lpc接口通讯协议的转换方法和系统 Active CN107844450B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610838558.6A CN107844450B (zh) 2016-09-21 2016-09-21 Lpc接口通讯协议的转换方法和系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610838558.6A CN107844450B (zh) 2016-09-21 2016-09-21 Lpc接口通讯协议的转换方法和系统

Publications (2)

Publication Number Publication Date
CN107844450A CN107844450A (zh) 2018-03-27
CN107844450B true CN107844450B (zh) 2020-12-11

Family

ID=61657061

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610838558.6A Active CN107844450B (zh) 2016-09-21 2016-09-21 Lpc接口通讯协议的转换方法和系统

Country Status (1)

Country Link
CN (1) CN107844450B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030097515A1 (en) * 2001-11-16 2003-05-22 Lin-Hung Chen Circuit system and method for data transmission between LPC devices
CN104460925A (zh) * 2014-12-18 2015-03-25 山东超越数控电子有限公司 一种基于申威平台的电源管理实现方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5991841A (en) * 1997-09-24 1999-11-23 Intel Corporation Memory transactions on a low pin count bus
US9195428B2 (en) * 2006-04-05 2015-11-24 Nvidia Corporation Method and system for displaying data from auxiliary display subsystem of a notebook on a main display of the notebook
CN101477502B (zh) * 2008-01-04 2011-04-27 研祥智能科技股份有限公司 一种lpc/isa接口转换方法及装置
CN101477508A (zh) * 2009-02-11 2009-07-08 浪潮电子信息产业股份有限公司 基于lpc总线协议快速下载程序的方法和系统
CN101894029A (zh) * 2010-06-21 2010-11-24 中兴通讯股份有限公司 一种在线升级复杂可编程逻辑器件的方法及装置
CN102650975B (zh) * 2012-03-31 2014-10-29 中国人民解放军国防科学技术大学 用于多硬件平台飞腾服务器的i2c总线的实现方法
CN204206157U (zh) * 2014-11-20 2015-03-11 天津市英贝特航天科技有限公司 Lpc总线与lbe总线间的转换结构
CN105718410B (zh) * 2016-01-19 2018-05-18 山东超越数控电子有限公司 一种基于fpga的lpc与spi及i2c转换适配器及其实现方法
CN205507629U (zh) * 2016-03-29 2016-08-24 武汉长江融达电子有限公司 一种笔记本电脑国产平台ft-1500a上ec技术的应用

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030097515A1 (en) * 2001-11-16 2003-05-22 Lin-Hung Chen Circuit system and method for data transmission between LPC devices
CN104460925A (zh) * 2014-12-18 2015-03-25 山东超越数控电子有限公司 一种基于申威平台的电源管理实现方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"FT1500处理器中仿真驱动的DDR3封装设计";黎铁军等;《计算机工程与科学》;20140430;第579-583页 *
"基于SoC的IP软核设计与验证";周悦;《中国优秀硕士学位论文全文数据库 信息科技辑》;20070615;第1-56页 *

Also Published As

Publication number Publication date
CN107844450A (zh) 2018-03-27

Similar Documents

Publication Publication Date Title
US9575552B2 (en) Device, method and system for operation of a low power PHY with a PCIe protocol stack
EP0654742A2 (en) Multiple bus interface
US8214571B2 (en) Simple serial interface—method of communication and information exchange, and electronic devices based on this method
CN107066746B (zh) 基于i2c接口通过cpld来实现pca9555功能的方法
KR20010022816A (ko) 유니버셜 직렬 버스 디바이스 컨트롤러
US6898766B2 (en) Simplifying integrated circuits with a common communications bus
JP2017528830A (ja) 修正型ｕａｒｔインターフェースを有する可変フレーム長仮想ｇｐｉｏ
CN104901859A (zh) 一种axi/pcie总线转换装置
US9665526B2 (en) Implementing IO expansion cards
CN102855150A (zh) 一种向待编程设备烧录信息的方法及系统
US7089467B2 (en) Asynchronous debug interface
CN107844450B (zh) Lpc接口通讯协议的转换方法和系统
CN100504723C (zh) 电源的usb数据采集装置
CN112631976A (zh) 一种可配置硬件ip电路结构
WO2022100148A1 (zh) 一种背板通讯设备及其控制方法、存储介质
US9547615B2 (en) Peripheral protocol negotiation
US11442886B2 (en) Communication apparatus capable of implementing a selected communication protocol
CN109557846B (zh) 检测识别电路、其检测识别方法及电子设备
Wu et al. The research and implementation of interfacing based on PCI express
TWI502338B (zh) 測試介面卡及測試方法
CN218886572U (zh) 一种简单外设总线系统
TWI609270B (zh) 一種可自動轉換傳輸介面的系統
Yi et al. Design of USB-UART interface converter and its FPGA implementation
CN106201947A (zh) 基于自定义总线的gpib通讯方法及通讯控制装置
Sun et al. The FPGA verification of USB to RS-232 bridge controller

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant