CN101477502B

CN101477502B - 一种lpc/isa接口转换方法及装置

Info

Publication number: CN101477502B
Application number: CN2008100650220A
Authority: CN
Inventors: 刘志刚; 刘爱珊
Original assignee: EVOC Intelligent Technology Co Ltd
Current assignee: Shenzhen Jiuniuyimao Intelligent Internet Of Things Technology Co ltd
Priority date: 2008-01-04
Filing date: 2008-01-04
Publication date: 2011-04-27
Anticipated expiration: 2028-01-04
Also published as: CN101477502A

Abstract

本发明适用于工控领域，提供了一种LPC/ISA接口转换方法，所述方法包括下述步骤：发送外设的访问地址；根据所述访问地址的奇偶，判断传送的数据宽度，或者，根据接收的信息和所述访问地址的奇偶，判断传送的数据宽度；访问支持所述数据宽度的ISA设备。本发明通过接收访问地址的特征或接口传送的信号状态，实现了对8位和16位ISA设备的读写兼容，延长了现存的16位ISA设备的使用寿命。

Description

一种LPC/ISA接口转换方法及装置

技术领域

本发明属于工控领域，尤其涉及一种LPC/ISA接口转换方法及装置。

背景技术

低管脚数(Low Pin Count，LPC)总线是英特尔(Intel)公司定义的一个数据地址命令多路复用总线，工作频率为33MH(兆赫)。在计算机领域，LPC已经逐渐取代了工业标准结构(Industry Standard Architecture，ISA)、X-bus(X总线)等而成为新的接口。

然而，目前仍然有很多外围设备只提供其他类型的总线接口，如ISA总线等。由于这些总线的工作频率，数据地址总线宽度以及读写时序等等与LPC总线不同，因而外围设备需要进行总线接口转换后才能接入LPC总线正常工作。

在工控领域，目前很多工控机主板已经不再提供ISA接口，普遍以LPC接口取代ISA接口，所以，业界致力于开发出该两种接口的转接卡以期能够继续使用ISA设备。然而，现在的转接卡只支持8位的ISA设备，不支持16位的ISA设备。如此，工控领域许多现存的16位ISA设备就不能够继续使用，导致资源的重大浪费。

发明内容

本发明实施例的目的在于提供一种LPC/ISA接口转换方法，旨在解决以现有技术开发出的LPC/ISA转接卡不支持16位数据操作，导致很多现存的16位ISA设备不能继续使用的问题。

本发明实施例是这样实现的，一种LPC/ISA接口转换方法，所述方法包括以下步骤：

发送具有LPC接口的外设的访问地址；

在读操作周期时，当LPC接口传送的访问地址为奇地址，判断传送的数据宽度为8位，当LPC接口传送的访问地址为偶地址，根据LPC总线连续读取的两个8位数据之间的等待时间，判断在读操作周期读取的数据宽度，如果该等待时间超过9个LPC时钟周期，则判断传送的数据宽度为8位，如果该等待时间小于9个LPC时钟周期，则判断传送的数据宽度为16位；在写操作周期时，当LPC接口传送的访问地址为奇地址，并且ISA设备收到奇地址后没有返回有效16位片选信号，则判断传送的数据宽度为8位，当LPC接口传送的访问地址为偶地址，并且ISA设备收到偶地址后没有返回有效16位片选信号，则判断传送的数据宽度为8位，当LPC接口传送的访问地址为偶地址，并且ISA设备收到偶地址后返回了有效16位片选信号，以及连续两个8位数据之间的等待时间小于9个LPC时钟周期，则判断传送的数据宽度为16位；

访问支持所述传送的数据宽度的ISA设备。

本发明实施例的另一目的在于提供一种LPC/ISA接口转换装置，包括LPC接口、ISA接口、等待时间存储模块和数据宽度判断模块，其中：

LPC接口和ISA接口，分别用于连接LPC总线和ISA总线；

等待时间存储模块，用于接收并累加LPC总线时钟周期，在累加值达到设定的阈值时，输出该信息给数据宽度判断模块。

数据宽度判断模块，用于在读操作周期时，当LPC接口传送的访问地址为奇地址，判断传送的数据宽度为8位，当LPC接口传送的访问地址为偶地址，根据LPC总线连续读取的两个8位数据之间的等待时间，判断在读操作周期读取的数据宽度，如果该等待时间超过9个LPC时钟周期，则判断传送的数据宽度为8位，如果该等待时间小于9个LPC时钟周期，则判断传送的数据宽度为16位；在写操作周期时，当LPC接口传送的访问地址为奇地址，并且ISA设备收到奇地址后没有返回有效16位片选信号，则判断传送的数据宽度为8位，当LPC接口传送的访问地址为偶地址，并且ISA设备收到偶地址后没有返回有效16位片选信号，则判断传送的数据宽度为8位，当LPC接口传送的访问地址为偶地址，并且ISA设备收到偶地址后返回了有效16位片选信号，以及连续两个8位数据之间的等待时间小于9个LPC时钟周期，则判断传送的数据宽度为16位。

本发明实施例的另一目的在于提供一种采用LPC总线和ISA总线的输入输出I/O系统，所述系统包括上述的LPC/ISA接口转换装置。

本发明提供一种基于复杂可编程逻辑器件CPLD或FPGA的LPC/ISA接口转换装置，通过LPC接口发送的地址特性和ISA接口反馈的信息判断接口之间传送数据的宽度，从而兼容了支持8位和16位的ISA设备。

附图说明

图1是本发明实施例提供的LPC/ISA接口转换的实现流程；

图2是本发明实施例提供的采用LPC总线和ISA总线的输入输出(I/O)系统结构；

图3是本发明实施例提供的接口转换装置的内部结构。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本发明实施例提供一种基于复杂可编程逻辑器件(Complex ProgrammableLogic Device，CPLD)或现场可编程门阵列(Field Programmable Gate Array，FPGA)的LPC/ISA接口转换装置，通过LPC接口发送的地址特性和ISA接口反馈的信息判断接口之间传送数据的宽度，从而正确地访问支持相应数据宽度的ISA设备。

图1是本发明实施例提供的LPC/ISA接口转换的实现流程，详述如下：

在步骤S101中，程序初始化接口转换装置。

主设备和从设备开始工作，设置初始状态，进行初始化。

在步骤S102中，判断进程是否开始运行。

本步骤中，在以主设备、转换装置和从设备构成的系统运行之初，判断接口之间是否有数据需要传送，若没有数据传送，进程处于等待状态直到进程开始；若有数据传送，说明进程还没完成。在当接口需要进行16位数据操作时，判断进程在完成高8位数据操作完成之后是否仍然处于运行状态。

在步骤S103中，判断运行的进程是读进程还是写进程，若读进程，转入步骤S111；否则，转入步骤S104。

在步骤S104中，写进程开始运行。

该写进程实现向ISA设备写数据的操作。

在步骤S105中，判断ISA端写进程是否完成。

本发明提供的实施例中，只有当ISA端设备准备好接收数据，LPC接口才能开始向接口转换装置写数据，因此，需要判断ISA端设备准备接收数据操作是否已经完成。

在步骤S106中，对LPC接口执行的两个8位写数据操作之间的等待时间进行判断。

在确认ISA端设备准备接收数据操作完成之后，接口转换装置开始处理LPC接口传送的数据。接口转换装置判断LPC接口传送给ISA接口的两个8位数据之间的等待时间，以确定是8位数据的写操作还是16位数据的写操作。本发明的实施例中，如果该等待时间小于9个LPC时钟周期，则接口转换装置确认传送的数据宽度是16位，当前执行的操作是对16位ISA设备的写数据操作，流程转向步骤S109；否则，执行步骤S107的操作。

在步骤S107中，运行ISA接口的写进程。

若LPC接口传送过来的是偶地址，并且ISA设备收到偶地址后没有向接口转换装置传送有效16位片选信号，则传送的数据宽度为8位，当前执行是对8位ISA设备的写数据操作。若LPC接口传送过来的是奇地址，并且ISA设备收到奇地址后没有向接口转换装置传送有效16位片选信号，则LPC接口侧主设备将总线高字节允许信号置成有效状态，对8位ISA设备执行写数据操作。若LPC接口传送过来的是偶地址，并且ISA设备收到偶地址后向接口转换装置传送了有效16位片选信号以及连续两个8位数据之间的等待时间小于9个LPC时钟周期，则接口转换装置判定传送的数据宽度为16位，LPC接口侧主设备收到16位使能信号后，将总线高字节允许信号置成有效状态，执行对16位ISA设备的写数据操作。

在步骤S108中，判断ISA接口的写进程是否完成。

如果写进程已经完成，则转向步骤S101，回到起始初始化状态；否则，转入步骤S110，考察LPC接口数据传送的状态。

在步骤S109中，确定执行的是16位写数据操作。

接口转换装置确定传送的数据宽度是16位后，重复执行步骤S107前的动作。

在步骤S110中，考察LPC接口数据传送的状态，确定是否结束进程。

在本发明的实施例中，如果LPC接口传送的两个8位写数据之间的等待时间大于60个LPC时钟周期，则接口转换装置确定此写进程已经结束，主设备开始对ISA从设备执行下一个写操作；否则，表明此写进程尚未结束，接口转换装置继续未完成的ISA接口写进程。

以上步骤是接口转换装置实现ISA接口写进程的方案，从步骤S111开始，是接口转换装置实现LPC接口读进程的方案，以下详述之。

在步骤S111中，读进程开始运行。

该读进程中包含从ISA接口读取数据到LPC接口的特殊操作，该读进程实现主设备从ISA接口读取数据到LPC接口的操作。

在步骤S112中，判断所读取数据的宽度。

如果数据是8位，则转入步骤S113；否则，转入步骤S116。

在步骤S113中，从LPC接口读出存储的8位数据。

在步骤S114中，考察LPC接口数据传送的状态，确定是否结束进程。

在本发明的实施例中，如果LPC接口传送的两个8位写数据之间的等待时间大于60个LPC时钟周期，则接口转换装置确定此读进程已经结束，回到起始状态；否则，表明此读进程尚未结束，接口转换装置继续未完成的LPC接口读进程。

在步骤S115中，从LPC接口读出高8位数据。

从LPC接口读出高8位数据后，转入步骤S102，继续读进程，在下一个读操作周期读取低8位数据。

在步骤S116中，判断是否读取16位数据的高8位。

在步骤S117中，从LPC接口读取低8位数据。

若传送的数据宽度为16位，则在读取高8位数据后，在下一个读操作周期从LPC接口读取低8位数据。

在步骤S118中，考察LPC接口16位数据的连续两个8位数据写操作之间的状态，确定是否结束进程。

在本发明的实施例中，如果LPC接口传送的16位数据中连续两个8位数据读操作之间的等待时间大于60个LPC时钟周期，则接口转换装置确定LPC针对接口的读进程已经结束，回到起始状态。开始执行LPC接口的下一个数据访问操作；否则，表明此读进程尚未结束，接口转换装置继续未完成的针对LPC接口的读进程。

图2是本发明实施例提供的采用LPC总线和ISA总线的输入输出(I/O)系统结构。主设备(譬如，工控机)201通过LPC总线202与接口转换装置203连接，接口转换装置203的另一侧通过ISA总线204与ISA设备205连接。ISA设备205可以是8位或16位I/O设备和存储器设备。

主设备201在取得总线的使用权后，通过LPC总线202发起对ISA设备205的访问。接口转换装置203的相关功能模块根据LPC总线202传送的地址特征，或根据LPC总线202传送的地址特征和收到的两个总线传送的其他信息，确定传送的数据的宽度(8位或16位)，读取LPC总线202上的数据，并通过ISA总线204驱动ISA设备，从而完成8位或16位数据的写操作。

图3是本发明实施例提供的接口转换装置203的内部结构，为了便于说明，仅示出了与本发明实施例相关的部分。该装置可以是内置于I/O系统的软件单元，硬件单元，或者软硬件相结合的单元。

该装置可以采用复杂可编程逻辑器件(Complex Programmable LogicDevice，CPLD)或现场可编程门阵列(Field Programmable Gate Array，FPGA)实现。接口转换装置203包括地址寄存模块301、等待时间存储模块302、数据宽度判定模块303和数据缓冲模块304，其中等待时间存储模块302累加LPC总线时钟周期。地址寄存模块301、等待时间存储模块302和数据缓冲模块304分别与LPC总线相连，接收LPC总线的输入。数据宽度判定模块303接收地址寄存模块301、等待时间存储模块302和ISA总线的输入，根据输入信息产生输出，决定数据缓冲模块304对总线的读写方式。

主设备在LPC总线上发起读写周期，接口转换装置203将LPC总线传输的数据解码，产生读写控制信号，其中访问地址信息暂时存入地址寄存模块301，数据信息暂时存入数据缓冲模块304。然后，接口转换装置203根据访问地址产生相应设备片选信号，并将地址、数据和控制信号驱动到ISA总线上。

对于读操作，数据宽度判断模块303根据地址寄存模块301的地址特征，判断在读操作周期所读数据的宽度。在本发明的实施例中，地址寄存模块301先收到的访问地址为奇地址时，则接口转换装置201从ISA总线读取8位数据到数据缓冲模块304，以备LPC总线在读操作周期读取到主设备。当地址寄存模块301先收到的访问地址为偶地址，数据宽度判断模块303根据LPC总线读取的两个8位数据的等待时间，判断在读操作周期读取的数据宽度。在本发明实施例中，如果该等待时间超过9个LPC时钟周期，则确定是8位读数据；反之，可以确定是16位读数据。接口转换装置201将数据读取至数据缓冲模块304暂存，供LPC接口在读操作周期将数据读入主设备。

对于写操作，数据宽度判断模块303根据地址寄存模块301的地址特征、LPC总线和ISA总线传送的信息，判断在写操作周期所写数据的宽度。在本发明的实施例中，地址寄存模块301收到的访问地址为奇地址时，数据宽度判断模块303根据这一地址特征和ISA总线传送的无效的16位片选信号，则判断是8位数据的写操作，并将此判断信息输入给数据缓冲模块304，接口转换装置201置高字节允许信号为有效状态，将数据缓冲模块304的8位数据写入8位ISA设备。如果地址寄存模块301收到的访问地址为偶地址，数据宽度判断模块303根据这一地址特征和ISA总线传送的有效16位片选信号，判断是16位数据的写操作，并将此判断信息输入给数据缓冲模块304，接口转换装置201置高字节允许信号为有效状态，将数据缓冲模块304的16位数据写入16位ISA设备；否则，判断是8位数据的写操作，并将此判断信息输入给数据缓冲模块304，接口转换装置201置高字节允许信号为无效状态，将数据缓冲模块304的8位数据写入8位ISA设备。

本发明提供一种基于复杂可编程逻辑器件(Complex Programmable LogicDevice，CPLD)或现场可编程门阵列(Field Programmable Gate Array，FPGA)的LPC/ISA接口转换装置，通过LPC接口发送的地址奇偶特征和ISA接口反馈的16位片选信号状态，判断接口之间传送数据的宽度，正确地访问支持相应数据宽度的ISA设备，从而兼容了8位和16位ISA设备的读写，延长了现存的16位ISA设备的使用寿命。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims

1.一种LPC/ISA接口转换方法，其特征在于，所述方法包括以下步骤：

发送具有LPC接口的外设的访问地址；

访问支持所述传送的数据宽度的ISA设备。

2.一种LPC/ISA接口转换装置，包括LPC接口、ISA接口、等待时间存储模块和数据宽度判断模块，其特征在于：

LPC接口和ISA接口，分别用于连接LPC总线和ISA总线；

等待时间存储模块，用于接收并累加LPC总线时钟周期，在累加值达到设定的阈值时，输出该信息给数据宽度判断模块；

3.如权利要求2所述的LPC/ISA接口转换装置，其特征在于，所述装置进一步包括：

地址寄存模块，用于暂存LPC接口传送的外设访问地址，并将访问地址的奇偶特征提供给所述数据宽度判断模块；

数据缓冲模块，用于暂存LPC接口传送的8位或16位数据。

4.如权利要求2所述的LPC/ISA接口转换装置，其特征在于，所述接口转换装置基于复杂可编程逻辑器件CPLD或现场可编程门阵列FPGA。

5.一种采用LPC总线和ISA总线的输入输出I/O系统，其特征在于，所述系统包括如权利要求2所述的LPC/ISA接口转换装置。