JP2009520248A - フラッシュメモリのオペレーションをモニターするためのデバイスおよび方法 - Google Patents

フラッシュメモリのオペレーションをモニターするためのデバイスおよび方法 Download PDF

Info

Publication number
JP2009520248A
JP2009520248A JP2008539607A JP2008539607A JP2009520248A JP 2009520248 A JP2009520248 A JP 2009520248A JP 2008539607 A JP2008539607 A JP 2008539607A JP 2008539607 A JP2008539607 A JP 2008539607A JP 2009520248 A JP2009520248 A JP 2009520248A
Authority
JP
Japan
Prior art keywords
flash memory
memory device
condition
busy
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008539607A
Other languages
English (en)
Inventor
ムリン、マーク
シュリク、マーク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Western Digital Israel Ltd
Original Assignee
SanDisk IL Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk IL Ltd filed Critical SanDisk IL Ltd
Publication of JP2009520248A publication Critical patent/JP2009520248A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/26Sensing or reading circuits; Data output circuits
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0893Caches characterised by their organisation or structure
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20Employing a main memory using a specific memory technology
    • G06F2212/202Non-volatile memory
    • G06F2212/2022Flash memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Read Only Memory (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

【課題】フラッシュメモリ・デバイスのオペレーションをモニターするために用いられる新規なデバイスを得る。
【解決手段】フラッシュメモリ・デバイスは、データ・ページを記憶するためのメモリ・セルのアレイ、メモリ・セルのアレイとホストとの間でデータ・ページを転送するための少なくとも一つのバッファ(例えば、メモリ・バッファやキャッシュ・バッファ)、そして出力ピンを含む。ロジック・メカニズムは、メモリ・セルのアレイ上のオペレーションに関連する複数の条件の中から、出力ピン上に信号を出力させる条件を選択するよう作動可能である。ホストによるデータ・ページ転送は、出力ピン上に出力される信号に依存する。
【選択図】図1

Description

本発明は、概して、フラッシュメモリ・デバイスのオペレーションを効率的にモニターするための方法に関する。
フラッシュメモリ・デバイスは、長年知られている。本技術において既知である標準フラッシュメモリ・デバイスは、データを、ページやブロックと呼ばれるグループとしてアレンジされたメモリ・アレイ内に記憶する。
本技術において既知であるNANDフラッシュメモリ・デバイスの一例は、サムスン電子デバイスの品番K9K4G08U1Mである。このデバイスの(本文で以下DSと言及する)データ・シートは、すべての目的のために、参照により本文に完全に記述したものとする。
フラッシュメモリとデータを交換するとき、通常、一つのオペレーション中に同時に、ページ・バッファと呼ぶインターナルバッファ(またはレジスタ)から、一データ・ページ全体をメモリ・アレイへ書き込む、あるいはメモリ・アレイから一データ・ページ全体をインターナルバッファへ読み出す。フラッシュメモリ・デバイスを接続したホスト・デバイスは、このページ・バッファへ、あるいはページ・バッファからデータを転送する。
フラッシュメモリ・デバイスからデータを読み取るプロセスは、二段階で実行される。第一段階においては、フラッシュメモリ・デバイスのメモリ・アレイからページ・バッファへデータが転送される。第二段階では、データがページ・バッファからホスト・デバイスへ転送される。
フラッシュメモリ・デバイスへデータを書き込むプロセスも、同様に、二段階で実行される。第一段階で、ホスト・デバイスからフラッシュメモリ・デバイスのページ・バッファへデータが転送され、第二段階で、データがページ・バッファからメモリ・アレイへ転送される。
ホスト・デバイスとページ・バッファとの間のデータ転送は、ホスト・デバイスのハードウェアやソフトウェア・モジュールで制御される。このため、このデータ転送の開始および終了は、これらのモジュールによって直接的に制御される。しかしながら、ページ・バッファとメモリ・アレイとの間のデータ転送は、通常、ホスト・デバイスの干渉なしに独立して、フラッシュメモリ・デバイスが実行する。したがって、ホスト・デバイスのハードウェアやソフトウェア・モジュールは、そのような転送タイミングを意識しない。
ページ・バッファとメモリ・アレイとの間のデータ転送は時間がかかる(このフェーズは、十から数百マイクロ秒をとる)ので、メモリ・アレイがビジーであることを示す特別な通知がホスト・デバイスへ提供される。この通知は、「レディ/ビジー」ハードウェア信号として実行され、フラッシュメモリ・デバイスが生成し、ホスト・デバイスがモニターする。
ハードウェア信号の実施に加え、ビジー・メモリ・アレイの上記通知は、「ステータス・レジスタ」を介したステータス情報内においてホスト・デバイス・ソフトウェアへ利用可能であってもよい。
例えば、ハードウェア信号は、オペレーション終了後、フラッシュメモリ・デバイスが、新しいオペレーションを実行するのにレディであることを示すために、ホスト・デバイスへインターラプトを発生させてもよい、あるいは択一的に、ホスト・デバイスのソフトウェア・モジュールが、このイベントを待ちながら、メモリ・ステータス・レジスタをポーリングしてもよい。
ホスト・デバイスとフラッシュメモリ・デバイスとの間のデータ交換に費やされる時間は、ホスト<―>バッファおよびバッファ<―>メモリ・アレイ転送ピリオドの両方を含む。既存のフラッシュメモリ・デバイスのデータ・ページ・サイズが増大するにつれ、ホスト<―>バッファ転送時間は、同様に長くなり、バッファ<―>メモリ・アレイ転送時間に相当するものになってきている。例えば、2キロバイトのデータ・ページを持つ本技術で既知であるNANDフラッシュメモリ・デバイスにおいては、ホスト<―>バッファ転送時間は、典型的に、1ページにつき50ー100マイクロ秒であり、バッファ<―>メモリアレイ・ページ読み取り時間は、1ページにつき20ー50マイクロ秒であり、バッファ<―>メモリアレイ・ページ・プログラム(書き込み)時間は、1ページにつき200ー800マイクロ秒である。
したがって、システムのスループットを増加させるために、いくつかのフラッシュメモリ・デバイスは、追加のデータ・バッファ、すなわちキャッシュ・バッファを含み、ホスト・デバイスとこのキャッシュバッファとの間、そしてページ・バッファとメモリ・アレイとの間で、同時データ転送を可能にしている。
注意すべきは、参照によって本文にデータ・シートを取り入れているNANDフラッシュメモリ・デバイスは、ページ・プログラミングのみのためにキャッシュ・バッファを備えるが、読み込みオペレーションにもキャッシュ・バッファを用いるデバイスが他に存在することである。
必要な転送タイミング情報をホスト・デバイスへ提供して時間効率を向上させるため、そのようなキャッシュ・バッファを含む既存のフラッシュメモリ・デバイスは、二つの論理「レディ/ビジー」表示を含む。(「キャッシュ・レディ/ビジー」(または単に「レディ/ビジー」)と定義した)第一の表示は、データ転送に関して、キャッシュ・バッファの可用性を示すためのものである。(「トゥルー・レディ/ビジー」と定義した)第二の表示は、メモリ・アレイの現在の状態を示すためのものである。
実際に、ホスト・デバイスは、両方の表示を用いる必要がある。「キャッシュ・レディ/ビジー」表示は、シリーズで次のデータ転送を始動させるために用いられるが、「トゥルー・レディ/ビジー」表示は、フラッシュメモリ・デバイスにおける現在のオペレーションが終了し、メモリ・アレイが解放され、異なるオペレーションを開始できるのかどうかを示すために用いられる。これは、ページ読み取りからページ・プログラムへ、あるいはその逆へ切り替える必要がある場合に、または、アプリケーションが、現在のページ・プログラミングが本当に終了し(ページ・データが、バッファ内だけでなく、メモリ・アレイ内にもあり)、アプリケーションの次のステップを開始できることを知る必要がある場合に発生する。
しかしながら、本技術において既知であるフラッシュメモリ・デバイスにおいては、「キャッシュ・レディ/ビジー」表示のみが、例えば、アプリケーションへインターラプトを生成することによって、「ハードウェア方式」で処理される(すなわち、ハードウェア「レディ/ビジー」信号として提供される)。他方、「トゥルー・レディ/ビジー」表示は、ホスト・デバイスのソフトウェア・モジュールがポーリングするため、このモジュールの複雑さが増し、その柔軟性および時間効率が低下する。
この状況を取り扱う一つのオプションは、フラッシュメモリ・デバイスが二つの論理「レディ/ビジー」表示を、ハードウェア信号として出力するように構成することである。
しかしながら、そのようなアプローチは、標準NANDフラッシュ・インタフェースに違反して、キャッシュを含まない類似デバイスとの互換性の欠如をもたらすので、非実用的である。
フラッシュメモリ・デバイスのモニタリング・オペレーションのための既存の方法は、二つの論理「レディ/ビジー」表示を「ハードウェア」方式で実行しない。
したがって、標準NANDフラッシュ・インタフェースに準拠し、従来の技術への代替的なアプローチであるフラッシュメモリ・デバイス、そしてフラッシュメモリ・デバイスのオペレーションをモニターするための方法に対する必要性が広く認められるため、そのようなものを得ることは非常に有利である。
したがって、本発明の主要な目的は、フラッシュメモリ・デバイスのオペレーションをモニターするために用いられる、従来の技術に代わる方法を開示することである。
本発明は、フラッシュメモリ・デバイスのオペレーションをモニターするための革新的なフラッシュメモリ・デバイスおよび方法であり、フラッシュメモリ・デバイスが標準NANDフラッシュ・インターフェイスに準拠するよう、二つの論理「レディ/ビジー」表示を「ハードウェア」方式で単一のハードウェア信号として提供する。
本発明によるフラッシュメモリ・デバイスは、ホストがアサートする要求に従って複数の信号の間で、出力ピン上に出力させる信号の論理意味(すなわち、信号を発生させる条件)を変化させるよう作動可能なロジック・メカニズムを含む。
本発明によれば、次のものを含むフラッシュメモリ・デバイスが提供される。(a)データ・ページを記憶するためのメモリ・セルのアレイ。(b)メモリ・セルのアレイとホストとの間でデータ・ページを転送するための、少なくとも一つのバッファ。(c)出力ピン。そして(d)メモリ・セルのアレイ上のオペレーションに関連する複数の条件の中から、出力ピン上に信号を出力させる条件を選択するよう作動可能なロジック・メカニズム。
出力ピン上に信号を出力させる条件は、メモリ・セルのアレイがビジーである(すなわち、メモリ・セルのアレイが、読み取り、プログラミング、更新処理、消去などに対してアドレス指定されてふさがっている)、あるいは一つのバッファがビジーである(すなわち、メモリ・バッファが、読み取り、プログラミング、更新処理、消去などに対してアドレス指定されてふさがっている)ことであることが好ましい。条件は複合条件(すなわち、二つの他の条件の論理結合)であることが好ましい。例えば、メモリ・セルのアレイがビジーであり、一つのバッファ(例えばメモリ・バッファ)がビジーであること。メモリ・セルのアレイがビジーである、またはメモリ・バッファがビジーである。メモリ・セルのアレイがビジーでない、かつメモリ・バッファがビジーである。メモリ・セルのアレイがビジーでない、またはメモリ・バッファがビジーである。メモリ・セルのアレイがビジーである、かつメモリ・バッファがビジーでない。メモリ・セルのアレイがビジーである、またはメモリ・バッファがビジーでない。メモリ・セルのアレイがビジーでない、かつメモリ・バッファがビジーでない。メモリ・セルのアレイがビジーでない、またはメモリ・バッファがビジーでない。
オプションとして、出力ピン上に信号を発生させる条件は、オペレーションの失敗である。
オプションとして、出力ピン上に信号を発生させる条件は、例えば、ページ・プログラム障害、ブロック消去失敗等の論理操作上の状態でもよい。
ロジック・メカニズムは、ホストから受信した少なくとも一つのコマンドに従って条件を選択することが好ましい。択一的に、コマンドは、コマンドの受信の度に条件を切り換えるようロジック・メカニズムを作動させる。また、フラッシュメモリ・デバイスがリセット・コマンドを受信するまで、あるいはフラッシュメモリ・デバイスが起動されるまで、変更が持続されることが好ましい。また、コマンドが、リセット・コマンドまたはパワーアップなしで、以降のコマンドによって覆されることは明らかである。また、変更は、1回の書き込みあるいは消去オペレーションのみに対して持続され、その後にデフォルト・モードでのオペレーションへ戻ることが好ましい。また、ロジック・メカニズムは、各々のコマンドが、(例えば、各々のパラメータによって設定される)異なる各々の条件に対応するよう、ホストから受信したコマンドに従って条件を選択することが好ましい。
本発明によれば、さらに、フラッシュメモリ・デバイスのオペレーションをモニターするための、以下のステップを含む方法が提供される。(a)複数の条件の中から、フラッシュメモリ・デバイスに出力ピンの状態を変更させる条件を選択させるように指示するコマンドをフラッシュメモリ・デバイスへ送信するステップ。そして(b)出力ピンの変化した状態を感知することによって、その条件を検知するステップ。
ホストによるデータ・ページ転送は、選択した条件の検知に依存することが好ましい。
条件は、メモリ・セルのアレイがビジーであること、バッファ(例えばメモリ・バッファ)がビジーであること、または複合条件(例えば、メモリ・セルのアレイがビジーである(ビジーでない)こと、そして/あるいはメモリ・バッファがビジーである(ビジーでない)こと)であることが好ましい。
条件は、オペレーションの失敗であることが好ましい。
出力ピン上に出力させる信号を発生させる条件は、例えば、ページ・プログラム障害、ブロック消去失敗などの論理操作上の状態でもよいことが好ましい。
本発明の、他の特徴および利点は、以下の図面および説明文から明らかになる。
本発明は、フラッシュメモリ・デバイスが標準NANDフラッシュ・インターフェイスに準拠するように単一のハードウェア信号として「ハードウェア」方式で実行される二つの論理「レディ/ビジー」表示を提供する、フラッシュメモリ・デバイスのオペレーションをモニターするための、革新的なフラッシュメモリ・デバイスおよび方法である。
本発明によるフラッシュメモリ・デバイスは、オプションとしてホストからの要求によって、信号を出力ピン上に出力させる条件を選択するよう作動可能なロジック・メカニズムを含む。この条件は、メモリ・セルのアレイ上へのオペレーションに関連する複数の条件の中から選択され、例えば、オペレーションの後のビジー状態、またはオペレーションの後の誤作動表示である。
そのような「レディ/ビジー」表示の使用法に対する例として、ハードウェア信号は、フラッシュメモリ・デバイスが新しいオペレーションに対してレディであるということを示す、オペレーション完了後の、ホストへのインターラプトでもよい。または、択一的に、ホストが、状態の変化に対してメモリ・ステータス・レジスタをポーリングしてもよい。
本発明によるフラッシュメモリ・デバイスは、単独で「キャッシュ・レディ/ビジー」表示、単独で「トゥルー・レディ/ビジー」表示、または両「キャッシュ・レディ/ビジー」および「トゥルー・レディ/ビジー」表示を提供するハードウェア信号をアサートするために等しく適用できる。フラッシュメモリ・デバイスは、さらに、複合条件(すなわち、二つの他の条件の論理結合)である条件を選択してもよい。例えば、メモリ・セルのアレイがビジーであること、そしてメモリバッファがビジーであること。メモリ・セルのアレイがビジーである、またはメモリバッファがビジーである。メモリ・セルのアレイがビジーでない、そしてメモリバッファがビジーである。メモリ・セルのアレイがビジーでない、またはメモリバッファはビジーである。メモリ・セルのアレイがビジーである、そしてメモリバッファがビジーでない。メモリ・セルのアレイがビジーである、またはメモリバッファがビジーでない。メモリ・セルのアレイがビジーでない、そしてメモリバッファがビジーでない。メモリ・セルのアレイがビジーでない、またはメモリバッファがビジーでない。
さて、本発明による好適フラッシュメモリ・デバイス10のブロック図である図1を参照する。フラッシュメモリ・デバイス10は、データ・ページを記憶するための、メモリ・セルC1からCnのメモリ・アレイ12を含む。フラッシュメモリ・デバイスを接続するホスト・デバイス20は、入出力(I/O)インターフェイス・ユニット34に出入りするデータ信号36を介して、データ・ページを転送する。
一つのデータ・ページ全体が、ページ・バッファ16からメモリ・アレイへ書き込まれる、あるいはメモリ・アレイからページ・バッファへ読み出される。フラッシュメモリ・デバイス10は、追加のデータ・バッファを含む。これは、キャッシュ・バッファ18であり、ホスト・デバイス20とキャッシュ・バッファ18との間で、そしてページ・バッファ16とメモリ・アレイ12との間で同時データ転送を可能にする。同時データ転送は、フラッシュメモリ・デバイス10の全体的なスループットを増加させる。
ロジック・メカニズム22は、RDY/BSYセレクタ24から出力されるRDY/BSY信号26の意味を変化させるよう作動可能である。ロジック・メカニズム22は、「トゥルー・レディ/ビジー」信号28と「キャッシュ・レディ/ビジー」信号30との間で選択するために、選択信号40を転送する。選択信号40の機能は、ホスト・デバイス20から制御信号38およびデータ信号36を介してアサートされるコマンドに従って設定することである。
例えば、二つの論理「トゥルー・レディ/ビジー」および「キャッシュ・レディ/ビジー」表示等のステータス情報は、さらに、ロジック・メカニズム22に接続したメモリ・ステータス・レジスタ32からホスト・デバイス20へ提供される。ステータス情報は、メモリ・ステータス・レジスタ32から入出力(I/O)インターフェイス・ユニット34を介してホスト・デバイス20へ転送される。
いくつかの好適本発明の実施例では、RDY/BSY信号26の意味を変化させるための、ホスト・デバイス20がアサートするコマンドは、ロジック・メカニズム22を以下のように作動させる。
一つの好適実施例においては、ホスト・デバイスがこのコマンドを発するたびに「レディ/ビジー」信号の意味を切り換えるコマンドとして具現する。
もう一つの好適実施例では、各々のコマンドがRDY/BSY信号26に、異なる意味を設定するような一対のコマンドを提供する。
第三の好適実施例では、RDY/BSY信号26の意味がパラメータに従って明示的に定まるよう、対応するパラメータを含むコマンドを提供する。
第四の好適実施例では、ロジック・メカニズム22がRDY/BSY信号26の意味を、リセットコマンドまたはパワーアップ・イベントに遭遇するまで非デフォルト条件へ変えるよう作動させるコマンドを提供する。
第五の好適実施例では、ロジック・メカニズム22がRDY/BSY信号26の意味を、「ビジー」状態から「レディ」状態への移行が発生するまで変えるよう作動させるコマンドを提供する(そのような移行の後、以前の状態への自動復帰が起こる)。
本文では、二つの論理「キャッシュ・レディ/ビジー」および「トゥルー・レディ/ビジー」表示を提供するものとして本発明を説明している。しかしながら、本発明は、これらの二つの論理表示のみに限らず、同様の方法で提供できるメモリ・デバイス内の他の論理作動状態の表示に等しく適用できる(例えば、ページ・プログラム障害、ブロック消去不良など)。
注目すべきは、本発明がNANDフラッシュメモリ・デバイスに関することである。しかしながら、本発明の範囲内で他の実施例も可能であるため、本発明が、フラッシュメモリ・デバイスのオペレーションをモニターするための他のデバイスおよび方法にも関わることは明らかである。
本発明をその特定な実施例に関して説明したが、さらに修正を施すことは当業者にとって可能であるのだから、上記説明は限定を意味していないと理解すべきである。また、そのような修正は、添付の請求項の範囲内でカバーすることを意図している。
実施例に関連させて本発明をより良く理解するために、添付の図面を参照する。なお、全体を通して、同様な数字は、対応するセクションあるいは素子を指す。
唯一の図は、本発明による好適フラッシュメモリ・デバイスのブロック図である。

Claims (18)

  1. (a)データ・ページを記憶するためのメモリ・セルのアレイ、
    (b)メモリ・セルの前記アレイとホストとの間で前記データ・ページを転送するための、少なくとも一つのバッファ、
    (c)出力ピン、そして
    (d)メモリ・セルの前記アレイ上のオペレーションに関連する複数の条件の中から、前記出力ピン上に信号を出力させる条件を選択するよう作動可能なロジック・メカニズムからなる、フラッシュメモリ・デバイス。
  2. 前記選択した条件が、メモリ・セルの前記アレイがビジーであることである、請求項1のフラッシュメモリ・デバイス。
  3. 前記選択した条件が、前記少なくとも一つのバッファのうちの一つのバッファがビジーであることである、請求項1のフラッシュメモリ・デバイス。
  4. 前記選択した条件が複合条件である、請求項1のフラッシュメモリ・デバイス。
  5. 前記選択した条件が、オペレーションの失敗である、請求項1のフラッシュメモリ・デバイス。
  6. 前記選択した条件が、ページ・プログラム障害およびブロック消去失敗からなるグループから選択される論理操作上の状態である、請求項1のフラッシュメモリ・デバイス。
  7. 前記ロジック・メカニズムが、前記ホストから受信した少なくとも一つのコマンドに従って前記条件を選択する、請求項1のフラッシュメモリ・デバイス。
  8. 前記少なくとも一つのコマンドが、前記少なくとも一つのコマンドの受信の度に前記条件を切り換えるよう前記ロジック・メカニズムを作動させる、請求項7のフラッシュメモリ・デバイス。
  9. 前記ロジック・メカニズムが、リセット・コマンドおよび起動からなるグループから選択されるイベントに遭遇するまで前記選択を維持する、請求項7のフラッシュメモリ・デバイス。
  10. 前記ロジック・メカニズムが、単一のコマンドのみの作動中、前記選択を維持する、請求項7のフラッシュメモリ・デバイス。
  11. 前記ロジック・メカニズムが、前記ホストから受信した前記少なくとも一つのコマンドに従って前記条件を選択し、前記少なくとも一つのコマンドの各々が、異なる各々の条件に対応する、請求項7のフラッシュメモリ・デバイス。
  12. フラッシュメモリ・デバイスのオペレーションをモニターするための方法であって、
    (a)複数の条件の中から、出力ピンの状態を変化させる条件を選択するようにフラッシュメモリ・デバイスに指示するコマンドをフラッシュメモリ・デバイスへ送信するステップ、そして
    (b)前記出力ピンの前記変化した状態を感知することによって前記選択した条件を検知するステップからなる、方法。
  13. 前記選択した条件の前記検知が、データ・ページ転送に従属する、請求項12の方法。
  14. 前記選択した条件が、メモリ・セルのアレイがビジーであることである、請求項12の方法。
  15. 前記選択した条件が、バッファがビジーであることである、請求項12の方法。
  16. 前記選択した条件が複合条件である、請求項12の方法。
  17. 前記選択した条件が、オペレーションの失敗である、請求項12の方法。
  18. 前記選択した条件が、ページ・プログラム障害およびブロック消去失敗からなるグループから選択される論理操作上の状態である、請求項12の方法。
JP2008539607A 2005-11-09 2006-11-06 フラッシュメモリのオペレーションをモニターするためのデバイスおよび方法 Pending JP2009520248A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US73470805P 2005-11-09 2005-11-09
US11/399,343 US7657699B2 (en) 2005-11-09 2006-04-07 Device and method for monitoring operation of a flash memory
PCT/IL2006/001281 WO2007054929A2 (en) 2005-11-09 2006-11-06 Device and method for monitoring operation of a flash memory

Publications (1)

Publication Number Publication Date
JP2009520248A true JP2009520248A (ja) 2009-05-21

Family

ID=38005141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008539607A Pending JP2009520248A (ja) 2005-11-09 2006-11-06 フラッシュメモリのオペレーションをモニターするためのデバイスおよび方法

Country Status (5)

Country Link
US (1) US7657699B2 (ja)
EP (1) EP1952242A2 (ja)
JP (1) JP2009520248A (ja)
KR (1) KR100958850B1 (ja)
WO (1) WO2007054929A2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI348617B (en) * 2007-08-09 2011-09-11 Skymedi Corp Non-volatile memory system and method for reading data therefrom
US8429329B2 (en) 2007-10-17 2013-04-23 Micron Technology, Inc. Serial interface NAND
US8266361B1 (en) * 2009-01-28 2012-09-11 Cypress Semiconductor Corporation Access methods and circuits for devices having multiple buffers
US8180981B2 (en) 2009-05-15 2012-05-15 Oracle America, Inc. Cache coherent support for flash in a memory hierarchy
TWI435215B (zh) * 2009-08-26 2014-04-21 Phison Electronics Corp 下達讀取指令與資料讀取方法、控制器與儲存系統
KR20170089069A (ko) * 2016-01-25 2017-08-03 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작방법
US20180329815A1 (en) * 2017-05-09 2018-11-15 Western Digital Technologies, Inc. Storage system and method for non-volatile memory command collision avoidance with explicit tile grouping
US10642746B2 (en) 2018-03-22 2020-05-05 Western Digital Technologies, Inc. Controlling cached/non-cached memory access decisions based on memory access queue fill levels
US11775378B2 (en) * 2019-12-16 2023-10-03 Micron Technology, Inc. Memory health status reporting
CN116991310B (zh) * 2023-06-27 2024-05-07 珠海妙存科技有限公司 闪存状态查询方法及闪存控制器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001167586A (ja) * 1999-12-08 2001-06-22 Toshiba Corp 不揮発性半導体メモリ装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5574850A (en) * 1993-10-20 1996-11-12 Intel Corporation Circuitry and method for reconfiguring a flash memory
US5619453A (en) * 1995-07-28 1997-04-08 Micron Quantum Devices, Inc. Memory system having programmable flow control register
US5966723A (en) * 1997-05-16 1999-10-12 Intel Corporation Serial programming mode for non-volatile memory
US6189070B1 (en) * 1997-08-28 2001-02-13 Intel Corporation Apparatus and method for suspending operation to read code in a nonvolatile writable semiconductor memory
US20050204091A1 (en) * 2004-03-11 2005-09-15 Kilbuck Kevin M. Non-volatile memory with synchronous DRAM interface

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001167586A (ja) * 1999-12-08 2001-06-22 Toshiba Corp 不揮発性半導体メモリ装置

Also Published As

Publication number Publication date
WO2007054929A3 (en) 2009-04-09
US7657699B2 (en) 2010-02-02
EP1952242A2 (en) 2008-08-06
US20070106834A1 (en) 2007-05-10
KR100958850B1 (ko) 2010-05-20
WO2007054929A2 (en) 2007-05-18
KR20080067369A (ko) 2008-07-18

Similar Documents

Publication Publication Date Title
JP2009520248A (ja) フラッシュメモリのオペレーションをモニターするためのデバイスおよび方法
US6859856B2 (en) Method and system for a compact flash memory controller
US8825966B2 (en) Reduced pin count interface
KR100726361B1 (ko) 메모리 장치들과의 통신을 위한 시스템 및 방법
JP4643729B2 (ja) インタリーブ制御装置、インタリーブ制御方法及びメモリシステム
US20050041478A1 (en) Method of controlling the operation of non-volatile semiconductor memory chips
KR100634436B1 (ko) 멀티 칩 시스템 및 그것의 부트코드 페치 방법
US7725621B2 (en) Semiconductor device and data transfer method
WO2006051780A1 (ja) 同時アクセスするバンク数が異なるメモリコントローラに対応した不揮発性メモリ装置
RU2416819C2 (ru) Способ, компьютерный программный продукт и устройство для соединения с картой памяти
US7831755B2 (en) Method and system for interfacing a plurality of memory devices using an MMC/SD protocol
CN104238957A (zh) 串行外围接口控制器、串行外围接口快闪存储器及其存取方法和存取控制方法
JP2008521080A5 (ja)
US20190065054A1 (en) Data storage device and operating method thereof
US20070028037A1 (en) Memory system with automatic dual-buffering
US8166228B2 (en) Non-volatile memory system and method for reading and storing sub-data during partially overlapping periods
CN101512496A (zh) 用于监控闪存操作的设备和方法
JPH05233513A (ja) データ転送制御用インタフェース回路
JP2003203490A (ja) 半導体記憶装置、制御装置、および半導体記憶装置の制御方法
KR102242957B1 (ko) 고속 낸드 메모리 시스템과 고속 낸드 메모리 패키지 디바이스
KR920007949B1 (ko) 컴퓨터 주변장치 제어기
US20240111453A1 (en) Memory device and management method thereof
US20240111456A1 (en) Storage device controller and method capable of allowing incoming out-of-sequence write command signals
JP4834196B2 (ja) 補助記憶装置
JP4209708B2 (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101005

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120229

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120604

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120720