JP2009520248A - フラッシュメモリのオペレーションをモニターするためのデバイスおよび方法 - Google Patents
フラッシュメモリのオペレーションをモニターするためのデバイスおよび方法 Download PDFInfo
- Publication number
- JP2009520248A JP2009520248A JP2008539607A JP2008539607A JP2009520248A JP 2009520248 A JP2009520248 A JP 2009520248A JP 2008539607 A JP2008539607 A JP 2008539607A JP 2008539607 A JP2008539607 A JP 2008539607A JP 2009520248 A JP2009520248 A JP 2009520248A
- Authority
- JP
- Japan
- Prior art keywords
- flash memory
- memory device
- condition
- busy
- array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012544 monitoring process Methods 0.000 title claims abstract description 9
- 238000000034 method Methods 0.000 title claims description 17
- 239000000872 buffer Substances 0.000 claims abstract description 62
- 238000012546 transfer Methods 0.000 claims abstract description 20
- 230000007246 mechanism Effects 0.000 claims abstract description 19
- 150000001875 compounds Chemical class 0.000 claims description 5
- 230000001419 dependent effect Effects 0.000 claims description 2
- 238000001514 detection method Methods 0.000 claims description 2
- 230000004913 activation Effects 0.000 claims 1
- 230000008859 change Effects 0.000 description 7
- 238000013459 approach Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 208000033748 Device issues Diseases 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000012806 monitoring device Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0893—Caches characterised by their organisation or structure
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/20—Employing a main memory using a specific memory technology
- G06F2212/202—Non-volatile memory
- G06F2212/2022—Flash memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Read Only Memory (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
【解決手段】フラッシュメモリ・デバイスは、データ・ページを記憶するためのメモリ・セルのアレイ、メモリ・セルのアレイとホストとの間でデータ・ページを転送するための少なくとも一つのバッファ(例えば、メモリ・バッファやキャッシュ・バッファ)、そして出力ピンを含む。ロジック・メカニズムは、メモリ・セルのアレイ上のオペレーションに関連する複数の条件の中から、出力ピン上に信号を出力させる条件を選択するよう作動可能である。ホストによるデータ・ページ転送は、出力ピン上に出力される信号に依存する。
【選択図】図1
Description
Claims (18)
- (a)データ・ページを記憶するためのメモリ・セルのアレイ、
(b)メモリ・セルの前記アレイとホストとの間で前記データ・ページを転送するための、少なくとも一つのバッファ、
(c)出力ピン、そして
(d)メモリ・セルの前記アレイ上のオペレーションに関連する複数の条件の中から、前記出力ピン上に信号を出力させる条件を選択するよう作動可能なロジック・メカニズムからなる、フラッシュメモリ・デバイス。 - 前記選択した条件が、メモリ・セルの前記アレイがビジーであることである、請求項1のフラッシュメモリ・デバイス。
- 前記選択した条件が、前記少なくとも一つのバッファのうちの一つのバッファがビジーであることである、請求項1のフラッシュメモリ・デバイス。
- 前記選択した条件が複合条件である、請求項1のフラッシュメモリ・デバイス。
- 前記選択した条件が、オペレーションの失敗である、請求項1のフラッシュメモリ・デバイス。
- 前記選択した条件が、ページ・プログラム障害およびブロック消去失敗からなるグループから選択される論理操作上の状態である、請求項1のフラッシュメモリ・デバイス。
- 前記ロジック・メカニズムが、前記ホストから受信した少なくとも一つのコマンドに従って前記条件を選択する、請求項1のフラッシュメモリ・デバイス。
- 前記少なくとも一つのコマンドが、前記少なくとも一つのコマンドの受信の度に前記条件を切り換えるよう前記ロジック・メカニズムを作動させる、請求項7のフラッシュメモリ・デバイス。
- 前記ロジック・メカニズムが、リセット・コマンドおよび起動からなるグループから選択されるイベントに遭遇するまで前記選択を維持する、請求項7のフラッシュメモリ・デバイス。
- 前記ロジック・メカニズムが、単一のコマンドのみの作動中、前記選択を維持する、請求項7のフラッシュメモリ・デバイス。
- 前記ロジック・メカニズムが、前記ホストから受信した前記少なくとも一つのコマンドに従って前記条件を選択し、前記少なくとも一つのコマンドの各々が、異なる各々の条件に対応する、請求項7のフラッシュメモリ・デバイス。
- フラッシュメモリ・デバイスのオペレーションをモニターするための方法であって、
(a)複数の条件の中から、出力ピンの状態を変化させる条件を選択するようにフラッシュメモリ・デバイスに指示するコマンドをフラッシュメモリ・デバイスへ送信するステップ、そして
(b)前記出力ピンの前記変化した状態を感知することによって前記選択した条件を検知するステップからなる、方法。 - 前記選択した条件の前記検知が、データ・ページ転送に従属する、請求項12の方法。
- 前記選択した条件が、メモリ・セルのアレイがビジーであることである、請求項12の方法。
- 前記選択した条件が、バッファがビジーであることである、請求項12の方法。
- 前記選択した条件が複合条件である、請求項12の方法。
- 前記選択した条件が、オペレーションの失敗である、請求項12の方法。
- 前記選択した条件が、ページ・プログラム障害およびブロック消去失敗からなるグループから選択される論理操作上の状態である、請求項12の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US73470805P | 2005-11-09 | 2005-11-09 | |
US11/399,343 US7657699B2 (en) | 2005-11-09 | 2006-04-07 | Device and method for monitoring operation of a flash memory |
PCT/IL2006/001281 WO2007054929A2 (en) | 2005-11-09 | 2006-11-06 | Device and method for monitoring operation of a flash memory |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009520248A true JP2009520248A (ja) | 2009-05-21 |
Family
ID=38005141
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008539607A Pending JP2009520248A (ja) | 2005-11-09 | 2006-11-06 | フラッシュメモリのオペレーションをモニターするためのデバイスおよび方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7657699B2 (ja) |
EP (1) | EP1952242A2 (ja) |
JP (1) | JP2009520248A (ja) |
KR (1) | KR100958850B1 (ja) |
WO (1) | WO2007054929A2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI348617B (en) * | 2007-08-09 | 2011-09-11 | Skymedi Corp | Non-volatile memory system and method for reading data therefrom |
US8429329B2 (en) | 2007-10-17 | 2013-04-23 | Micron Technology, Inc. | Serial interface NAND |
US8266361B1 (en) * | 2009-01-28 | 2012-09-11 | Cypress Semiconductor Corporation | Access methods and circuits for devices having multiple buffers |
US8180981B2 (en) | 2009-05-15 | 2012-05-15 | Oracle America, Inc. | Cache coherent support for flash in a memory hierarchy |
TWI435215B (zh) * | 2009-08-26 | 2014-04-21 | Phison Electronics Corp | 下達讀取指令與資料讀取方法、控制器與儲存系統 |
KR20170089069A (ko) * | 2016-01-25 | 2017-08-03 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그의 동작방법 |
US20180329815A1 (en) * | 2017-05-09 | 2018-11-15 | Western Digital Technologies, Inc. | Storage system and method for non-volatile memory command collision avoidance with explicit tile grouping |
US10642746B2 (en) | 2018-03-22 | 2020-05-05 | Western Digital Technologies, Inc. | Controlling cached/non-cached memory access decisions based on memory access queue fill levels |
US11775378B2 (en) * | 2019-12-16 | 2023-10-03 | Micron Technology, Inc. | Memory health status reporting |
CN116991310B (zh) * | 2023-06-27 | 2024-05-07 | 珠海妙存科技有限公司 | 闪存状态查询方法及闪存控制器 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001167586A (ja) * | 1999-12-08 | 2001-06-22 | Toshiba Corp | 不揮発性半導体メモリ装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5574850A (en) * | 1993-10-20 | 1996-11-12 | Intel Corporation | Circuitry and method for reconfiguring a flash memory |
US5619453A (en) * | 1995-07-28 | 1997-04-08 | Micron Quantum Devices, Inc. | Memory system having programmable flow control register |
US5966723A (en) * | 1997-05-16 | 1999-10-12 | Intel Corporation | Serial programming mode for non-volatile memory |
US6189070B1 (en) * | 1997-08-28 | 2001-02-13 | Intel Corporation | Apparatus and method for suspending operation to read code in a nonvolatile writable semiconductor memory |
US20050204091A1 (en) * | 2004-03-11 | 2005-09-15 | Kilbuck Kevin M. | Non-volatile memory with synchronous DRAM interface |
-
2006
- 2006-04-07 US US11/399,343 patent/US7657699B2/en active Active
- 2006-11-06 WO PCT/IL2006/001281 patent/WO2007054929A2/en active Application Filing
- 2006-11-06 KR KR1020087013289A patent/KR100958850B1/ko active IP Right Grant
- 2006-11-06 EP EP06809841A patent/EP1952242A2/en not_active Withdrawn
- 2006-11-06 JP JP2008539607A patent/JP2009520248A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001167586A (ja) * | 1999-12-08 | 2001-06-22 | Toshiba Corp | 不揮発性半導体メモリ装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2007054929A3 (en) | 2009-04-09 |
US7657699B2 (en) | 2010-02-02 |
EP1952242A2 (en) | 2008-08-06 |
US20070106834A1 (en) | 2007-05-10 |
KR100958850B1 (ko) | 2010-05-20 |
WO2007054929A2 (en) | 2007-05-18 |
KR20080067369A (ko) | 2008-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009520248A (ja) | フラッシュメモリのオペレーションをモニターするためのデバイスおよび方法 | |
US6859856B2 (en) | Method and system for a compact flash memory controller | |
US8825966B2 (en) | Reduced pin count interface | |
KR100726361B1 (ko) | 메모리 장치들과의 통신을 위한 시스템 및 방법 | |
JP4643729B2 (ja) | インタリーブ制御装置、インタリーブ制御方法及びメモリシステム | |
US20050041478A1 (en) | Method of controlling the operation of non-volatile semiconductor memory chips | |
KR100634436B1 (ko) | 멀티 칩 시스템 및 그것의 부트코드 페치 방법 | |
US7725621B2 (en) | Semiconductor device and data transfer method | |
WO2006051780A1 (ja) | 同時アクセスするバンク数が異なるメモリコントローラに対応した不揮発性メモリ装置 | |
RU2416819C2 (ru) | Способ, компьютерный программный продукт и устройство для соединения с картой памяти | |
US7831755B2 (en) | Method and system for interfacing a plurality of memory devices using an MMC/SD protocol | |
CN104238957A (zh) | 串行外围接口控制器、串行外围接口快闪存储器及其存取方法和存取控制方法 | |
JP2008521080A5 (ja) | ||
US20190065054A1 (en) | Data storage device and operating method thereof | |
US20070028037A1 (en) | Memory system with automatic dual-buffering | |
US8166228B2 (en) | Non-volatile memory system and method for reading and storing sub-data during partially overlapping periods | |
CN101512496A (zh) | 用于监控闪存操作的设备和方法 | |
JPH05233513A (ja) | データ転送制御用インタフェース回路 | |
JP2003203490A (ja) | 半導体記憶装置、制御装置、および半導体記憶装置の制御方法 | |
KR102242957B1 (ko) | 고속 낸드 메모리 시스템과 고속 낸드 메모리 패키지 디바이스 | |
KR920007949B1 (ko) | 컴퓨터 주변장치 제어기 | |
US20240111453A1 (en) | Memory device and management method thereof | |
US20240111456A1 (en) | Storage device controller and method capable of allowing incoming out-of-sequence write command signals | |
JP4834196B2 (ja) | 補助記憶装置 | |
JP4209708B2 (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091016 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101005 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120229 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120309 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120604 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120720 |