TW466680B - Capacitor trench-top dielectric for self-aligned device isolation - Google Patents

Description

3 Ο Ο 〇，J 五、發明說明（ι) 相關申請案 ^ ! 本案係有關美國專利申請案第0 9 / 2 3 3, 8 8 7號『用於埋置 | 帶自行對正於深儲存溝渠之改良方法』，申請日1999年1 | 月20曰，其完整揭示併述於此以供參考。 | 發明領域 i 本發明係關於半導體裝置。特別本發明係關於動態隨機 ！ 存取記憶體（DRAM)裝置。 丨 發明背景 i 在單一晶片上製作的半導體裝置例如個別記憶單元數目 ! 漸增。結果裝置的尺寸持續不斷縮小。裝置尺寸縮小造成! 含括於半導體各結構的適當功能區適當對正之困難度增 南 。 例如合併隔離節點溝渠（Μ I NT)單元舉例說明於圖1。圖1 -一· 舉例說明之Μ I NT單元包括一平面移轉裝置。圖1顯示的裝 置包括一深渠電容器1 ，一淺渠隔離區2用以界定主動區，1 一位元線接觸（CB)3，一字線（WL)5或移轉裝置閘極，閘極 氡化物7，及N +源極/没極區9及1 1。圖1之構造中，埋置 ； 帶丨2連結深渠電容器儲存溝渠節點1至移轉裝置的源極/汲 極擴散1 1。Μ I NT單元中，Μ I NT埋置帶電阻可為記憶單元之 深渠1與淺渠隔離區2重疊部之函數。 發明概述 本發明解決Μ I NT埋置帶電阻為深渠間上方覆蓋區的函 數，以及主動區上方覆蓋區使淺渠隔離圖樣自行對正於深 渠因而確保完整溝渠寬度形成埋置帶。 4 6 6 6 8 五 '發明說明（2) 根據此等及其他目的及優點，本發明提供一種半導體裝 丨 置包括一基#。至少一對深渠配置於基材。一環圈内襯於 i 至少部分各深渠壁。溝渠含有導電性填補材料。埋置帶完 1 整跨各區伸展於各溝渠填補物及各環圈上。一隔離區配置 於深渠間。一介電區覆蓋於各深渠之各埋置帶上。 本發明之特徵方面亦係關於一種形成一主動區及淺渠隔 丨 離自行對正於一深渠之方法。該方法包括形成至少一對毗 鄰的深渠於一基材，且貫穿基材表面之第一介電層。一介 電環圈設置於各深渠側壁之至少部分上方。深渠經過填 | 補。深渠填補物表面内陷。部分深渠環圈經蝕刻。帶材料 沈積於深渠填補物上以及凹陷的深渠環圈内部。第二介電 層沈積於帶材料、基材及第一介電層之暴露面上。結構經 過平面化因而去除部分第二介電層，第二介電層僅保留於 深渠。一層光阻經沈積。光阻經圖樣化而暴露出部分深渠 的第二介電層及暴露第一介電層，因此至少部分光阻保持 t蓋於深渠上方。部分介於溝渠間的第一介電層被選擇性 去除。部分溝渠内部的第二介電層之部分介於溝渠間的基 材被選擇性去除。第三介電層沈積於經由去除第一介電層 之部分第二介電層形成空間。然後將第二介電層平面化。 其餘部分第一介電層被去除。 本發明之進一步特徵方面提供一種藉前述方法形成的半 ^體R置。 又有其他本發明之目的及優點對業界人士由後文細節說 叫将顯然易明，附圖僅顯示及說明本發明之較佳具體實施

第6頁 4 6 6 。 五、發明說明（3) ； 例，單純舉例說明意圖執行本發明之最佳模式。如所瞭 丨 解，本發明可有其他不同的具體實施例，其若干細節可於 各顯然易見之方面做修改而未背離本發明。因此附圖及說 ί 明僅視為舉例說明性質而非限制性。 圖式之簡單說明 前述本發明之目的及優點將連同附圖一起研讀說將更為 I 明暸，附圖中： 圖1表示已知DRAM單元結構之範例之剖面圖； 圖2表示DRAM單元結構之具體實施例之頂視圖，說明較 丨 為滿意及較不滿意之深渠之主動區上方覆蓋層之例； 圖3表示較不滿意之深渠至主動區上方覆蓋層之剖面 圖：以及 圖4 - 1 5表示根據本發明之半i體裝置之一具體實施例於 根據本發明之方法之一具體實施例的各階段之剖面圖。 發明之詳細說明 隨著半導體裝置尺寸的縮小而有更大量裝置封裝在單一 空間1由於裝置擁擠預計對正裝置與尺寸不但縮小裝置部 分結果發生問題。例如某些記憶單元中，深渠與主動區圖 樣可能未對正。如此造成的問題為埋置帶電阻為深渠-主 動區上方覆蓋層的函數。因此深渠-主動區上方覆蓋層對 正可能改變埋置帶電阻，由於未對正製造時的容差造成埋 R帶之串聯電阻變化增加。 圖2舉例說明一半導體裝置結構部分之頂視圖，顯示複 敫深渠及深渠-主動區上方的覆蓋層。圖2舉例說明深渠

第7頁 η 6 68 〇__ 五、發明說明（4) | 14、閘極導體16、主動區18及擴散接觸（CB)區20。圖2也 丨 舉例說明深桌-主動區上方覆蓋層之二例。深渠-主動區上 | 方覆蓋區2 2舉例說明介於主動區與深渠間更為有利的上方 | 覆蓋層量。它方面，深渠-主動區2 4較不滿意。 圖3舉例說明較不滿意之深渠-主動區上方覆蓋層32之一 例之剖面圖d圖3舉例說明填補後的深渠2 6各自有關連的 | 環圈區28。淺渠隔離區3 0覆蓋於深渠2 6上方以及深渠中間 丨

I 區上方 本發明提供一種確保有利的深渠-主動區上方覆蓋層之 | 解決之道，係經由提供一種製作主動區圖樣自行對正於深 ; 渠而確保完整深渠寬度用於形成埋置帶之方法。根據本發 明之方法可用於使用一渠頂氧化物區作為淺渠隔離區的罩 ： 蓋層而形成基於Μ I NT之深渠電！器及淺渠隔離區。根據本 發明之方法也可用於形成其他半導體裝置。 根據圖4- 1 5舉例說明之本發明之構造，可提供基材34。 介電層36可提供於基材頂面上。根據一例，介電層為氮化 物：特別用作介電層3 6之氮化物為氮化珍S i N =雖然未顯 丨 示於附圖1額外薄層介電層例如二氧化矽可含括於介電層 3 ΰ上』於對基材3 4提供介電層3 6設置於其頂面上後，深渠 3 8彳使用標準光刻術及乾蝕刻技術例如反應性離子蝕刻 (K j 1:)形成貫穿層3 6進入基材3 4内部。 形成深渠3 8後，環圈4 0可形成於各深渠3 8部分表面4 2 上 環圈可由介電材料例如二氧化石夕形成。 ： α圈可藉氧化溝渠壁形成。典型地，環圈係形成於各深

f〇年f 月二·3曰

案號 89103475 五、發明說明C5) 渠3 8上部，因此環圈當形成時一直向下 上。換言之形成深渠38壁42的基材材料 40 ° 於形成環圈區40後，深渠以導電材料 明填補後深渠之一例。深渠首先使用預 於填補深渠之材料之例包括各種半導體 可用作深渠填補物。 於填補深渠後，圖6舉例說明之結構-而去除任何可能已經沈積於結構上表面 物。然後深渠填補物可向下凹陷低於基 開口下方。凹陷可利用乾蝕刻技術如R I 深渠填補物可凹陷至低於基材34與介電 下。圖6舉例說明凹陷的深渠填補物4 4 於填補深渠且凹陷深渠填補物至預定 由深渠之暴露側壁以各項等方向蝕刻去 低於深渠填補物頂面。環圈4 0的蝕刻可 行。圖7舉例說明凹陷的環圈結構4 0。 於凹陷環圈結構4 0後，埋置帶可於各 發明，深帶形成為完全跨深渠伸展。埋 料製成。根據一具體實施例，埋置帶可 任何適當技術結構用於形成埋置帶。 氣沈積。根據一具體實施例，低壓化學 可用以形成埋置帶。 埋置帶可形成於遮蓋深渠填補物44以 伸展至深渠3 8頂 可被氧化形成環圈 填補。圖6舉例說 定材料填補。可用 材料。例如多晶石夕 匕表面可被平面化 的任何深渠填補 材上方高度的深渠 Ε進行。換言之， 層36的交界面以 〇 高度後，環圏40可 除，使環圈頂面係 使用濕蝕刻法進 深渠形成。根據本 置帶可由半導體材 由石夕形成。 例如可利用化學蒸 氣相沈積（LP CVD) 及環圈結構40。本

O:\62\62855.ptc 第9頁 2001.08. 23. 009 ___案號 89103475____年# 月二乡曰_____ 五、發明說明（6) 發明之一具體實施例中，於沈積埋置帶材料後，材料被形 成凹陷。圖8舉例說明於帶矽以經由晶圓表面及深渠側壁 被各項等方向姓刻去除後，形成於深渠填補物4 4與凹陷環 圈4 0上方之埋置帶4 6之一例。 形成埋置帶結構46後，襯層48可形成於介電層36上，介 電層36表面内襯於高於深渠的開口 ，深渠壁高於帶46及帶 表面（圖中未顯示）。本發明不需包括概層。反而觀層為選 擇性結構。襯層可由介電材料組成。根據一例，襯層係由 厚度約2毫微米至約1〇毫微米之LPCVD氮化物製成。可用於 概層的特殊氮化物為氮化矽SiN。特別於沈積襯層前希望 形成厚度約2毫微米至約1 〇毫微米之薄層熱氧化物。 —於形成襯層結構48後，介電材料50可沈積於此襯層上。 若本發明未含襯層，則介電層可沈積於前述襯層沈積的相 同結構上。任何適當介電材料皆可使用。根據一例，氧化 物可用於形成介電層5 〇。有用的氧化物例如二氧化石夕。 圖9舉例說明包括襯層4 8及介電區5 0之結構。 八，$，介電層50後，覆蓋於介電區36上方之電介質50部 为可藉平面化例如化學機械拋光（CMp )介電區5 〇被去除。 =^平面化步驟期間，若結構包括襯層，則覆蓋於介電 頂上的襯層區也被去除。圖1 〇舉例說明經由介電區50承 f化所侍的構造。如圖1 0可見，介電區5 0之其餘部分位力 =渠内部以及位在深渠上方的介電區3 6開口内部。介雪 可於各深渠頂上形成溝渠頂區。於介電材料5〇為 二 時，介電區52可稱做渠頂氧化物（ττ〇)。 化物

厂、广广 '5 α o b b : 五、發明說明（7) 於去除部分介電區50而形成渠頂區52後，光阻層54可沈 積於結構之仝體上表面上。於沈積光阻層後，光阻層可被 圖樣化形成一主動區及一淺渠隔離圖樣於結構上。圖1丨舉 例說明結構上圊樣化光阻層54之一例。圖1 1舉例說明之光 丨 阻層已經被圖樣化而暴露出部分渠頂區5 2以及深渠間電介 質36之一區。傳統光刻式方法可用來圖樣化光阻層形成罩 蓋層。 及其他下方結 部分光阻層暴 子術。軸刻包 CI1F3、Ar、02 程可以多步驟 電區3 6而非部 介電層3 6而非 可藉蝕刻去除 圖1 2舉例說明 得結構被視為 部分為陣列6 〇 結構。支持結 行第二蝕刻來 部分具有選择 位於帶結構4 6 間區以及支持 可被蝕刻至不 於深渠 藉由去除 反應性離 包括CF4、 蝕刻過 到部分介 擇性飯刻 材下方區 性蝕刻= 現在所 分 此等 部分支持 現在進 5 2之魯露 下蝕钊= 度深渠 外二區 樣54後， 典型利用 氣體範例 〇 用於僅姓 被視為選 層36之基 層及選擇 一區 5 6。 裝置部 區5 6表示 隔離區。 渠頂結構 材可被向 之下方高 同高度。 ，於基材 構上方形成預定的光罩圖 露出的結構區可被蝕刻。 括氟、碳及氧進給氣體。 、C0、c2f6、c4f6 及/ 或c3Fs 式進行。例如第一飯刻可 刀介電及5 2。此種飯刻可 介電層5 2。至少部分介電 °此種触刻也可視為光阻 峨鄰由蝕刻形成的深渠之 表示由線5 8分割的半導體 及支持結構6 2，鼓刻形成 構包括習知電晶體及淺渠 麵刻矽基材。第二蝕刻對 性。如圖1 3舉例說明，基 下方高度以及環圈區4 0頂 結構開口 5 6可被蝕刻至相 同高度。如圖1 3舉例說明

第11頁

4 6 6 6 8 C 五、發明說明（8) 之蝕刻過程中 被視為對介竜 可使用例如C 1 刻。 於蝕刻介電 可由結構頂面 後，材料可沈 為淺隔離區。 5 6。區 56 及64 沈積於區6 4 64之介電材料 區。於沈積電 而去除位在形 可使用化學機 於填補隔離 面化填補隔離 電區3 6 3其中 64的頂面共面 渠頂區5 2及搞 之裝置結構的 於形成圖1 4 少 深渠及於 的裝置來閘極 問極導體的接 ，至少部分渠頂區52也被蝕刻。 層52以*光阻層54具有選擇性的矽：刻，且 :、HC1、仏及/或叫等進給氣體做乾飾 區36後’基村、及渠 被去除。又於蝕刻介 積於區64。區64可形 填補隔離區6 4的材料 可同時填補。 之材料可為介電材料 為氧化物如氧化石夕。 介質而形成區64後的 成隔離區空間外的 械拋光CMP進行。 區64後，介電區36可 區64的介電材料也可 平面化步驟可用於獲 。平面化步驟也可輔 離區64共面。圖14舉 具體實施例。 實施結構後，電晶體 支持結構上。形成於 導體區。内襯區中間 觸以及互連布線之第 頂區52、剩餘光阻層54 電層36、基材及渠頂區 成深渠間的隔離區典型 也可用來填補支持深渠 。根據一例，沈積於區 介電材料形成淺渠隔離 結構上表面可被平面化 介電材料區。平面化也 由基材上表面去除。平 去除部分渠頂區5 2及介 得渠頂區5 2與隔離區 助使支持結構56頂部與 例說明於製程之此階段 及其他裝置可形成於至 圖1 5於說明之結構上方 包括擴散區的接觸以及

4 6 6 68 0 五、發明說明（9) ' ' —一'- 0(M0)，也可使用標準處理技術形成於深渠頂上及/或 結構頂上。· f 根據一特殊具體實施例， 區形成一主動區自行對正於 基材具有一氮化物層於表面 穿氮化物及形成於基材。 氧化物環圈設置於各溝渠 晶石夕填補。溝渠填補物表面 氧化物材料沈積於溝渠填補 一襯層可沈積於帶材料、基 露面上。氧化物層係沈積於 沈積於襯層所沈積的該種結 除部分襯層上的氧化物層及 餘於溝渠内。若結構未包含 先阻層沈積於結構上。光 卜】的氧化物沈積基材上氮化 持疊置於深渠上《部分基材 除 部分溝渠内的氧化物層 除 氡化物係沈積於藉由去 成的空間以及沈積於部分溝 平面化。基材表面上氮化物 少一深渠上。 本發明也包括一種經由前 本 發 明 也 提 供 一 種 於 淺 渠 隔 離 -- 深 渠 之 方 法 σ 該 方 法 包 括 上 〇 至 少 — 對 鄰 深 渠 形 成 貫 之 至 少 部 分 側 壁 上 〇 ί冓 渠 以 多 凹 陷 0 部 分 溝 渠 環 圈 經 刻 〇 物 上 以 及 凹 陷 的 溝 渠 環 圈 上 0 材 以 及 基 材 上 的 氮 化 物 層 之 暴 襯 層 上 或 若 本 發 明 未 含 襯 層 則 構 上 ,0 整 個 結 構 被 平 面 化 而 去 部分 «~St. 襯 層 t 因 此 氡 化 物 層 僅 剩 襯 層 > 則 將 僅 去 除 部 分 氧 化物 阻 層 被 圖 樣 化 而 暴 露 部 分 溝 渠 物 層 1 因 此 至 少 部 分 光 阻 劑 保 深 渠 間 的 氮 化 物 層 被 選 擇 性 去 及 部 分 溝 渠 間 的 基 材 被 選 擇 去 除 基 材 上 溝 渠 間 的 氮 化物 層 形 渠 内 氧 化 物 層 0 狄 後 氧 化 物 經 被 去 除 0 晶 體 裝 置 形 成 於 至 述 方 法 形 成 半 導 體 裝 置 0 根 據

6 68 Ο 五、發明說明（ίο) 丨 本發明之半導體裝置可根據前述方法形成。另外其他方法 可用於形成根據本發明之半導體裝置。 根據本發明之半導體裝置包括基材。至少一對深渠配置 於基材。深渠如前述可為平行或實質上平行=溝渠填補物 可配置於深渠内。隔離區可配置於溝渠間。 丨 本發明包括一對深渠。各對深渠說明如前。埋置板結構 i 可關連各個深渠設置於各基材。 環圈區内襯於至少部分各深渠側壁。環圈可配置於各深 | 渠内於各深渠上部附近。環圈可由介電材料製成。介電材 1 料可為氡化物。有用的介電材料例如二氧化矽S i 〇2。 ί 埋置帶完全伸展跨各深渠於各深渠填補物及各環圈上 i 方。介電區可疊置於各深渠之各埋置帶上方。襯層可配置

. I 於各帶於各介電區間。 -— 電晶體裝置及互聯結構可形成於至少一深渠上方。 支持結構可形成於基材内於深渠遠端。支持結構隔離溝 渠可以介電材料填補。介電材料可為氧化物。有用的氧化 丨 物例如二氧化矽s i 02。 陣列區顯示為區6 0，支持結構顯示為圖1 5之區6 1。構成 根據本發明之半導體裝置之各區之材料可如前文就關連本 ： 發明之方法所示。 本發明之優點包括無須仰賴A A圖樣高度於深渠圖樣高度 的臨界對正。只要部分AA圖樣疊置於深渠上即可，如此獲 ^ 得一帶。此外根據本發明，由於AA皆與深渠階間臨界疊置 容差加大，故深渠直徑可製作的更小。

第14頁 4 6 6 6 8 五、發明說明（11) ； j 根據本發明，比較根據先前方法及給構可容許更大量未 對正，原因在於主動區光阻層圖樣僅需覆蓋深渠的渠頂結 構邊緣，俾確保有一良好導通路徑由主動區通過帶進入電 容器内部。根據本發明不似圖2及3舉例說明之具體實施 i 例，淺渠隔離僅位於背對背溝渠間，如此無法如同DRAM單 丨 元切割成帶寬度，如圖2及3舉例說明。此外本發明有助於 藉由合併主動區與深渠圖樣消弭埋置帶電阻對主動區-深 渠上方的覆蓋層的敏感度。 前文本發明之說明舉例說明本發明。此外，該揭示内容 僅顯示及說明本發明之較佳具體實施例，但如前述需瞭解 本發明可用於多種其他组合、修改及環境，且可始於前文 教示以及先前技術的已知技巧及知識對此處表示之本發明 之構想範圍做出變化及修改。！述具體實施例進一步意圖 說明實施本發明之最佳已知模式，且使其他業界人士可將 本發明利用於此種及其他本發明之特殊應用及優點要求的 具體實施例及多種修改。如此前文說明決非異圖囿限本發 明於此處揭示之内容。反而意圖隨附之申請專利範圍視為 含括具體實施例。

第15頁

Claims (1)

1. 4 6 6 6 - _案號89103475_和年月^曰 修正_ 六、申請專利範圍 1. 一種半導體裝置，包含： 一基材； 至少一對深渠於基材； 一環圈，其内襯於至少部分各深渠壁； 一深渠填補物，置於各深渠中； 一埋置帶，其完全伸展跨各深渠於各深渠填補物及各環 圈上； 一隔離區，介於深渠間；以及 一介電區，置於各深渠疊且置於各埋設帶上方。 2. 如申請專利範圍第1項之半導體裝置，其中一於各溝 渠上方之主動區以及成對溝渠間的隔離區係自行對正於深 渠。 3. 如申請專利範圍第1項之半導體裝置，進一步包含： 電晶體裝置，其形成於各深渠上方。 4. 如申請專利範圍第1項之半導體裝置，進一步包含： 多對深渠，各自具有一環圈、一溝渠填補物、一埋置 帶、及一介電區及一隔離區介於各對溝渠間。 5. 如申請專利範圍第1項之半導體裝置，進一步包含： 一襯層，其介於各帶與各介電區間^ 6. 如申請專利範圍第1項之半導體裝置，進一步包含： 一支持結構，其於該基材中，支持結構包括一隔離溝渠 與基材於該對深渠附近，支持結構溝渠經過填補。 7. 如申請專利範圍第6項之半導體裝置，其中支持結構 隔離溝渠係以二氧化矽填補。

   O:\62\62855.ptc 2001.08. 23.017 第1頁 ^ 66 68 Ο 案號 89103475 fb年圹月d曰 修正 六、申請專利範圍 8. 如申請專利範圍第6項之半導體裝置，進一步包含： 電晶體裝置形成於部分支持結構溝渠上。 9. 如申請專利範圍第1項之半導體裝置，進一步包含： 一埋置板結構關連各對深渠。 10. 如申請專利範圍第1項之半導體裝置，其中環圈係 設置於各深渠上部附近且係由介電材料製成。 11. 如申請專利範圍第1項之半導體裝置，其中環圈係 由二氧化矽組成。 12. 如申請專利範圍第1項之半導體裝置，其中溝渠係 以多晶矽填補。 13. 如申請專利範圍第1項之半導體裝置，其中該等帶 係由多晶石夕製成。 14. 如申請專利範圍第1項之半導體裝置，其中襯層係 由介電材料製成。 15. 如申請專利範圍第14項之半導體裝置，其中襯層係 由氮化石夕製成。 16. 如申請專利範圍第1項之半導體裝置，其中隔離區 為淺渠隔離區。 17. 如申請專利範圍第14項之半導體裝置，其中隔離區 係以二氧化矽填補。 18. 如申請專利範圍第1項之半導體裝置，其中介電區 為氧化物。 19. 如申請專利範圍第1項之半導體裝置，其中深渠為 平行或實質上平行。

   O:\62\62855.ptc 第2頁 2001.08. 23.018 SS 68 ? _案號89103475_年P月曰 修正_ 六、申請專利範圍 20. 如申請專利範圍第1項之半導體裝置，其中半導體 裝置為DRAM = 21. —種形成一主動區及淺渠隔離區自行對正於一深渠 之方法，該方法包含： 形成至少一對毗鄰深渠於一基材且貫穿一於基材一面上 的第一介電層； 提供一介電環圈於各深渠側壁之至少部分上； 填補深渠； 於渠填補物頂面製造凹陷； 蝕刻部分溝渠環圈； 沈積一帶材料於溝渠填補物上且於凹陷的溝渠環圈内 部； 沈積一種第二介電層於該帶材料、基材及第一介電層之 暴露面上； 平面化該結構，藉此去除部分第二介電層，因而僅第二 介電層殘留於深渠内部； 沈積一層抗光餘層； 圖樣化抗光蝕層而暴露出部分深渠内的第二介電層及部 分第一介電層，因此至少部分抗光蝕層保持疊置於深渠 上； 選擇性去除部分介於溝渠間的第一介電層； 選擇性去除部分介於溝渠間的基材； 沈積及平面化一層第三介電層於下列空間，該空間係經 由去除部分第一介電層及部分第二介電層形成；以及

   O:\62\62855.ptc 第3頁 2001.08. 23.019 ^ 6 6 b8 0 案號 89103475_f 年 f 月 >彡曰__ 六、申請專利範圍 去除其餘部分第一介電層。 22. 如申請專利範圍第21項之方法，進一步包含下述步 驟： 形成一埋置板於基材關連該對深渠。 23. 如申請專利範圍第21項之方法，進一步包含下述步 驟： 形成電晶體裝置於至少一深渠上方。 24. 如申請專利範圍第2 1項之方法，其中利用濕蝕刻方 法触刻環圈頂面。 25. 如申請專利範圍第2 1項之方法，其中利用低壓化學 氣相沈積而形成環圈。 26. 如申請專利範圍第21項之方法，進一步包含： 沈積一襯層於該帶材料、基材、及第一介電層之暴露面 上，其中第二介電層係沈積於襯層上，以及部分襯層及第 二介電層係於平面化過程中被去除。 27. 一種半導體裝置，包含： 於一基材且貫穿一於基材一面上第一介電層之至少一對 毗鄰深渠； 一第一介電環圈，其内襯於至少各深渠壁之一部分； 一深渠填補物，置於各深渠中，其中深渠填補物之頂面 係凹陷； 一埋置帶材料，於深渠填補物上且伸跨於蝕刻及凹陷之 深渠環圈； 於埋置帶材料、基材及第一介電層之曝露面上之一第二

   O:\62\62855.ptc 2001.08. 23.020 第4頁 4 6 t _案號89103475_fp年#月3，曰 修正_ 六、申請專利範圍 介電層，該結構被平面化藉此去除第二介電層而僅殘留部 分於深渠内部； 一具圖樣化層之抗光蝕層，其曝露部分深渠内之第二介 電層及部分第一介電層，因此至少部分抗光蝕層保持疊置 於深渠上，該結構係選擇性去除部分介於深渠間之第一介 電層，且選擇性去除部分介於深渠間之基材；以及 一第三介電層，位於第一介電層之去除部分及部分第二 介電層，以及經去除之第一介電層之殘留部分所形成之空 間内。 28. 一種形成一主動區及淺渠隔離區自行對正於一深渠 之方法，該方法包含： 提供一具有一層II化物層於一面上之基材； 形成至少一對毗鄰深渠貫穿氮化物層及基材； 提供一氧化物環圈至少部分各溝渠之側壁上； 填補溝渠； 於溝渠填補物之頂面上製作凹陷； 蝕刻部分溝渠環圈； 沈積一帶材料於溝渠填補物上以及凹陷的溝渠環圈上； 沈積一氧化物層於帶材料、基材以及基材上的氮化物之 暴露面上； 平面化該結構而去除部分氧化物層，因此氧化物層僅殘 留於溝渠； 沈積光抗蝕層於結構上； 圖樣化抗光蝕層而暴露部分溝渠内的氧化物層及基材上

   0:\62\62S55.p：c 2001.08. 23. 021 第5頁 案號 89103475 f月Θ曰 修正 六、申請專利範圍 的氮化物層，使至少部分抗光蝕層殘留疊置於深渠上； 選擇性去除部分基材上介於溝渠間的氮化物層； 選擇性去除部分介於溝渠間的基材； 沈積及平面化氧化物於經由去除基材上溝渠間的氮化物 層形成的空間以及於部分溝渠内氧化物層； 去除殘留於基材表面上的氮化物；以及 形成電晶體裝置於深渠之一上。

   O:\62\62855.ptc 第6頁 2001.08. 23. 022