TW464872B - Memory cell array and DRAM having the same - Google Patents

Description

46 48 7 2 經濟部中央橾隼局負工消费合作枉印製 Α7 Β7 五、發明説明（1 ) 螢明背景 1.發明領域 本發明為有關半導體裝置，以及更特別的是，記憶格陣 列與具有該陣列之動態記憶體的技術a 2 ·相關技藝說明 一般說來，於記憶體積體密度增加時，列空間隨之減 少，還有複雜的製造内容。 當積體密度増加時’在字元列間的空間、在位元列間的 空間、以及在字元列和電容接觸器之間的空間便會減少， 所以在製造過程裡很難去精準地定義出字元列、位元列、 以及電容接觸器的範圍， 依據位元列的方向’位元列可被分類為開放式的位元 列’或是折疊型的位元列。在開放式位元列的架構中，記 憶格被安排在每一條字元列與位元列的交接處’而位元列 與互補位元列安置在感應放大器兩端的記憶格陣列中。 在折疊型位元列的架構中，位元列與互補位元列都位於 相同έ己憶格陣列中’而此兩者亦與平行的感應放大器連 接。 對於開放式的位元列而言，每一個感應故大器安置在位 元列的間距處，而對於折疊型的位元列來說，每一個感應 放大器安置在位元列以及互補位元列之間，其中互補位元 列決定了兩條位元列的間距。 因此在折疊型位元列架構裡，感應放大器之佈局區域大 小，是開放式的位元列中的兩倍。 -4- 本紙張尺度逋用中國國家樣孪（CNS ) A4洗格（210X297公釐）

I 裝—* i f i ί 訂 i I 線 (諳先閲讀背面之注意事項/填寫本頁J 464872 五、發明説明（2 A7 B7 經濟部中央樣準局員工消費合作社印装 圖1為傳統折疊型位元列型動態隨 計圖。 f取记憶格陣列的設 參考圖i所示，字元⑴以預定的空 而位元列3以與字元列丨垂吉 垂直地形成， 」1查直的万向形成β成=1=元r:間平行地形成。以兩個記憶格形的上=交位―的區域 電容接觸器4連接形成在主動區 ...., 勒^ 2尤记憶格電晶體的來源 通道，到記憶格電容器s接 ’、 通瑣糾… ㈣為5連接聽格電晶體的排出 通道，到王動區2以下的位元列3。 圖2疋一個相當於囷I的電路圖。 ^考圖2所-個s己憶格是由記憶格電晶體q與記憶格 電谷器C所組成，而兩個記憶格通常地連接到位元。 接腳器5連接記憶格電晶體Q的排出通道，到位於記憶格 下的位元列3。 在動態存取記億體的操作中，當選擇字元列】時，連接到 予兀列i的記憶格電晶體Q便開啟，而儲存在連接到記憶格 電晶體的記憶格電容器C中的資料，經由接腳器5傳送到位 元列3。 然而’當記憶格陣列之傳統折疊型位元列中積體密度增 加時，介於位元列3與電容接觸器4的空間便減少，因此造 成介於記憶格電容器C及位元列3的短路。 圖3表示記憶格陣列與感應放大器區塊的排列方式。 參考圖3所示’開放式的位元列型動態隨機存取記憶體包 請 先 閱 讀 背 面 -t 意 事 項 填 i 訂 線 -5- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公度） 464872 A7 B7 經濟部中央樣準局I工消費合作钍印製 五、發明説明（3 ) 括k+1個標準記憶格陣列A〇〜Ak，以及第一與第二個虛擬記 憶格陣列da+da2。 第一虚擬記憶格陣列DAi位於標準記憶格陣列Afc的一 邊’也就是在標準記憶格陣列Aq的旁邊。第二虛擬記憶格 陣列DA2位於標準記憶格陣列A〇〜、的另一邊， 也就是在標準記憶格陣列的旁邊。 感應放大器區塊Bfc+1是由眾多感應放大器SA所组成， 並安置於標準記憶格陣列A〇〜Ak以及第一與第二虛擬記憶格 陣列DA〗*DA2之中。在記憶格陣列A〇〜^裡，記憶格陣列 中之位元列BL與第一和第二虛擬記憶格陣列DAi*DA2交替 地連接到感應放大器S A。 譬如感應放大器區塊…和心安置在標準記憶格陣列八0的 每一邊’標準記憶格陣列Aq中的奇數位元列BLG，bl2....·等 都連接到感應放大器區塊BQ中的感應放大器SA，而標準記 fe格陣列A〇中的偶數位元列BL!，BL3.....等都連接到感應放 大器區塊心中的感應放大器。也就是感應放大器SA陳列在 兩條位元列之間。 在感應放大器區塊B〇裡’當標準記憶格陣列ac的位元列與 記憶格電容器電源共享時’感應放大器SA將標準記憶格陣 列A〇中位元列的電壓比擬為標準記憶格陣列Al中另一個位 元列之參考電壓’相對於標準記憶格陣列A〇中位元列BL， 此情形變成一種互補的位元列B L狀態，以決定標準記憶格 陣列AQ中位元列BL之資料為邏輯狀態的低或高^ 在開放式的位元列型動態隨機存取記憶體中，感應放大 本紙伕尺度逋用中國國家標準（CNS ) A4規格（210乂 297公釐） . 抑衣------1T------.^ ' 畢 - (請先閱讀背面之注意事項V4寫本頁〕 4 6 4 8 7 2 經濟部中央標準局負工消费合作.杜印製 A7 五、發明説明（4 ) 器S A將位元列BL上電源共享的電壓比擬成一個參考電壓， 以為預先充電的互補位元列之參考值。因此，在標準記愤 格陣列八〇與八]{上位元列之電源共享電壓，是由在第_和第二 虛擬記憶格陣列〇八1與0八2上形成位元列的預先充電方式所 決定’這些陣列是以與環繞著感應放大器區塊Bc*Bk+i之標 準记憶格陣列相反的方向所形成。 然而由於加入第一與第二虛擬記憶格陣列^心和!；)、到標 準記憶格陣列中，使得動態隨機存取記憶體的佈局區域因 此增加β 發明概述_ 本發明主題是為了提供動態隨機存取記憶體之記憶格陣 列說明，其中以改變位元列的佈局來增加積體密度。 本發明另一主題’是為了提供擁有一些感應放大器之開 故式的位元列型動態隨機存取記憶體說明β 本發明尚另有一主題，是為了提供擁有一些位元列和感 應放大器之動態隨機存取記憶體說明β 為達成第一個主題，提供包括字元列、垂直於字元列之 主動區、平行於主動區之位元列，以分割毗連的位元列為 兩個主動區之隨機動態存取記憶體記憶格陣列。 為達成本發明的第二個主題，提供内含標準記憶格陣列 之動態隨機存取記憶體，記憶格陣列裡包括眾多位元列' 以及感應放大器區塊’每一個區塊裡包括許多感應放大 器，交替地位於兩個典型記憶格陣列群組中。 為達成本發明的第三個主題，提供内含標準記憶格陣列 本纸伕尺度適用中國S家標準（CNS ) Α4規格（210X297公釐）

---------裝------訂------線 {請先閱讀背面之注意亨項-Τ填寫本頁J 464872 A7 B7 五、發明説明（5 =態：機存取記憶體，記憶格陣列裡包括字元列 (锖先閱讀背面之注意事項/%寫本頁) tr列之主動區、q平行於主動區之位元列，以分割 毗連的位元列為兩個主動區： ^ A ^ , 母個感應放大器區塊包 ^多感應放大器，交替地位於兩個典型記憶格陣列群組 記憶格陣列擁有-些位元列，而内含記憶格陣列 =%隨機存取記憶體擁有_些感應放大器以及虚擬記憶 格陣列’由此而增加積體密度。 邐式簡述 以上所述之主題以及本發明的優點，經由詳細描述較佳 具體實施例而變得更為明顯，具體實施例可參考附圖如·· 圖1為一個傳統折疊型位元列動態隨機存取記憶格陣列之 設計圖； 圖2為一個相當於圖1設計圖之電路圖； 圖3表示在傳統開放式位元列動態隨機存取記憶體之中， έ己憶格陣列與感應放大器區塊的排列； 圖4為根據本發明之記憶格陣列的設計圖； 經濟部中央橾準局男工消費合作杜印製 圖5為一個相當於圖4設計圖之電路圖；以及 圓6表示根據本發明内容，在開放式位元列動態隨機存取 記憶體之中，記憶格陣列與感應放大器區塊的排列。 較佳具體實施例之詳述 請參考圖4，字元列4 I以預定的空間及垂直的方向形成， 而主動區42以與字元列4〗成垂直的方向形成。每一個主動 區42由兩個記憶格單元形成，並由兩個字元列交替地交 -8 - 本紙乐尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 經濟部中央橾準局員工消費合作·杜印裝 A7 B7 五、發明説明（6 ) ~一~--- 叉。 位元列43以與主動區42平杆古彳+-__ 卞仃的万式形成’如此毗連的位 元列43會被兩個主動區42所分割。 電容接觸器44連接主動居。 疋牧土助b 42裡形成的？己憶格電晶體之來 源通道至記憶格電容器。 接腳器45連接在位元列43較高與幸支低區$中之主動區^ 裡形成的記憶格電晶體之排出通道，至位元列43〇結果造 成位元列43的數目為傳統陣列的一半。 請參考圖5 ’記憶格是由記憶格電晶體q與記憶格電容器 C所組成，兩個記憶格並交替地連接道位元列杞。 因為每一位元列43經由接腳器45，以電路方式連接到位 το列43較高與較低區域中形成之記憶格電晶體Q排出通道， 位元列43的數目為傳統陣列的一半。根據本發明中記憶格 陣列，動態隨機存取記憶體積體密度増加，而且有關介於 位元列43與電容接觸器44之間的空間邊緣也增加，如此— 來s己憶格電容器C和位元列4 3便不會一起短路。 請參考圖6 ’動態隨機存取記憶體包括k+1個標準記憶格 陣列A〇~ Ak，在此同時標準記憶格陣列Aq〜A|c可被設計成如 圖4所示。 每一個感應放大器區塊〜Bk是由眾多感應放大器Sa組 成’兩個感應放大器區塊安置於k+Ι標準記憶格陣列Ak 裡。 此時感應放大器S A被放置於兩條位元列的間距處。 感應放大器區塊^與心是在標準記憶格陣列之間形 -9- 本纸張尺度通用中國國家標率（0奶）八4故格（210>< 297公釐） - I IΛί-衣 訂 H 線 (讀先W讀背面之ίΐ意事碩V%寫本頁〕 經濟部中央標準局員工消費合作社印裝 4648 7 2 at _ B7 五、發明説明（7 ) 成的，而感應放大器區塊&與&是在標準記憶格陣列、與八 之間形成的。 3 铋準έ己憶格陣列ac〜Ak的總數為k+1。當k+1為偶數時， 感應放大器區塊BQ〜Bk的偶數（k+Ι)交替地置放於如圖6中標 準記憶格陣列A〇〜Ak之間。 ' 然而當k+1為奇數時，必須在最後一個標準記憶格陣列 旁，增加虛擬記憶格陣列（未圖示出來），以使得包括標準 記憶格陣列A〇〜Ak之記憶格陣列數，與虛擬記憶格陣列數 為偶數。 因此有k+2個感應放大器區塊於標準記憶格陣列八^〜 以及虛擬記憶格陣列之間形成。 標準記憶格陣列A〇~ Ak之位元列BL◦〜BLn，與虛擬記憶格 陣列連接至交替式感應放大器區塊中之感應放大器SA。譬 如於標準記憶格陣列Αι中，每個偶數位元列BL〇， BLS，—BLn-〖都連接到感應放大器區塊3丨中之感應放大器 SA，而每個奇數位元列BLl，BL3，….BLn都連接到感應放大 器區塊B0中之感應放大器SA。 換句話說’每個標準記憶格陣列A〇之偶數位元列BL0， BL〗’ —BLn.j[5連接到感應放大器區塊b _的一個感應放大 器SA的一邊，而每個標準記憶格陣列A!之偶數位元列BL〇， BL2 ’ —BLn·!因此都連接到另外一邊。此外，每個標準記憶 格陣列A。之奇數位元列BLt，BL3，....BLn都連接到感應放大 器區塊B〇中的一個感應放大器S A的一邊，而每個標準記憶 格陣列A,之奇數位元列BL,，BL3，....BLn因此都連接到另外 10- 本紙乐尺度適用中國國家標準（CN'S ) A4洗格（2ίΟΧ 297公釐） ；^------1T----11^ (讀先閱讀背面之注意事項r%寫本頁) 4648 A7 B7 五、發明説明（8 一邊。 在此同時，η是一個奇數。 當標準記憶格陣列Α,之位元列BL〇與記憶格電容器電源共 享時感應放大器區塊B|的第一個感應放大器SA，將標準吃 憶格陣列八,上位元列BL()i電源共享電壓，比擬成榡準記悚 格陣列八()上位元列BLc之參考電壓，以決定標準記憶格睁^ 々，上位元列BLG之資料為邏輯狀態的低或高。 相對於標準記憶格陣列、上位元列BLq，標準記憶格陣列 A0上位元列BL0扮演互補位元列的角色，並能預先地裝滿事 先決定的電壓。 根據本發明最多只需要一個虛擬記憶格陣列，k+1或让+2 個感應放大器區塊’而有別於傳統技藝中k+2個區塊。因 此’更高的積體整合是有可能的。 本發明並未受限於插圖的具體實施例是可被了解的，並 可被此技藝中訓練有素的人在發明的範園内’完成許多的 改進與修改。 I :裝 ~~. 1 ί I —iri 1-----線 C請先閱讀背面之注意事Ηκν-^寫本頁) 經濟部中央標率局負工消費合作.社印製 本紙張尺度通用中國國家標準（CNS ) A4規格（210X297公釐）

Claims (1)

1. d648 7 2 Λ8 B8 CS D8 六、申請專利範圍 經濟部令决標率爲負工消貪合作社印策 1. 一種動態隨機存取記憶體單元陣列包括： 多數字元線； 多數位元線形成與該字元線垂直； 主動區域呈寶折抽& 1 斤狀而形成於位元線之間的較高與較低 區域’每一主動區媸— 一 —子疋線在位元線配置的方向戶斤 交叉； -接腳形成於在每—主動區域的二字元線之間且連接 至一位元線；以及 電容器接觸形成於在每一主動區域内二字元線之外 側。 2. 如申請專利範圍第！項之動態隨機存取記憶體單元陣 列’其巾m位元線係電氣連接至形成於在位元線的較高 與較低區域之主動區域中之單元電晶體的汲極。 3. —種動態隨機存取記憶體包括： 多數記憶體單元陣列區塊；以及 多數感應放大器用以感應並放大在記憶體單元陣列區 塊上之位元線之資料，每一組的二感應放大器係位於在 1己憶體單元陣列中每一組之二記憶體單元陣列之間，其 中该感應放大器的數目是記憶體單元陣列區塊位元線數 目的一半。 4. 如中請專利範圍第3項之動態隨機存取記憶體，其中— 組兩個感應放大器之一係連接至一組二記憶體單元陣列 區塊之偶數目位元線’且在該组二感應放大器之另一個 係連接至該組二記憶單元陣列區塊之奇數目位元線。 5. 如申請專利範圍第4項之動態隨機存取記憶體，其中該 -12 - I-7 .^-------17------^ (請先閱讀背面之注意事項弄填寫本頁) 本紙張尺度適用中國國家樣準（CNS 規展（210X297公釐） 464872 A8 B8 C8 D8 經濟部_央標準局貞工消費合作社印製 六、申請專利範圍 组感應放大器設定一電壓預充電在一選擇組二記憶體單 元陣列區塊之位元線，至一參考電壓，同時感應一電壓 充電共享在另一選擇组二記憶體單元陣列區塊之位元 線。 6. —種動態隨機存取記憶體包括： 多數記憶體單元陣列區塊包含多數記憶體單元；以及 多數感應放大器用以感應並放大在記憶體單元陣列區 塊上之位元線之資料，每一組的二感應放大器係位於在 記憶體單元陣列中每一組之二記憶體單元陣列之間，其 中該感應放大器的數目是記憶體單元陣列區塊位元線數 目的一半， 其中每一記憶體單元包含： 多數字元線； 多數位元線形成與該字元線垂直； 主動區域呈彎折狀而形成於位元線之間的較高與較低 區域，每一主動區域由二字元線在位元線配置的方向所 交叉； 一接腳形成於在每一主動區域的二字元線之間且連接 至一位元線；以及 電容器接觸形成於在每一主動區域内二字元線之外 側。 如申請專利範圍第9項之動態隨機存取記憶體，其中該 位元線係電氣連接至形成於在位元線的較高與較低區域 之主動區域中之單元電晶體的汲極。 本錄峨财嶋@(叫~—— —：---------裝-------,π------^ (請先閲讀背面之注意事項异4寫本頁) 46^8 2 A8 B8 C8 D8 #、申請專利範圍 g.如申請專利範圍第6項之動態隨機存取記憶體，其中一 組兩個感應放大器之—係連接至一組二記憶體單元陣列 區塊之偶數目位元線，且在該組二感應放大器之另一個 係連接至該組二記憶單元陣列區塊之奇數目位元線。 9.如申請專利範圍第6項之動態隨機存取記憶體，其中該 組感應放大器設定一電壓預充電在一選擇組二記憶體單 元陣列區塊之位元線，至一參考電壓，同時感應一電壓 充電共享在另一選擇組二記憶體單元陣列區塊之位元 線β I n n 線 (請先W讀背面之注^^項再填寫本育) 經濟部中央標隼局負工消費合作社印策 -14 - 本紙張尺度適用中國國家梂準（CNS) A4规格（210X297公釐）