TW462122B - Air gap semiconductor structure and the manufacturing method thereof - Google Patents

Air gap semiconductor structure and the manufacturing method thereof Download PDF

Info

Publication number
TW462122B
TW462122B TW089127061A TW89127061A TW462122B TW 462122 B TW462122 B TW 462122B TW 089127061 A TW089127061 A TW 089127061A TW 89127061 A TW89127061 A TW 89127061A TW 462122 B TW462122 B TW 462122B
Authority
TW
Taiwan
Prior art keywords
semiconductor
scope
patent application
manufacturing
item
Prior art date
Application number
TW089127061A
Other languages
English (en)
Inventor
Ding-Jang Jang
Yi-Shian Mo
Bo-Tsuen Liou
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to TW089127061A priority Critical patent/TW462122B/zh
Priority to US09/752,268 priority patent/US6316347B1/en
Application granted granted Critical
Publication of TW462122B publication Critical patent/TW462122B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

A7 B7 4 6 2 12 2 6795twf.doc/008 五、發明說明（） 本發明是關於一種金氧半導體的結構及其製造方法， 特別是關於一種空氣間隔壁(Air gap)之半導體的結構及其 製造方法。 隨著半導體線寬愈來愈小’伴隨而來的電容-電阻延遲 時間（RC-time delay)，使得積體電路之工作速度大幅地降 低’因此，解決電容-電阻延遲時間之問題實在刻不容緩。 目前在降低電阻方面，利用金屬銅導線取代傳統之金屬鋁 導線已爲一種勢在必行之趨勢》 又’在降低多層導體連線間之電容方面，傳統的二氧 化矽已無法符合目前的需求，因此陸續提出—些低介電常 數之無機材料或是有機材料以降低電容。不過，介電係數 最低的材質爲空氣（其介電係數爲1左右），所以使用空氣 作爲介電材質才是降低電容的最佳方法。 然而’目前使用空氣作爲介電材質之技術，雖然可以 有效地降低電容，但會減低整體的機械強度。此項結果會 對後續的電路製程產生不良的影響，同時也降低了使用空 氣作爲介電材料的價値。 請參照第1圖所示，其繪示爲習知之使用空氣爲介電 層之半導體的剖面示意圖。首先提供表面具有金屬導線102 之基材100’與分離之二氧化矽層104,利用貼合的方式 將二氧化矽層104與金屬導線102之頂面接合，使基材100 與二氧化矽層104間形成空氣空間106、108作爲介電層。 在上述的方法中，當金屬導線102間之有一段距離時， 空氣空間108會導致半導體結構之不穩，甚至變形。另外 3 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公笼） -------111 I--·11111111 . ---I I I I ί (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作杜印製 經濟部智慧財產局員工消費合作杜印製 6795twf.doc/008 __ B7 五、發明說明（七 傳統的空氣空間106、108係遍佈整個基材100，雖然能有 效的降低電容，但因空氣之導熱係數也是相當低，會產生 吸收的熱能無法傳導出去，而發生溫度升高之情形。 本發明提出一種空氣間隔壁之半導體的結構及其製造 方法係在表面具有金屬導線之基材上形成犧牲高分子膜， 再移除部份犧牲高分子膜形成間隙壁，接著，於基材、金 屬導線之頂面與間隙壁之上形成介電層，最後利用加熱裂 解法，移除間隙壁，形成空氣間隔壁。 本發明之空氣間隔壁僅形成於金屬線之側壁上，基材 之其他部份仍以傳統介電材質塡充，如此，一方面可以降 低電容-電阻延遲時間，以增加積體電路運作速度，另一 方面，可以同時維持積體電路之機械強度。 另外，本發明僅在金屬線之側壁上形成狀似間隙壁大 小之空氣間隔壁，因此所產生之熱能可以隨時經由四周之 導體迅速逸散至外界，不會產生散熱之問題。 爲讓本發明之上述和其他目的、特徵、和優點能更明顯易 懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說 明如下： 圖式之簡單說明 第1圖爲習知之使用空氣爲介電層之半導體的剖面示意 圖。 第2圖至第5圖爲依照本發明一較佳實施例之空氣間隔壁 之半導體之製造流程的剖面示意圖。 圖式之標記說明 4 -----------I --------訂. — I —-----Γ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（2〗0 X 297公蜚） A7 B7 4 6 21 2 2 6795twf.doc/008 五、發明說明（>) 100，200 :基材 102、202 :金屬導線 104，206 :介電層 106，108 :空氣空間 204 :犧牲高分子 204a :高分子間隙壁 208 :空氣間隔壁 實施例 第2圖至第5圖爲依照本發明一較佳實施例之空氣間 隔壁之半導體之製造流程的剖面示意圖。請參照第2圖所 示，提供表面具有金屬導線202之基材200，在金屬導線 202與基材2〇0之上形成犧牲高分子204,且犧牲高分子 爲具有低裂解溫度之高分子，其中犧牲高分子204之形成 方法包括旋塗法，犧牲高分子204之材質包括裂解溫度爲 攝氏300度至攝氏430度左右之高分子，例如是聚原冰片 烯(Polynorbornene);基材200包括多重金屬內連線之半導 體。 接著’請參照第3圖所示，利用回蝕刻法，移除部份 犧牲高分子204，形成高分子間隙壁204a於金屬導線202 側壁上。 接著，請參照第4圖所示，形成介電層206於基材200 與金屬導線202上及商分子間隙壁204a之間，其中形成 介電層206之方法包括低溫化學氣相沈積法(PECVD)與玻 璃旋塗法（SOG)其中之~，且介電層206之材質包括二氧 5 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁) 裝--------訂----- 經濟部智慧財產局員工消費合作社印製 4 6 2 1 2 2 6795twf.aoc/008 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（心） 化砂。 最後，請參照第5圖所示，將前述試片置入爐管中加 熱，使高分子間隙壁204a之犧牲高分子產生裂解，生成 小分子之副產物（未繪示），再經由擴散的方式，穿過介 電層206逸散於外界，而於原高分子間隙壁204a之位置 形成空氣間隔壁2〇8，其中係利用攝氏400度至攝氏450 度使犧牲高分子裂解。 由上述本發明一較佳實施例可知，本發明具有以下之 優點： 1. 本發明之空氣間隔壁僅形成於金屬線之側壁上，基 材之其他部份仍以傳統介電材質塡充，如此，一方面可以 降低電容-電阻延遲時間，以增加積體電路運作速度，另 一方面，可以同時維持積體電路之機械強度。 2. 本發明僅在金屬線之側壁上形成狀似間隙壁大小之 空氣間隔壁，因此所產生之熱能可以隨時經由四周之導體 迅速逸散至外界，不會產生散熱之問題。 雖然本發明已以一較佳實施例揭露如上，然其並非用 以限定本發明’任何熟習此技藝者，在不脫離本發明之精 神和範圍內’當可作各種之更動與潤飾，因此本發明之保 護範圍當視後附之申請專利範圍所界定者爲準。 6 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公爱） --- ! I I------- 裝----1 I--訂------—1·線 {請先閱讀背面之注意事項再填寫本頁)

Claims (1)

  1. βοοΰο 遇 4 6 2 1 ° ? 6795twf.doc/008 六、申請專利範圍 1. 一種空氣間隔壁之半導體的製造方法，包括： 提供一基材，該基材之表面包括有複數個金屬導線； 形成一犧牲高分子層於該基材與該些金屬導線之上； 移除部份該犧牲高分子層，以在該些金屬導線之側邊形成 複數個高分子間隙壁； 形成一介電層於該基材與該些金屬導線上，及該些高分子 間隙壁之間；以及 移除該些高分子間隙壁，以在該些金屬導線的側壁形成複 數個空氣間隔壁。 2. 如申請專利範圍第1項所述之空氣間隔壁之半導體的 製造方法，其中該犧牲高分子包括一裂解溫度爲攝氏300 度至攝氏430度左右之高分子。 3. 如申請專利範圍第2項所述之空氣間隔壁之半導體的 製造方法，其中該犧牲高分子包括聚原冰片烯。 4. 如申請專利範圍第1項所述之空氣間隔壁之半導體的 製造方法，其中形成該犧牲高分子的方法包括旋塗法。 5. 如申請專利範圍第1項所述之空氣間隔壁之半導體的 製造方法，其中移除部份該犧牲高分子之方法包括回蝕刻 法。 6. 如申請專利範圍第1項所述之空氣間隔壁之半導體的 製造方法，其中移除該些高分子間隙壁之方法包括： 利用一加熱裂解法裂解該些高分子間隙壁’並形成一副產 物；以及 使該副產物擴散至該介電層之外。 7 ----------訂—1------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS>A4規格（210 X 297公釐） 462122 A8 B8 C8 6795twf.doc/008 D8 六、申請專利範圍 7. 如申請專利範圍第6項所述之空氣間隔壁之半導體的 製造方法，其中該加熱裂解法之溫度爲攝氏400度至攝氏 450度左右。 8. 如申請專利範圍第1項所述之空氣間隔壁之半導體的 製造方法，其中該基材包括一具多層金屬內連線之半導 體。 9. 如申請專利範圍第1項所述之空氣間隔壁之半導體的 製造方法，其中形成該介電層之方法包括電漿化學氣相沈 積法。 10. 如申請專利範圍第1項所述之空氣間隔壁之半導體的 製造方法，其中形成該介電層之方法包括玻璃旋塗法。 11. 如申請專利範圍第1項所述之空氣間隔壁之半導體的 製造方法，其中該介電層包括一二氧化矽層。 12. —種空氣間隔壁之半導體，包括： 一基材，該基材之表面包括有複數個金屬導線；以及 一介電層，該介電層位於該些金屬導線周緣，且在該介電 層與該些金屬導線之間具有複數個空氣間隔壁。 13. 如申請專利範圍第12項所述之空氣間隔壁之半導 體，其中該基材包括一具有多層金屬內連線之半導體。 M.如申請專利範圍第12項所述之空氣間隔壁之半導 體，其中該介電層包括利用電漿化學氣相沈積法所形成之 二氧化砂層。 15.如申請專利範圍第12項所述之空氣間隔壁之半導 體，其中該介電層包括利用玻璃旋塗法所形成之二氧化矽 8 I------.---- ― f --------訂 ----- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本纸張尺度適用尹國國家標準（CNS)A4規格（2】〇x297公釐） 4 621 ? ? as B8 C8 6795twf.doc/008 D8 、申請專利範圍 層。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 9 本紙張尺度適用t國國家標準（CNS)A4規格（2〗0 X 297公釐）
TW089127061A 2000-12-18 2000-12-18 Air gap semiconductor structure and the manufacturing method thereof TW462122B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW089127061A TW462122B (en) 2000-12-18 2000-12-18 Air gap semiconductor structure and the manufacturing method thereof
US09/752,268 US6316347B1 (en) 2000-12-18 2000-12-29 Air gap semiconductor structure and method of manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW089127061A TW462122B (en) 2000-12-18 2000-12-18 Air gap semiconductor structure and the manufacturing method thereof

Publications (1)

Publication Number Publication Date
TW462122B true TW462122B (en) 2001-11-01

Family

ID=21662373

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089127061A TW462122B (en) 2000-12-18 2000-12-18 Air gap semiconductor structure and the manufacturing method thereof

Country Status (2)

Country Link
US (1) US6316347B1 (zh)
TW (1) TW462122B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113161323A (zh) * 2021-04-23 2021-07-23 长鑫存储技术有限公司 半导体结构及其制作方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6573030B1 (en) 2000-02-17 2003-06-03 Applied Materials, Inc. Method for depositing an amorphous carbon layer
JP2002194547A (ja) * 2000-06-08 2002-07-10 Applied Materials Inc アモルファスカーボン層の堆積方法
US7085616B2 (en) 2001-07-27 2006-08-01 Applied Materials, Inc. Atomic layer deposition apparatus
US6541397B1 (en) * 2002-03-29 2003-04-01 Applied Materials, Inc. Removable amorphous carbon CMP stop
US6780753B2 (en) 2002-05-31 2004-08-24 Applied Materials Inc. Airgap for semiconductor devices
EP1398831A3 (en) * 2002-09-13 2008-02-20 Shipley Co. L.L.C. Air gaps formation
US7084479B2 (en) * 2003-12-08 2006-08-01 International Business Machines Corporation Line level air gaps
US7041571B2 (en) * 2004-03-01 2006-05-09 International Business Machines Corporation Air gap interconnect structure and method of manufacture
US7638440B2 (en) * 2004-03-12 2009-12-29 Applied Materials, Inc. Method of depositing an amorphous carbon film for etch hardmask application
WO2005087974A2 (en) * 2004-03-05 2005-09-22 Applied Materials, Inc. Cvd processes for the deposition of amorphous carbon films
US7079740B2 (en) * 2004-03-12 2006-07-18 Applied Materials, Inc. Use of amorphous carbon film as a hardmask in the fabrication of optical waveguides
US20050199585A1 (en) * 2004-03-12 2005-09-15 Applied Materials, Inc. Method of depositing an amorphous carbon film for metal etch hardmask application
KR20070042887A (ko) * 2005-10-19 2007-04-24 어플라이드 머티어리얼스, 인코포레이티드 피쳐 제한부들을 형성하는 방법
US8399349B2 (en) 2006-04-18 2013-03-19 Air Products And Chemicals, Inc. Materials and methods of forming controlled void
US20070286954A1 (en) * 2006-06-13 2007-12-13 Applied Materials, Inc. Methods for low temperature deposition of an amorphous carbon layer
US20090093128A1 (en) * 2007-10-08 2009-04-09 Martin Jay Seamons Methods for high temperature deposition of an amorphous carbon layer
US20090269923A1 (en) * 2008-04-25 2009-10-29 Lee Sang M Adhesion and electromigration improvement between dielectric and conductive layers
US7979824B2 (en) * 2008-09-11 2011-07-12 International Business Machines Corporation Cost-benefit optimization for an airgapped integrated circuit
US8108820B2 (en) * 2008-09-11 2012-01-31 International Business Machines Corporation Enhanced conductivity in an airgapped integrated circuit
US8878071B2 (en) 2011-01-20 2014-11-04 International Business Machines Corporation Integrated device with defined heat flow
US9653327B2 (en) 2011-05-12 2017-05-16 Applied Materials, Inc. Methods of removing a material layer from a substrate using water vapor treatment
KR101921465B1 (ko) 2012-08-22 2018-11-26 삼성전자 주식회사 반도체 소자 및 이의 제조 방법
US10211146B2 (en) 2016-05-12 2019-02-19 Globalfoundries Inc. Air gap over transistor gate and related method
US10157777B2 (en) 2016-05-12 2018-12-18 Globalfoundries Inc. Air gap over transistor gate and related method
US10319627B2 (en) 2016-12-13 2019-06-11 Globalfoundries Inc. Air-gap spacers for field-effect transistors
US10411107B2 (en) 2017-09-01 2019-09-10 Globalfoundries Inc. Semiconductor device with airgap spacer for transistor and related method

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4535303B2 (ja) * 1997-01-21 2010-09-01 ザ ビー．エフ． グッドリッチ カンパニー 超低静電容量配線のためのエアギャップを備える半導体装置の製造

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113161323A (zh) * 2021-04-23 2021-07-23 长鑫存储技术有限公司 半导体结构及其制作方法
CN113161323B (zh) * 2021-04-23 2022-03-22 长鑫存储技术有限公司 半导体结构及其制作方法

Also Published As

Publication number Publication date
US6316347B1 (en) 2001-11-13

Similar Documents

Publication Publication Date Title
TW462122B (en) Air gap semiconductor structure and the manufacturing method thereof
TW476135B (en) Manufacture of semiconductor with air gap
TW441057B (en) A capsule for semiconductor components
JP2021013024A5 (zh)
TW477028B (en) Hybrid dielectric structure for improving the stiffness of back end of the line structures
TW405212B (en) The flatten process of interlayer dielectric
CN107039375A (zh) 半导体器件及其制造方法
JP2001168193A5 (zh)
JP2008519459A (ja) アルミノシリケート前駆体から形成された低いｋの誘電体の層
TW201041093A (en) Section-difference type ceramics base copper-clad laminate set and manufacturing method thereof
JPH0846046A (ja) 金属リード線の信頼性を高める方法及び半導体装置
US20160049365A1 (en) Interconnect structure
CN102522388A (zh) 电感及形成方法
TW465039B (en) Void-type metal interconnect and method for making the same
TW424314B (en) Interconnection lines for improving thermal conductivity in integrated circuits and method for fabricating the same
CN101587857B (zh) 半导体器件互连结构的盖层及其制作方法
TW407299B (en) Semiconductor device and manufacture thereof
TW515073B (en) Method for generating virtual metal pattern layer
TW487990B (en) Method and apparatus for reducing fixed charges in a semiconductor device
TW444324B (en) Manufacturing method of dielectric layer with a low dielectric constant
CN102646626B (zh) 一种导电插塞的形成方法
TW512488B (en) Method for increasing heat dissipation of metal wires in integrated circuit
TWI240356B (en) Processing method for low-k thin film
TW436968B (en) Method for manufacturing inter-metal dielectric layer in integrated circuit
TW416119B (en) Manufacturing method of low-k inter-metal dielectric layer having a hybrid structure

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent